JPS58207713A - 電流出力型ｄ−ａコンバ−タ - Google Patents
電流出力型ｄ−ａコンバ−タInfo
- Publication number
- JPS58207713A JPS58207713A JP9062382A JP9062382A JPS58207713A JP S58207713 A JPS58207713 A JP S58207713A JP 9062382 A JP9062382 A JP 9062382A JP 9062382 A JP9062382 A JP 9062382A JP S58207713 A JPS58207713 A JP S58207713A
- Authority
- JP
- Japan
- Prior art keywords
- output
- gate
- drain
- current
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は双方向電流出力型デジタル−アナログ（Ｌ）−
Ａ）変換器に関する。
Ａ）変換器に関する。
重み電流源としてＭ ＯＳ Ｆ Ｅ ’ｌ’の飽和領域
の特性を利用している従来の双方向１１Ｌ流出力鍜デジ
タル−アナログ（Ｌ）−Ａ）変換器は、特に２．５ｖ程
度の低電圧で２００ｍＷ程度の出力でスピーカーを直接
部−するためには、重み電流源用ＭｕｓＦＥ’１’及び
電ｇ極性切換用Ｍ（７８ＦＥＴのチャンネル幅を５ＶＬ
ｍ動時より４倍以上にしなければならず、このＬ）−Ａ
変換器をＬＳｌに組み込む場合、Ｄ−Ａ変換器の１．Ｓ
ｌの中に占める割合が大きくなりコストが５ｖ電源使用
の１）−Ａ変換器を組み込む場合に比べ大幅に上昇する
欠点があった。また直線性歪みも５ｖ動作時に較べ大幅
に悪くなる欠点があった。
の特性を利用している従来の双方向１１Ｌ流出力鍜デジ
タル−アナログ（Ｌ）−Ａ）変換器は、特に２．５ｖ程
度の低電圧で２００ｍＷ程度の出力でスピーカーを直接
部−するためには、重み電流源用ＭｕｓＦＥ’１’及び
電ｇ極性切換用Ｍ（７８ＦＥＴのチャンネル幅を５ＶＬ
ｍ動時より４倍以上にしなければならず、このＬ）−Ａ
変換器をＬＳｌに組み込む場合、Ｄ−Ａ変換器の１．Ｓ
ｌの中に占める割合が大きくなりコストが５ｖ電源使用
の１）−Ａ変換器を組み込む場合に比べ大幅に上昇する
欠点があった。また直線性歪みも５ｖ動作時に較べ大幅
に悪くなる欠点があった。
本発明の目的は上記の欠点を排除するもので、低電圧に
てスピーカーを？！接駆動し小さい歪率で大きな出力を
得ることができるＬ）−Ａ変換器を提供することにある
。
てスピーカーを？！接駆動し小さい歪率で大きな出力を
得ることができるＬ）−Ａ変換器を提供することにある
。
本発明は重み電＃、源として重み入力信号によってＯＮ
又はＵＦｋ’し、各々並列に接続されているＭＯ８ｋ’
ＢＴ＃、前記ＭＯ８ｋ’に、１Ｊのドレイン出力及び互
いに逆相の極性切換信号が入力されているｍｌ及び＠２
のインバータ（反１ｋｘ）ｅ性をもつゲート手段、前記
ＭＯＳＦＥＴ群のドレインとＩＪ−Ａ変換器の第１及び
第２の出力端子の間にキれぞれ直列に接続されている＠
ｌ及び第２のＮυＳＦＥ ’ｌ’ 、前記第１及び第２
のＭ （７８Ｆ Ｅ ’ｌ’のゲート電極にはそれぞれ
前記第１及び第２のゲート手段の出力が接続され、前記
第１のゲート手段と第１のＭ（ＪＳＦＥＴ又は、第２の
ゲート手段と第２のＭ（ＪＳＦＥＴにより前記ＭｔＪＳ
ＦｇＴ群のドレイン・ソース間電圧を安定に保つ事によ
り酌記重み１！流源Ｍ （Ｊ ８ Ｆ Ｂ ’ｌ’に対
し、負荷変動に対しても必定に電流を流させ、前記、互
いに逆相の極性切換信号がゲート電極に入力されている
第３及び第４のＭＯＳＦＥＴ、ＰＩＩ記第３及び＠４の
Ｍ ０８ ＦＥＴのドレイン及びソースを各々電流の一
端及びＬ）−Ａ変換器の＠１及び第２の出力端子に接続
されている事を特徴とする。
又はＵＦｋ’し、各々並列に接続されているＭＯ８ｋ’
ＢＴ＃、前記ＭＯ８ｋ’に、１Ｊのドレイン出力及び互
いに逆相の極性切換信号が入力されているｍｌ及び＠２
のインバータ（反１ｋｘ）ｅ性をもつゲート手段、前記
ＭＯＳＦＥＴ群のドレインとＩＪ−Ａ変換器の第１及び
第２の出力端子の間にキれぞれ直列に接続されている＠
ｌ及び第２のＮυＳＦＥ ’ｌ’ 、前記第１及び第２
のＭ （７８Ｆ Ｅ ’ｌ’のゲート電極にはそれぞれ
前記第１及び第２のゲート手段の出力が接続され、前記
第１のゲート手段と第１のＭ（ＪＳＦＥＴ又は、第２の
ゲート手段と第２のＭ（ＪＳＦＥＴにより前記ＭｔＪＳ
ＦｇＴ群のドレイン・ソース間電圧を安定に保つ事によ
り酌記重み１！流源Ｍ （Ｊ ８ Ｆ Ｂ ’ｌ’に対
し、負荷変動に対しても必定に電流を流させ、前記、互
いに逆相の極性切換信号がゲート電極に入力されている
第３及び第４のＭＯＳＦＥＴ、ＰＩＩ記第３及び＠４の
Ｍ ０８ ＦＥＴのドレイン及びソースを各々電流の一
端及びＬ）−Ａ変換器の＠１及び第２の出力端子に接続
されている事を特徴とする。
第１図は本発明の一実施例で、Ｑ１＊ Ｑｚ ｒ Ｑ３
ｔＱ４ ＩＱｓ −Ｑｓ ＩＱ？ −Ｑａはエンハン
スメントをＭ ＯＳ Ｆ Ｂ ’１”でＱｔ −Ｑｌ
、Ｑｓ 、Ｑ４にはそれぞれＬ）−Ａ変換器の市
みデータ人力１１． 、 ＩＪ、 、、 ＩＪ、 。
ｔＱ４ ＩＱｓ −Ｑｓ ＩＱ？ −Ｑａはエンハン
スメントをＭ ＯＳ Ｆ Ｂ ’１”でＱｔ −Ｑｌ
、Ｑｓ 、Ｑ４にはそれぞれＬ）−Ａ変換器の市
みデータ人力１１． 、 ＩＪ、 、、 ＩＪ、 。
ＩＪ４がゲー［極に入力されており、各々のソースは電
源の一端に接続されており、ドレインは並列に接続さい
る。Ｑｓ ＩＱｚ ｐＱｓ ！Ｑ４はそれぞれυ１１Ｄ
Ｉ ＩＬ）ｍ ＩＬ）４が“ｌ“でＱ Ｎ 、 ／／
ｏ ／／で（Ｊ Ｆ Ｆする。１はＱｔ 、Ｑｓ 、
Ｑａ 、Ｑ４で構成されるＭ（ＪＳＦＥＴ群、８は符号
入力、２及び３はＮ（Ｊ）Ｌゲート、４はインバータ、
６は′電源の他端、７１８はそれぞれＬ）−Ａ変換器の
出υ端子、５はスピーカーで代表される負荷、９はＱｌ
＋見２＋Ｑｓ＋Ｑ４ で構成されるＭＯ８ｋＩ″ＥＴ
群１のドレイン出力である。Ｑｚ ツＱ３ ＩＱ４はＱ
ｌに対しチャンネル幅／チャンネル長を２倍、４倍、８
倍とボみをつけである。Ｍ （Ｊ ８ Ｆ Ｅ ’１’
＃ １のドレイン出力ｌがＮ （Ｊ Ｒゲート２及び
３の入力に接続され％ ’ｌ［Ｊ極性を決定する符号人
力ＳがＱｌのゲート電極、インバータ４ 、 Ｎ（Ｊｌ
もゲート３の入力に１妾続され、Ｎ（Ｊｌもゲート２の
、１．、出力はＱｓのゲート電極に、ＮＵｌｔゲート３
の出力はＱａのゲート―龜に、インバータ４の出力がＱ
ｌのゲート電極に接続されてている。ＱＩＩのソース電
極は９に、ドレイン出力極は８に接続されている。Ｑａ
のソースは９に、ドレインは７に接続されている。Ｑｌ
のドレインは電源の他端６に、ソースは８に接続されて
いる。
源の一端に接続されており、ドレインは並列に接続さい
る。Ｑｓ ＩＱｚ ｐＱｓ ！Ｑ４はそれぞれυ１１Ｄ
Ｉ ＩＬ）ｍ ＩＬ）４が“ｌ“でＱ Ｎ 、 ／／
ｏ ／／で（Ｊ Ｆ Ｆする。１はＱｔ 、Ｑｓ 、
Ｑａ 、Ｑ４で構成されるＭ（ＪＳＦＥＴ群、８は符号
入力、２及び３はＮ（Ｊ）Ｌゲート、４はインバータ、
６は′電源の他端、７１８はそれぞれＬ）−Ａ変換器の
出υ端子、５はスピーカーで代表される負荷、９はＱｌ
＋見２＋Ｑｓ＋Ｑ４ で構成されるＭＯ８ｋＩ″ＥＴ
群１のドレイン出力である。Ｑｚ ツＱ３ ＩＱ４はＱ
ｌに対しチャンネル幅／チャンネル長を２倍、４倍、８
倍とボみをつけである。Ｍ （Ｊ ８ Ｆ Ｅ ’１’
＃ １のドレイン出力ｌがＮ （Ｊ Ｒゲート２及び
３の入力に接続され％ ’ｌ［Ｊ極性を決定する符号人
力ＳがＱｌのゲート電極、インバータ４ 、 Ｎ（Ｊｌ
もゲート３の入力に１妾続され、Ｎ（Ｊｌもゲート２の
、１．、出力はＱｓのゲート電極に、ＮＵｌｔゲート３
の出力はＱａのゲート―龜に、インバータ４の出力がＱ
ｌのゲート電極に接続されてている。ＱＩＩのソース電
極は９に、ドレイン出力極は８に接続されている。Ｑａ
のソースは９に、ドレインは７に接続されている。Ｑｌ
のドレインは電源の他端６に、ソースは８に接続されて
いる。
見８のドレインは電源の他端６に、ソースは７に接続さ
れている。
れている。
Ｓ信号が１“の時はＱｌはＯＮ、インバータ４は０”に
なるので、Ｑｌは（ＪＦＦ、ＮＯ凡３はゝゝ０”になる
のでＱａはＯＦＦになる。
なるので、Ｑｌは（ＪＦＦ、ＮＯ凡３はゝゝ０”になる
のでＱａはＯＦＦになる。
第２図の（ａ）に示される１ｏはへυＲ２またはＮ０１
（、３の入力電圧に対する出方電圧を示す特性図である
。インバータ４からの出方けゝ０“であるので、 Ｎｏ
ｍ２の出力電圧は９か００Å方電圧に依存し、第２図（
ａ）の１０の特性を示す。ＮＵＲ２と見５で負帰還ルー
プを形成する。Ｌ）１ ＋ Ｊ ＨＬ）’門。
（、３の入力電圧に対する出方電圧を示す特性図である
。インバータ４からの出方けゝ０“であるので、 Ｎｏ
ｍ２の出力電圧は９か００Å方電圧に依存し、第２図（
ａ）の１０の特性を示す。ＮＵＲ２と見５で負帰還ルー
プを形成する。Ｌ）１ ＋ Ｊ ＨＬ）’門。
ＩＪ４がそれぞれ′Ｘｌ／／ 、 ％％ｇ“９加“ｇ“
０“の時はＱｌがＯＮ ＊ Ｑｚ 、Ｑｓ ＋ Ｑ４は
（Ｊ ｉ” Ｆ シ、第２図ｔｂ）で示される１１の特
性上、のＩｌの電流が流れＱｌのドレイン・接地間電圧
はＶｌｌになり、ｒｓ４０几２の出力′電圧は第２図の
（ａ）で示される■ｏ１になる。
０“の時はＱｌがＯＮ ＊ Ｑｚ 、Ｑｓ ＋ Ｑ４は
（Ｊ ｉ” Ｆ シ、第２図ｔｂ）で示される１１の特
性上、のＩｌの電流が流れＱｌのドレイン・接地間電圧
はＶｌｌになり、ｒｓ４０几２の出力′電圧は第２図の
（ａ）で示される■ｏ１になる。
Ｑｓのゲート電圧はＶＯＩになるのでＱｓの特性は第２
図（ｄ）の１４に示される特性となる。１１と１４の交
点において平衡状態となり、１１が６よりＱ１５＝Ｑｓ
を通してＱｌに流れる。つ゛まジスビーカー５には端子
７から端子８の方向に電流工１が流れる。Ｓ（＆号が１
０”の時はＱ ＠Ｉｔ−’、 （ＪＦＦ ＋インバータ
４の出力は１１“になるのでＱｌはＯＮ。
図（ｄ）の１４に示される特性となる。１１と１４の交
点において平衡状態となり、１１が６よりＱ１５＝Ｑｓ
を通してＱｌに流れる。つ゛まジスビーカー５には端子
７から端子８の方向に電流工１が流れる。Ｓ（＆号が１
０”の時はＱ ＠Ｉｔ−’、 （ＪＦＦ ＋インバータ
４の出力は１１“になるのでＱｌはＯＮ。
ｆ’Ｊ（ＪＫ２（７）出力Ｈ”０“Ｋ すり Ｑ ｓ
ｕ （Ｊ Ｉ！’ Ｆ’ｔル。
ｕ （Ｊ Ｉ！’ Ｆ’ｔル。
Ｎ（Ｊ几３の特性は！２図（ａ）の１０に示される特性
であり、Ｓ信号がゝゝ１“の時のＮ （Ｊ ｌ（２と同
様の動作をし、Ｎ（Ｊ几３とＱａで負帰還ループを形成
し、ｆＩｔ源の他端６よす、Ｑ７＃５ツＱ６を通してＱ
ｌに工１の゛磁流が流れる。つまりスピーカー５には４
子８から端子７の方向に電流工ｌが流れる。
であり、Ｓ信号がゝゝ１“の時のＮ （Ｊ ｌ（２と同
様の動作をし、Ｎ（Ｊ几３とＱａで負帰還ループを形成
し、ｆＩｔ源の他端６よす、Ｑ７＃５ツＱ６を通してＱ
ｌに工１の゛磁流が流れる。つまりスピーカー５には４
子８から端子７の方向に電流工ｌが流れる。
第２図（ｂ）の１２はＬ）４が“ｌ“の時の（占４に流
れる１流特性で、特性１１０８倍の電流を示しているも
のとする。特性１３は１７．、 Ｌ）、、 ＩＪ３・１
１゜が全て“ｌ“の時に見１ｒ Ｑｌ ｔ Ｑｓ ＋
Ｑ４が全部（ＪＮしている時に流れる′ｆＩＬ流を合計
した特性で９から接地に対して流れる電流を示し、特性
１１の１５倍の電流となっているものとする。特性１５
はＳ信号が“１“の時に見６に流れる電流特性を示し、
Ｓ信号がゝＯ“の時にＱ・に流れるｔｉ特性を示してい
る。Ｓ信号が１１”の時、ＱｌがＯＮ。
れる１流特性で、特性１１０８倍の電流を示しているも
のとする。特性１３は１７．、 Ｌ）、、 ＩＪ３・１
１゜が全て“ｌ“の時に見１ｒ Ｑｌ ｔ Ｑｓ ＋
Ｑ４が全部（ＪＮしている時に流れる′ｆＩＬ流を合計
した特性で９から接地に対して流れる電流を示し、特性
１１の１５倍の電流となっているものとする。特性１５
はＳ信号が“１“の時に見６に流れる電流特性を示し、
Ｓ信号がゝＯ“の時にＱ・に流れるｔｉ特性を示してい
る。Ｓ信号が１１”の時、ＱｌがＯＮ。
Ｑｓ−Ｑｓ−Ｑ４が共にＯＮの状態に変化する時、９か
ら接地へのインピーダンスが下がり、ドレイン接地間電
圧がＶｌｌからＶｔｌの方向へ下降するので、Ｎ（Ｊｌ
（，２の出力電圧はＶＯＩからＶＯＲの方向に上昇し％
Ｑ、のゲート電圧はＶＯｔからＶＣｌ２へと上昇するの
で、ＱＳの電流特性は第２図（ｂ）の１４から１５へ変
化する。モして１３と１５の交点の電流１．が電源の他
端６からＱ８＠、５ ｆ Ｑｌを通して流れる。その時
の９の電圧はＶ！雪であ’）ｓ”ｓよジ少し下がった電
圧となっており、Ｎ（Ｊ几ゲート２とＱｓにより定電圧
回路として動作している。
ら接地へのインピーダンスが下がり、ドレイン接地間電
圧がＶｌｌからＶｔｌの方向へ下降するので、Ｎ（Ｊｌ
（，２の出力電圧はＶＯＩからＶＯＲの方向に上昇し％
Ｑ、のゲート電圧はＶＯｔからＶＣｌ２へと上昇するの
で、ＱＳの電流特性は第２図（ｂ）の１４から１５へ変
化する。モして１３と１５の交点の電流１．が電源の他
端６からＱ８＠、５ ｆ Ｑｌを通して流れる。その時
の９の電圧はＶ！雪であ’）ｓ”ｓよジ少し下がった電
圧となっており、Ｎ（Ｊ几ゲート２とＱｓにより定電圧
回路として動作している。
従ってｓ ”ｌは１５１１ よす少し小さい電流にな
っているがは＃ＥＪ１５Ｉｓでめる。従って重み入力信
号によってデジタル−アナログ変換された電流がスピー
カーで代表されるＤ／Ａコンバータの負荷５に流れる。
っているがは＃ＥＪ１５Ｉｓでめる。従って重み入力信
号によってデジタル−アナログ変換された電流がスピー
カーで代表されるＤ／Ａコンバータの負荷５に流れる。
Ｓ信号がＯ“の時も同様にＮＯＲゲート３とＱ６で定電
圧回路として動作し、１３と１５の交点の電流１２が４
源の１ｔｈ端６からＱ、ｒｔ５＝Ｑｓ を通して流れる
。従来の電流出力型Ｌ）／Ａコンバータは第１図のＱＩ
ＩＱ２ＩＱＳＩＱ４に相当するＭ（Ｊｌ’ＥＴを飽和領
域の特性を利用して使用するため、そのグー２１圧はド
レイン醒圧以下にしておかなければ歪率が大きくなる勾
点かあっ几が、本発明はＱ１ｔＱＩＩＱｓＩＱ４のゲー
ト電圧をそのドレイン電圧以上で１史用するので、従来
より同じチャンネル幅／チャンネル長当り多くの電流を
・なすことができるので負荷に対する出力成力は電流の
２乗に比例して大きくなり、歪率も小さくなる効果があ
る。また同じ出力′成力の場合Ｍ Ｕ Ｓ Ｆ Ｅ ’
１’のチャンネル幅を小さくできるのでチップに占める
面積が小さくなり、低コストになる大きな効果がある。
圧回路として動作し、１３と１５の交点の電流１２が４
源の１ｔｈ端６からＱ、ｒｔ５＝Ｑｓ を通して流れる
。従来の電流出力型Ｌ）／Ａコンバータは第１図のＱＩ
ＩＱ２ＩＱＳＩＱ４に相当するＭ（Ｊｌ’ＥＴを飽和領
域の特性を利用して使用するため、そのグー２１圧はド
レイン醒圧以下にしておかなければ歪率が大きくなる勾
点かあっ几が、本発明はＱ１ｔＱＩＩＱｓＩＱ４のゲー
ト電圧をそのドレイン電圧以上で１史用するので、従来
より同じチャンネル幅／チャンネル長当り多くの電流を
・なすことができるので負荷に対する出力成力は電流の
２乗に比例して大きくなり、歪率も小さくなる効果があ
る。また同じ出力′成力の場合Ｍ Ｕ Ｓ Ｆ Ｅ ’
１’のチャンネル幅を小さくできるのでチップに占める
面積が小さくなり、低コストになる大きな効果がある。
特に低電圧で動作させる時にその効果は大きい。またＱ
ｓ ｇＱＩＱｒ−Ｑｓはスレッシュホールド電圧が□ｖ
近辺のノンドープ型１ （ｊ ）’ Ｅ ’ｌ’でもよ
い。
ｓ ｇＱＩＱｒ−Ｑｓはスレッシュホールド電圧が□ｖ
近辺のノンドープ型１ （ｊ ）’ Ｅ ’ｌ’でもよ
い。
＄１図は本開明の一実施例、第２図（ａ）はインバータ
特性を示す図、第２図（ｂ）はＭＯＳＦＥＴの電流特性
図である。 Ｑｓ −Ｑｔ、ＱｓＩＱ４・・・・・・エンハンスメン
トＩｊｊ１１Ｇ１１１ＥＴｓ Ｑｓ＋ Ｑｓ ｒ Ｑｙ
ｓＱｓ・・・・”Ｉ ＧＦ Ｅ ’ｌ’、 ４・・・
・・・イン／＜−ｐ、２．３・・・・・・Ｎｕ）Ｒゲー
ト、１・・・・・・Ｍ０１’Ｅ１１’群、５・・・・・
・外部負荷（スピーカーλｔ＋、、 ｕ、ｔ Ｌ）３．
Ｌ）４・・・・・・重み信号入力、Ｓ・・・・・・符
号人力、６・・・・・・電源の他端、７Ｉ８・・・・・
・Ｌｌ／Ａコンバータ出力端子、９・・・・・・ＭＯＳ
ＦＥＴ群のドレイン電極、１０・・・・・・ＮＵＩ（ゲ
ート２と３のインバータ特性、１１＋１２＊１３＊１４
ｔ１５・・・・・・ＭＯＳＦＥＳｉ’のＭＪｆｌ特性。 第１図
特性を示す図、第２図（ｂ）はＭＯＳＦＥＴの電流特性
図である。 Ｑｓ −Ｑｔ、ＱｓＩＱ４・・・・・・エンハンスメン
トＩｊｊ１１Ｇ１１１ＥＴｓ Ｑｓ＋ Ｑｓ ｒ Ｑｙ
ｓＱｓ・・・・”Ｉ ＧＦ Ｅ ’ｌ’、 ４・・・
・・・イン／＜−ｐ、２．３・・・・・・Ｎｕ）Ｒゲー
ト、１・・・・・・Ｍ０１’Ｅ１１’群、５・・・・・
・外部負荷（スピーカーλｔ＋、、 ｕ、ｔ Ｌ）３．
Ｌ）４・・・・・・重み信号入力、Ｓ・・・・・・符
号人力、６・・・・・・電源の他端、７Ｉ８・・・・・
・Ｌｌ／Ａコンバータ出力端子、９・・・・・・ＭＯＳ
ＦＥＴ群のドレイン電極、１０・・・・・・ＮＵＩ（ゲ
ート２と３のインバータ特性、１１＋１２＊１３＊１４
ｔ１５・・・・・・ＭＯＳＦＥＳｉ’のＭＪｆｌ特性。 第１図
Claims (1)
- 貞み′−電流源しての重み入力信号によって制御され並
列に接続されているＭｕｓｐｇｒ群と前記Ｍ ０８ ｋ
’ Ｅ ’ｉ”に直列に接続され、前記Ｍ（３８ＦＥＴ
群のドレイン電圧を一定に保つように動作する定′醒圧
回路を含み、符号入力信号によって外部負荷に流れる電
流の極性を変える極性切換手段を具備することを特徴と
する電流出力ｆｉｉＪ−Ａコンノ（−タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9062382A JPS58207713A (ja) | 1982-05-28 | 1982-05-28 | 電流出力型ｄ−ａコンバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9062382A JPS58207713A (ja) | 1982-05-28 | 1982-05-28 | 電流出力型ｄ−ａコンバ−タ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4077710A Division JPH07118650B2 (ja) | 1992-03-31 | 1992-03-31 | 電界効果トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58207713A true JPS58207713A (ja) | 1983-12-03 |
| JPH0342529B2 JPH0342529B2 (ja) | 1991-06-27 |
Family
ID=14003606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9062382A Granted JPS58207713A (ja) | 1982-05-28 | 1982-05-28 | 電流出力型ｄ−ａコンバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58207713A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5977818A (en) * | 1994-04-08 | 1999-11-02 | Kabushiki Kaisha Toshiba | Multi-input transistor circuit and multi-input transconductance circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5762625A (en) * | 1980-10-03 | 1982-04-15 | Nec Corp | Integrated circuit device |
-
1982
- 1982-05-28 JP JP9062382A patent/JPS58207713A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5762625A (en) * | 1980-10-03 | 1982-04-15 | Nec Corp | Integrated circuit device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5977818A (en) * | 1994-04-08 | 1999-11-02 | Kabushiki Kaisha Toshiba | Multi-input transistor circuit and multi-input transconductance circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0342529B2 (ja) | 1991-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0832372A (ja) | Ｍｏｓ ｏｔａ | |
| JPH0477006A (ja) | Ａｂ級プッシュプルドライブ回路 | |
| JPH088456B2 (ja) | ドライバ回路 | |
| JP2705317B2 (ja) | 演算増幅器 | |
| JPS58207713A (ja) | 電流出力型ｄ−ａコンバ−タ | |
| KR970010285B1 (en) | Current mirror amplifier of insulated gate field effect transistor with nest cascode input/output stage | |
| CN109375699B (zh) | 具有高线性度的电压电流转换电路 | |
| JPH069607Y2 (ja) | 勾配磁場用電源装置 | |
| JPS63314165A (ja) | 負荷駆動装置 | |
| JPS622722B2 (ja) | ||
| JP2725329B2 (ja) | 電流電圧変換回路 | |
| US20020011875A1 (en) | Cmos buffer for driving a large capacitive load | |
| JPS6366083B2 (ja) | ||
| JP2004128759A (ja) | ウィンドウコンパレータ | |
| JPH09191241A (ja) | 電源回路 | |
| JPH0787319B2 (ja) | 増幅回路 | |
| JP2871804B2 (ja) | 波形整形回路 | |
| JPH0535620Y2 (ja) | ||
| JPS61142991A (ja) | モ−タ駆動回路 | |
| JPH04250709A (ja) | 演算増幅回路 | |
| JPH04115397U (ja) | センスアンプ回路 | |
| JPS5999806A (ja) | パルス幅変調増幅器 | |
| JPH0328578Y2 (ja) | ||
| JP2713517B2 (ja) | 差動増幅回路 | |
| JPS5819855Y2 (ja) | Ｆｅｔ増幅器 |