JPS58207153A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、情報処理装置、特に中央処理装置が記憶装置
上に同時に存在するヤ数のプログラムを時分割で処理を
行う情報処理装置に関する。

一般に、１＋のシリコンチップ上に演算処理装置を集積
した中央処理、１ｔｒｙは安価でコンパクトで高性能で
あるが処理址力の点で前記情←処理装「への採用はむづ
かしかっＪ二。

しかしながら、最近、前記情報処理装「に近０処理能力
を有する安価でコンパクトで高性ｔ？な前記中央処理装
置が出てきた。

従来の情報処理装置は、複数の処理プログラムな記憶す
る記憶装置と１片のシリコンチップ上に集積され前記記
惰装ｒから予め情報の先取りを行なう先取り回Ｐおよび
先取りさｔ′した前記情報にもとづき前記処理プログラ
ムを実行するための演算処理装置を含む中央処理装置と
、前記複数の処理プログラムを時分割で前記中央処理装
置に処理させるように管理するための時間管理回路とを
含んで構成される。

しかし、用途が情報処理装置用でないため、前記情報処
理装置内に前記処理能力の高い中央処理装置を採用した
場合前記処理能力の高（・中央処理装置が前記記憶装置
上に存在する複数のプログラムのうちあるプログラムを
処理をし、ている時、ｔ。

る要因で暴走し他のプログラムを破壊する可能性がでて
くる。

この場合に、従来の情報処理装置は、記憶語す上の他の
プログラムを保護することができないという欠点があっ
た。

本発明の目的は、プログラムの併評ができる情報処理装
置を提供することに序、る。

すなわち、本発明の目的は、処理能力の専い中央処理装
置に記憶Ｐｎを侶詐す４・櫓・ｔやを有する保護装置を
外部よｈ付′２１ｒ１＋ることにより前記処理峠力の高
い中央処理装置が前記記憶装置上に存在する複数のプロ
グラムな語分割で処理できる情報処理装置を提供するこ
とにある。

本発明の情部処理装ｒは、複数の処理プロクラムを記憶
すＺ＝　ｆ　ｔＦ　Ｆ　ｌ’と、１片のシリコンチップ
上に集積され前記記憶装置から予め情報の先取りを行な
う先取り回路および先取りされた前記情報にもとづき前
記処理プログラムを実行するための演算処理装置を含む
中央処理装置と、前記複数の処理プログラムを時分割で
前記中央処理装置に処理させるように管理するための時
間管理回路と、前記中央処理装置で実行中の前記処理プ
ログラムが当該処理プログ２ムが必要としていた前記記
憶装置の領域を越えて処理を行なおうとしたときに前記
記憶装置を動作させるためのコントロール信号の発生を
抑止するための保護回路とを含んで構成される。

すなわち、本発明の情報処理装置は、記憶装置からあら
かじめめ情報の先取りを行う機能を有する先取り回路と
演算処理装置が１片のシリコンチップ上に集積された中
央処理装置と、前記記憶装置上に同時に存在する被数の
処理プログラムを時分割で前記中央処理装置に処理させ
るように管理を行なう時間管理回路と、前記中央処理装
置がある処理プログラムを実行している時に何かの要因
で暴走した際他の処理プログラムを保護するためにコン
トロール信号の発生を抑止する保護回路とを含んで構成
される。

すなわち、本発明の情報処理装置は、Ｈｅ憶装暫より、
あらかじめ情報の先取りを行う機能を有する装置と演算
処理装置が、１片のシリコンチップ上に集積された中央
処理装置を有する情報処理装置において、前記記憶装置
上に同時に存在する複数の処理プログラムを時分割で前
記中央処理装置に処理させるように管理を行つ機能かつ
、前記中央処理装置がある処理プログラムを実行してい
る時に何かの要因で暴走した際他の処理プログラムを保
護する機能を有して構成される。

次に、本発明の実施例について、図面を参照して、説明
する。

第１図は本発明の一実施例を示すブロック図である。

中央処理装Ｗ１は、演算処理装置２と記憶装置４よりあ
らかじめ情報の先取りを行う先取り回路３とで構成され
て（・る。

記憶語ｗ４け、内部がいくつかの領域に分割され、それ
ぞれ処理プログラムを記憶している。

保挿回路５は、ある処理プログラムが実行に暴走した際
、仙の処理プログラムが格納されている領域を保護する
。

時間管理回路６は、中央処理装置ＩＫ対して各処理プロ
グラムに割り当てられた時間を管理する。

中央処理装置１は先取り回路３によってあらかじめ記憶
語＄４より情報を取ってきて演算処理装置２は前記情報
にしたがっ【処理を行ない、かつ保護回路５はプログラ
ムが暴走したかいなかを見張っている。

ここで、実行中の処理プログラムが暴走したかいなかの
判断は前記実行中の処理プログラムが必要としていた記
憶装置上の領域を越えて処理を行なうかいなかで判別す
る。

実行中の処理プログラムが暴走した場合は、暴走を見張
って〜・る保護回路５が暴走を検知し記憶装置４へ入力
されているコントロール信号７を殺して、発生を抑止し
、記憶装置の動作を停止して情報の破壊を防止し、かつ
その意を中央処理装置ｌへ知らせる。

次に、中央処理値４１１は暴走に対応した処理を行う。

以上のように、本発明の情報処理装置は、安価で高性能
な演算処理装置と情報の先取り回路が１片のシリコンチ
ップ上に４Ａ積された中央処理装置に時間管理回路と保
護回路を外部に付加することによって記憶妓置上の複数
のプログラムな時分割で処理が可能となり、かつ少ｐ゛
のハードウェアで構成できかつ安価な情報処理装置とな
る。。

そしてまた、本発明の情報処理装置には、複数の端末を
設けると各端末ごとにプログラムを処理できるし、かつ
、複数のプログラムをも処理で釣る・ 本発明の情報処理装置は、惺瞠回路を追加することによ
り、中央処理装置で実行中の処理プログラムが当該処理
プログラムが必要とし【いた記憶装置の領域を１えて処
理を行なおうとしたときにコントロール信号の発生を抑
屯して記憶装置の動作を停止できるので、実行中でない
処理プログラムの保腹が達成できるという効果がある。

【図面の簡単な説明】

第１図　は本発明の一実施例を示すブロック図である。

Claims (1)

【特許請求の範囲】
1. 複数の処理プログラムを記憶する記憶装置と、１片のシ
   リコンチップ上に集積され前記記憶装置から予め情報の
   先取りを行なう先取り回路２よび先取りされた前記情報
   にもとづき前記処理プログラムを実行するための演算処
   理装置を含む中央処理装置と、前記複数の処理プログラ
   ムを時分割で前記中央処理装置に処理させるように管理
   するための時間管理回路と、前記中央処理装置で実行中
   の前記処理プログラムが当該処理プログラムが必簑とし
   ていた前記記憶装置の領域を趙えて処理を行なおうとし
   たときに前記記憶装置を動作させるためのコントロール
   信号の発生を抑止するための保護回路とを含むことを％
   徴とする情報処理装置。