JPS58203555A - 配列型デ−タの添字チエツク方法 - Google Patents
配列型デ−タの添字チエツク方法Info
- Publication number
- JPS58203555A JPS58203555A JP57086081A JP8608182A JPS58203555A JP S58203555 A JPS58203555 A JP S58203555A JP 57086081 A JP57086081 A JP 57086081A JP 8608182 A JP8608182 A JP 8608182A JP S58203555 A JPS58203555 A JP S58203555A
- Authority
- JP
- Japan
- Prior art keywords
- tag
- array
- data
- pointer
- subscript
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、電子計算機においてプログラミング百飴で
規定される配列型データの添字チェックを行う方法に関
するものである。
規定される配列型データの添字チェックを行う方法に関
するものである。
従来、この檜の方法として第１図に示すものがあった。
図において＋１１ Ｈ実行形式プログラム、（ＩＡ）
はある配列の上限、下限を示すデータでこのデータは
配列の添字チェックを行うためプログラムｉｌｌ中に埋
め込まれている。 （ＩＢ）はその配列型データを示し
配列要素１乃至ｎのｎ個の配列要素をもつ。１〜ｎを配
列型データの添字とすれば（ＩＡ） の配列の上限に
、はｎが配列の下限には１が格納されている。
はある配列の上限、下限を示すデータでこのデータは
配列の添字チェックを行うためプログラムｉｌｌ中に埋
め込まれている。 （ＩＢ）はその配列型データを示し
配列要素１乃至ｎのｎ個の配列要素をもつ。１〜ｎを配
列型データの添字とすれば（ＩＡ） の配列の上限に
、はｎが配列の下限には１が格納されている。
次に動作について説明する。一般に、配列の添字をチェ
ックするには配列要素をアクセスする前に、その添字が
宣言された配列の上下限の範囲に含まれるかどうかのエ
ラーチェックを毎［Ｃ１ｌ ’ｆｆう。
ックするには配列要素をアクセスする前に、その添字が
宣言された配列の上下限の範囲に含まれるかどうかのエ
ラーチェックを毎［Ｃ１ｌ ’ｆｆう。
通常ハソースプログラムｔ−言飴プロセッサによって翻
訳して実行形式プログラムを作成するときに、配列要素
をアクセスする命令の前に上記エラーチェックを行う命
令コードを埋め込んでおく。第１し１の例では（ＩＢ）
のデータをアクセスする度に添字が（ＩＡ）で示される
範囲内にあるかどうかをチェックする。
訳して実行形式プログラムを作成するときに、配列要素
をアクセスする命令の前に上記エラーチェックを行う命
令コードを埋め込んでおく。第１し１の例では（ＩＢ）
のデータをアクセスする度に添字が（ＩＡ）で示される
範囲内にあるかどうかをチェックする。
従来の方法では以−ヒに述べたように配夕１１！素をア
クセスする廉にプログラムによってチェックを行うので
、配列型データ処理の多いプログラムではプログラムサ
イズも増加しかつ処理の実行に多くの時間を必をとする
という欠点があった。
クセスする廉にプログラムによってチェックを行うので
、配列型データ処理の多いプログラムではプログラムサ
イズも増加しかつ処理の実行に多くの時間を必をとする
という欠点があった。
この発明は上呂己のような従来の方法の欠点を除去する
ためになされたもので、簡単なハードウェアを付加して
添字の十下限を示す代りに付加されたタグビットをチェ
ックすることにより、プログラムサイズを縮小しかつ実
行速度を向上することのできる添字チェック方法を提供
することを目的としている。
ためになされたもので、簡単なハードウェアを付加して
添字の十下限を示す代りに付加されたタグビットをチェ
ックすることにより、プログラムサイズを縮小しかつ実
行速度を向上することのできる添字チェック方法を提供
することを目的としている。
１ノ下、図面についてこの発明の詳細な説明する。第２
図はこの発明の一実施例を示すブロック図であって、１
ヌ１において（２）は実行形式プログラム、（２人）は
配列の先頭アドレスを示すデータすなわちポインタ、（
２Ｂ）は（２人）によりその先頭アドレスがポイントさ
れる配列型データの本体を示し、（２Ｃ）はインデック
スレジスタである。実行形式プログラムの記憶域とイン
デックスレジスタ（２Ｃ）にはそれぞれ（２Ａ１） 、
（２Ｂ１） 、 （２Ｃ１）等で示すタグビットが設
けられ、図面に示す例ではタグビットは１ビツトで構成
され配列型データに関連するタグビットには論理「１」
がセットされ他のデータのタグビットには論理「０」が
セットされている。
図はこの発明の一実施例を示すブロック図であって、１
ヌ１において（２）は実行形式プログラム、（２人）は
配列の先頭アドレスを示すデータすなわちポインタ、（
２Ｂ）は（２人）によりその先頭アドレスがポイントさ
れる配列型データの本体を示し、（２Ｃ）はインデック
スレジスタである。実行形式プログラムの記憶域とイン
デックスレジスタ（２Ｃ）にはそれぞれ（２Ａ１） 、
（２Ｂ１） 、 （２Ｃ１）等で示すタグビットが設
けられ、図面に示す例ではタグビットは１ビツトで構成
され配列型データに関連するタグビットには論理「１」
がセットされ他のデータのタグビットには論理「０」が
セットされている。
すなわち、プログラムローデング時に配列ポインタ（２
人）のタグビット（２Ａ１ ）と配列型データ本体（２
Ｂ）のすべての要素のタグピット（２Ｂ１）には論理［
１１をセットしそれ以外の他のデータのタグピットには
論理「０」をセットしておく。
人）のタグビット（２Ａ１ ）と配列型データ本体（２
Ｂ）のすべての要素のタグピット（２Ｂ１）には論理［
１１をセットしそれ以外の他のデータのタグピットには
論理「０」をセットしておく。
プログラムの実行に従ってポインタ（２人）がＪ【出さ
ｔまたときはポインタ（２人）の内容をインテックスレ
ジスタ（２Ｃ）に書込み、 同時にタグ（２Ａ１）の調
理をタグ（２Ｃ１）に書込む。次にインデックスｌ／ジ
メタ（２Ｃ）の内容で配夕１［要素１（配列型データ（
２Ｂ）の先頭アドレスに対応する要素）にアクセスし同
時にタグ（２ＣＩ）と配列要素１のタグとが一致してい
るかどうかをチェックし１１次にインデックスレジスタ
（２Ｃ）の内容に１を加えて配列要素２にアクセスしそ
のタグとタグ（２ＣＩ）が一致しているかをチェックし
、このようにしてインデックス修飾を行いながらＩｌｌ
！１次配列要素にアクセスし、同時にそのタグ≠；タグ
（２Ｃ１）と一致するが否かのチェックを行えば添字の
下限と上限との〔囲に入っているかどうかをチェックし
たことと等価になる。
ｔまたときはポインタ（２人）の内容をインテックスレ
ジスタ（２Ｃ）に書込み、 同時にタグ（２Ａ１）の調
理をタグ（２Ｃ１）に書込む。次にインデックスｌ／ジ
メタ（２Ｃ）の内容で配夕１［要素１（配列型データ（
２Ｂ）の先頭アドレスに対応する要素）にアクセスし同
時にタグ（２ＣＩ）と配列要素１のタグとが一致してい
るかどうかをチェックし１１次にインデックスレジスタ
（２Ｃ）の内容に１を加えて配列要素２にアクセスしそ
のタグとタグ（２ＣＩ）が一致しているかをチェックし
、このようにしてインデックス修飾を行いながらＩｌｌ
！１次配列要素にアクセスし、同時にそのタグ≠；タグ
（２Ｃ１）と一致するが否かのチェックを行えば添字の
下限と上限との〔囲に入っているかどうかをチェックし
たことと等価になる。
上記実施例ではタグビットとして１ビツトを用いたが、
タグピットをｍビットとすると２種類のタグを構成する
ことができる。上記実施例はｍ＝１でｔ−２、すなわち
配列型データでポインタ（２Ａ）でボされるもので、Ｔ
ｈるが、それ以外であるかを示している。
タグピットをｍビットとすると２種類のタグを構成する
ことができる。上記実施例はｍ＝１でｔ−２、すなわち
配列型データでポインタ（２Ａ）でボされるもので、Ｔ
ｈるが、それ以外であるかを示している。
以上のようにこの発明によれば、簡単なハードウェアを
付加することにより配列型データの添字チェックを高速
に処３４１することができ、かつデバッグも容易に行う
ことができる。
付加することにより配列型データの添字チェックを高速
に処３４１することができ、かつデバッグも容易に行う
ことができる。
第１図は従来の方法を示すブロックＶ１第２図はこの発
明の一実施例を示すブロック図である。 （２）・・・実行形式プログラム、（２人）・・・ポイ
ンタ、（２Ｂ）・・・配列型データ、（２ｃ）・・・イ
ンデックスレジスタ、（２ＡＩ）、（２Ｂ１ ）、（２
ＣＩ）・・・それぞれタグピット。 代理人 葛 野 信 −
明の一実施例を示すブロック図である。 （２）・・・実行形式プログラム、（２人）・・・ポイ
ンタ、（２Ｂ）・・・配列型データ、（２ｃ）・・・イ
ンデックスレジスタ、（２ＡＩ）、（２Ｂ１ ）、（２
ＣＩ）・・・それぞれタグピット。 代理人 葛 野 信 −
Claims (1)
- プログラム内で宣言された配列型データを構成する各デ
ータをアクセスする際その添字が宣百時の上下限の範囲
内にあるかどうかをチェックする配列型データの添字チ
ェック方法において、上記範囲内にあることを示すタグ
のビットパターンを決定する段階と、実行形式プログラ
ム内に上記配夕１１の先頭アドレスをポすポインタと上
記配列のデータとに一ヒ記タグを付加して格納する段階
と、上記ポインタを絖出しだとき附属するタグと共にイ
ンデックスレジスタに書込む段階と、インデックス修飾
を行いながら上記インデックスレジスタの内容によって
示されるアドレスのデータをアクセスするとき当該デー
タのタグと上記インデックスレジスタのタグとのビット
パターンの一致を検出する段階とを備えたことを特徴と
する配列型データの添字チェック方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57086081A JPS58203555A (ja) | 1982-05-21 | 1982-05-21 | 配列型デ−タの添字チエツク方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57086081A JPS58203555A (ja) | 1982-05-21 | 1982-05-21 | 配列型デ−タの添字チエツク方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58203555A true JPS58203555A (ja) | 1983-11-28 |
Family
ID=13876749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57086081A Pending JPS58203555A (ja) | 1982-05-21 | 1982-05-21 | 配列型デ−タの添字チエツク方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58203555A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0267641A (ja) * | 1988-09-01 | 1990-03-07 | Fujitsu Ten Ltd | コンピユータプログラムのエラー検出方法 |
-
1982
- 1982-05-21 JP JP57086081A patent/JPS58203555A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0267641A (ja) * | 1988-09-01 | 1990-03-07 | Fujitsu Ten Ltd | コンピユータプログラムのエラー検出方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6754793B2 (en) | Method for flashing ESCD and variables into a ROM | |
| JPH0836488A (ja) | ダイナミック・パッチングを使用するランタイム・エラー・チェック方法と装置 | |
| JPS603653B2 (ja) | 内部プログラム式データ処理装置 | |
| US3510847A (en) | Address manipulation circuitry for a digital computer | |
| JPS58203555A (ja) | 配列型デ−タの添字チエツク方法 | |
| JPS5837743A (ja) | プログラム参照方法 | |
| JPS5987566A (ja) | メモリアクセス検出方式 | |
| CN114707180A (zh) | 日志脱敏方法和装置 | |
| US7484069B2 (en) | Watchpointing unaligned data accesses | |
| JPS61500992A (ja) | コンピュ−タシステムにおける、またはそれに関する改良 | |
| GB1372430A (en) | Process for producing a microprogramme or a soft interpreter for a computer | |
| JPH039427A (ja) | マイクロプログラム制御装置 | |
| JPH06309236A (ja) | メモリの不正書込み検出回路 | |
| KR890016477A (ko) | 전자식 교환기의 운용 프로그램 및 데이타 로딩방법 | |
| JPS59109950A (ja) | 制御記憶装置のエラ−処理方式 | |
| JPH01166144A (ja) | ファームウェア・プログラムのデバッグ方式 | |
| JPS62293582A (ja) | メモリ装置 | |
| JPS59121455A (ja) | プレフイクシング方式 | |
| JPS59113599A (ja) | メモリプロテクシヨン方式 | |
| JPS6091474A (ja) | 複数処理装置の排他制御方式 | |
| JPS63752A (ja) | メモリ保護方式 | |
| JPS6375848A (ja) | デバツグ履歴記録方式 | |
| JPS61294556A (ja) | プログラム誤動作検出方式 | |
| JPH0512133A (ja) | メモリ診断方式 | |
| JPS58189744A (ja) | コンピユ−タシステム |