JPS58202612A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPS58202612A JPS58202612A JP8478582A JP8478582A JPS58202612A JP S58202612 A JPS58202612 A JP S58202612A JP 8478582 A JP8478582 A JP 8478582A JP 8478582 A JP8478582 A JP 8478582A JP S58202612 A JPS58202612 A JP S58202612A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- gain
- differential
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は差動増幅回路、すなわち、２人力信号の差レベ
ルを増幅して出力する回路に関するものである。
ルを増幅して出力する回路に関するものである。
差動増幅回路は２つの入力信号の逆相成分は有効に増幅
し、同相成分は大きな入力信号であっても逆相成分の増
幅に影響を与えない回路として良く知られ、演算器、ス
イッチ回路、比較器等の基本的回路として使用されてい
る。
し、同相成分は大きな入力信号であっても逆相成分の増
幅に影響を与えない回路として良く知られ、演算器、ス
イッチ回路、比較器等の基本的回路として使用されてい
る。
従来の差動増幅回路では共通ソース（バイポーラトラン
ジスタではエミッタ）のトランジスタ対と、その共通ソ
ースに定電流を供給する定電流源を必要とする。上記定
電流源としては抵抗やトランジスタが用いられるが、こ
の定電流源を動作させるための電圧源が必要であり、信
号振幅に割当てられる電源電圧が少なくな！！＋、８／
Ｎが大きくできないなどの問題がある。
ジスタではエミッタ）のトランジスタ対と、その共通ソ
ースに定電流を供給する定電流源を必要とする。上記定
電流源としては抵抗やトランジスタが用いられるが、こ
の定電流源を動作させるための電圧源が必要であり、信
号振幅に割当てられる電源電圧が少なくな！！＋、８／
Ｎが大きくできないなどの問題がある。
したがって、本発明の目的は、上記２つの増幅素子の共
通端子に接続される定電流源を不要とし、低い電源電圧
で動作する差動増幅回路を実現することである。
通端子に接続される定電流源を不要とし、低い電源電圧
で動作する差動増幅回路を実現することである。
本発明は上記目的を達成するために、差動増幅回路を２
つの入力信号をそれぞれ増幅する２つの第１の増幅器と
、上記２つの第１の増幅器の出力の平均値（同相成分）
を含む信号を上記第１の増幅器の入力から出力までの間
に印加する回路と、上記第１の増幅器の出力を差動出力
として取り出す回路を有して構成し、上記同相成分が出
力に極成を反転して現われるように差動増幅回路を構成
したものである。
つの入力信号をそれぞれ増幅する２つの第１の増幅器と
、上記２つの第１の増幅器の出力の平均値（同相成分）
を含む信号を上記第１の増幅器の入力から出力までの間
に印加する回路と、上記第１の増幅器の出力を差動出力
として取り出す回路を有して構成し、上記同相成分が出
力に極成を反転して現われるように差動増幅回路を構成
したものである。
本発明の差動増幅回路は上述の如く構成する個個に増幅
された２人力の増幅信号のうち、同相成分のみは負帰還
によって消去されるように構成されたもので、以下の実
施例によって説明する如く、定電流源を用いることなく
、実質的に従来の差動場合、電源電圧を低くしようとす
る要求を満し有効な手段となる。
された２人力の増幅信号のうち、同相成分のみは負帰還
によって消去されるように構成されたもので、以下の実
施例によって説明する如く、定電流源を用いることなく
、実質的に従来の差動場合、電源電圧を低くしようとす
る要求を満し有効な手段となる。
以下、図面を参照して、本発明の差動増幅回路を詳細に
説明する。
説明する。
第１図は本発明による差動増幅回路の原理的構成を示す
図である。図示の如く、２つの入力線ＩＬおよびＩＲ（
以下単に入力ＩＬ、ＩＲ，のように略称する）に加えら
れた２つ、の入力信号ＩＲ（電圧ＶＩＲ）およびＩＬ（
電圧ＶＩＬ）はそれぞれ増幅手段２Ｒ（利得−ＡＲ）お
よび２Ｌ（利得−先）で増幅される。各増幅手段の出力
はそれぞれ加算手段３Ｒ及び３Ｌの入力として加えられ
る。加算手段３Ｒ及び３Ｌの出力４Ｒ（電圧Ｖ、Ｒ）及
び４Ｌ（電圧Ｖ、Ｌ）は差動増幅回路の出力となると共
に、平均手段５に入力される。平均手段５はその出力と
して の電圧を出力する。（１）式の第１項は平均により得ら
れた出力４Ｒ及び４Ｌの同相電圧であり、第２項は平均
化の誤差Δにより生じた差動電圧分である。平均手段５
の出力は反転増幅手段６Ｒ，（利得−Ａ、）及び６Ｌ（
利得−Ａｔ）により増幅されて、それぞれ加算手段３Ｒ
及び３Ｌの他方の入力端子に同相出力成分の負帰還とし
て与えられる。
図である。図示の如く、２つの入力線ＩＬおよびＩＲ（
以下単に入力ＩＬ、ＩＲ，のように略称する）に加えら
れた２つ、の入力信号ＩＲ（電圧ＶＩＲ）およびＩＬ（
電圧ＶＩＬ）はそれぞれ増幅手段２Ｒ（利得−ＡＲ）お
よび２Ｌ（利得−先）で増幅される。各増幅手段の出力
はそれぞれ加算手段３Ｒ及び３Ｌの入力として加えられ
る。加算手段３Ｒ及び３Ｌの出力４Ｒ（電圧Ｖ、Ｒ）及
び４Ｌ（電圧Ｖ、Ｌ）は差動増幅回路の出力となると共
に、平均手段５に入力される。平均手段５はその出力と
して の電圧を出力する。（１）式の第１項は平均により得ら
れた出力４Ｒ及び４Ｌの同相電圧であり、第２項は平均
化の誤差Δにより生じた差動電圧分である。平均手段５
の出力は反転増幅手段６Ｒ，（利得−Ａ、）及び６Ｌ（
利得−Ａｔ）により増幅されて、それぞれ加算手段３Ｒ
及び３Ｌの他方の入力端子に同相出力成分の負帰還とし
て与えられる。
第１図の回路において、出力電圧ＶＩＩＲとＶＩＬを計
算すると Δ 十Ｔ （Ｖ−ｎ Ｖ−・月 −（３）となり、これ
よシ入カ電圧と出力電圧の関係を同で求めると次のよう
になる。
算すると Δ 十Ｔ （Ｖ−ｎ Ｖ−・月 −（３）となり、これ
よシ入カ電圧と出力電圧の関係を同で求めると次のよう
になる。
・・・（４）
・・・（５）
第１図の回路の対称性が完全で、
Ａａ−先＝ん＊ Ａｔ ＝Ａｔ＝Ａｙ ＋Δ＝０
・・・（６）であると、 となシ、差動の利得が増幅手段２Ｒと２Ｌの利得相除去
比（差動利得と同相利得の比）が増幅手段６Ｒ，６Ｌの
利得にほぼ等しくなることがわかる。
・・・（６）であると、 となシ、差動の利得が増幅手段２Ｒと２Ｌの利得相除去
比（差動利得と同相利得の比）が増幅手段６Ｒ，６Ｌの
利得にほぼ等しくなることがわかる。
この結果は、（６）の条件が近似的に成立する場合もほ
ぼ同じようになる。
ぼ同じようになる。
上述の説明から、第１図の差動増幅回路では、増幅手段
６Ｒ，，６Ｌの利得を大きくすれば、同相除去比を任意
に大きくできることを示している。
６Ｒ，，６Ｌの利得を大きくすれば、同相除去比を任意
に大きくできることを示している。
次に、第２図の実施例によシ、第１図の構成が、定電流
源と、いわゆるトランジスタの差動ペアを用いずに差動
増幅回路を実現できることを説明する。
源と、いわゆるトランジスタの差動ペアを用いずに差動
増幅回路を実現できることを説明する。
第２図は、ＭＯＳ （Ｍｅｔａｌ Ｑｘｊｄｅ ｓｅｍ
ｉｃｏｎｄｕｃｔｏリトランジスタを用いた本発明にょ
る差動増幅回路の一実施例め回路図である。同図におい
て、入ヵＩＩＲとＩＬは、それぞれ、Ｎチャンネルトラ
ンジスタ１０２Ｒと１０２Ｌのゲートに接続されている
。トランジスタ１０２Ｒと１０２の相互コンダクタンス
はほぼ等しくされており（ｇ１２と表わす）、それらの
ドレインは、それぞれ正電源線７に接続された負荷電１
流源１３０Ｒと１３ＯＬに接続されており、出力１０４
Ｒと１０４Ｌになる。電流源１３０Ｒと１３ＯＬは、公
知の方法によシＰチャンネルトランジスタあるいはデプ
リーション形Ｎチャンネルトランジスタを用いて実現で
きる。入力ＩＲ及びＩＬからの利得Ａｎは、出力１０４
Ｒ。
ｉｃｏｎｄｕｃｔｏリトランジスタを用いた本発明にょ
る差動増幅回路の一実施例め回路図である。同図におい
て、入ヵＩＩＲとＩＬは、それぞれ、Ｎチャンネルトラ
ンジスタ１０２Ｒと１０２Ｌのゲートに接続されている
。トランジスタ１０２Ｒと１０２の相互コンダクタンス
はほぼ等しくされており（ｇ１２と表わす）、それらの
ドレインは、それぞれ正電源線７に接続された負荷電１
流源１３０Ｒと１３ＯＬに接続されており、出力１０４
Ｒと１０４Ｌになる。電流源１３０Ｒと１３ＯＬは、公
知の方法によシＰチャンネルトランジスタあるいはデプ
リーション形Ｎチャンネルトランジスタを用いて実現で
きる。入力ＩＲ及びＩＬからの利得Ａｎは、出力１０４
Ｒ。
１０４Ｌから見込んだ抵抗（出力抵抗）をＲＬとして
Ａｎ ＝ ｇ＋ｍ２ Ｒｒ、
・・・（９）となる。
・・・（９）となる。
出力１０４Ｒと１０４Ｌは、平均手段１０５に入力され
る。平均手段１０５←、、ドレインが正電源線７に、ソ
ースが負荷用の電流源１２５Ｒと１２５Ｌに接続されト
ランジスタ１１５Ｂ、と１１５Ｌによるソースホロワで
出力１０４Ｒと１０４Ｌを出力抵抗ＲＬを下げないよう
に受け、かつ、レベルをシフト（出力１０４Ｒと１０４
Ｌのバイアスレベルを設定するため、レベルシフトがな
くても設定できれば、エミッタホロワは必ずしも必要で
ない）してほぼ値を等しく設定された抵抗１３５Ｒと１
３５Ｌによシ平均化して同相出力１４５に出力する。平
均手段１０５からの同相出力１４５は出力１０４Ｒと１
０４Ｌにドレインを、グランドにソースを接続されたト
ランジスタ１０６Ｒと１０６Ｌのゲートに与えられる。
る。平均手段１０５←、、ドレインが正電源線７に、ソ
ースが負荷用の電流源１２５Ｒと１２５Ｌに接続されト
ランジスタ１１５Ｂ、と１１５Ｌによるソースホロワで
出力１０４Ｒと１０４Ｌを出力抵抗ＲＬを下げないよう
に受け、かつ、レベルをシフト（出力１０４Ｒと１０４
Ｌのバイアスレベルを設定するため、レベルシフトがな
くても設定できれば、エミッタホロワは必ずしも必要で
ない）してほぼ値を等しく設定された抵抗１３５Ｒと１
３５Ｌによシ平均化して同相出力１４５に出力する。平
均手段１０５からの同相出力１４５は出力１０４Ｒと１
０４Ｌにドレインを、グランドにソースを接続されたト
ランジスタ１０６Ｒと１０６Ｌのゲートに与えられる。
第１図における加算手段３Ｒと３Ｌは、トランジスタ１
０２Ｂと１０６Ｂ及び１０２Ｌと１０６Ｌのドレインが
共通に出力１０４Ｒと１０４Ｌに接続されていることに
よシ実現されている。トランジスタ１０６Ｒ、！＝１０
６Ｌの相互コンダクタンスがｇ。６でアルドすると、同
相出力１４５から出力１０４Ｒ及び１０４Ｌまでの利得
Ａｒは、 Ａｔ−ｇ−ａ Ｒｔ、”””””’ 、”
（１０）となる。
０２Ｂと１０６Ｂ及び１０２Ｌと１０６Ｌのドレインが
共通に出力１０４Ｒと１０４Ｌに接続されていることに
よシ実現されている。トランジスタ１０６Ｒ、！＝１０
６Ｌの相互コンダクタンスがｇ。６でアルドすると、同
相出力１４５から出力１０４Ｒ及び１０４Ｌまでの利得
Ａｒは、 Ａｔ−ｇ−ａ Ｒｔ、”””””’ 、”
（１０）となる。
したがって、第２図の差動増幅回路の差動利得ＡＤは・
Ａｎ ＝ ｇｍｔ ＲＬ ・
・・（１１）同相利得Ａｃは ｐ、°ｇ−ｓ ＲＬ＞＞ １ ） となり、同相除去比ＩＡＣ／ＡＤ１は ｇ＋ａ６ １躬１＝ ｇ ｍ２ ＲＬ ： ＝ ｇ ｍ６ ＲＬ
・・・（１３）ｇ＋ａ２ となる。
・・（１１）同相利得Ａｃは ｐ、°ｇ−ｓ ＲＬ＞＞ １ ） となり、同相除去比ＩＡＣ／ＡＤ１は ｇ＋ａ６ １躬１＝ ｇ ｍ２ ＲＬ ： ＝ ｇ ｍ６ ＲＬ
・・・（１３）ｇ＋ａ２ となる。
（１２）からｇ ｒａｚ ＝ ｇ ｍａ ならば、同相
利得は、はぼ１であり、通常の共通ソーストランジスタ
で電流源回路を用いた差動増幅回路と同じになることが
わかる。また、増幅用のトランジスタ１０２Ｒ。
利得は、はぼ１であり、通常の共通ソーストランジスタ
で電流源回路を用いた差動増幅回路と同じになることが
わかる。また、増幅用のトランジスタ１０２Ｒ。
１０２：［、，１０６ＴＬ、１０６Ｌが直接グランドに
接続されるため、通常の共通ソーストランジスタに比し
て電流源用の電圧が不要になシ低い電源電圧で動作させ
られることがわかる。
接続されるため、通常の共通ソーストランジスタに比し
て電流源用の電圧が不要になシ低い電源電圧で動作させ
られることがわかる。
第２図の差動増幅回路は、従属接続することによシ、演
算増幅器などに用いる高利得の差動増幅（９） 回路を構成できる。また、第３図に示すように、トラン
ジスタ１０２Ｒと１０６Ｒ及び１０２Ｌと１０６Ｌのド
レインと出力１０４Ｒと１０４Ｌの間にＮチャンネルト
ランジスタ２０６ Ｒ（！： ２０６Ｌのソースとドレ
インを接続し、トランジスタ２０６Ｒと２０６Ｌのゲー
トにバイアス電源線２１６を接続し、トランジスタ２０
６Ｒと２０６Ｌが飽和領域で動作するようにしたいわゆ
るカスコード構成にすることによっても利得を大きくす
ることができる。なお、第３図において、第２図の実施
例におけると同一の回路構成素子については同一番号を
付し、説明を省略する。
算増幅器などに用いる高利得の差動増幅（９） 回路を構成できる。また、第３図に示すように、トラン
ジスタ１０２Ｒと１０６Ｒ及び１０２Ｌと１０６Ｌのド
レインと出力１０４Ｒと１０４Ｌの間にＮチャンネルト
ランジスタ２０６ Ｒ（！： ２０６Ｌのソースとドレ
インを接続し、トランジスタ２０６Ｒと２０６Ｌのゲー
トにバイアス電源線２１６を接続し、トランジスタ２０
６Ｒと２０６Ｌが飽和領域で動作するようにしたいわゆ
るカスコード構成にすることによっても利得を大きくす
ることができる。なお、第３図において、第２図の実施
例におけると同一の回路構成素子については同一番号を
付し、説明を省略する。
第４図は本発明の差動′増幅回路の他の実施例の回路図
である。この実施例では第２図の増幅回路の同相負帰還
用Ｎチャンネルトランジスタ１０６Ｒ。
である。この実施例では第２図の増幅回路の同相負帰還
用Ｎチャンネルトランジスタ１０６Ｒ。
１０６Ｌとそれらの負荷用電流源１０３ Ｒ，，１０３
Ｌを、ソースを正電源線７に、ドレインを出力３０４Ｒ
と３０４Ｌ（図２の出力１０４Ｒ，と１０４Ｌに対応）
に接続したＰチャンネルトランジスタで置き換えたもの
である。この置き換えに対応して、（１０） 第４図の平均手段３０５は、ドレインがグランドに接続
され、ソースを正電源線７につないだ電流源３３５Ｒと
３３５Ｌに接続されたソースホロワ用Ｐチャンネルトラ
ンジスタ３１５Ｒと３１５Ｌのゲートで出力３０４Ｒと
３０４Ｌを受けてこれらを正電源側にレベルシフトし、
はぼ等しい値に設定された抵抗３３５Ｒと３３５Ｌによ
υ平均化して同相出力３４５を得ている。同相出力３４
５はＰチャンネルトランジスタ３３６Ｒ，！＝３３６Ｌ
のゲートに同相帰還のために与えられる。
Ｌを、ソースを正電源線７に、ドレインを出力３０４Ｒ
と３０４Ｌ（図２の出力１０４Ｒ，と１０４Ｌに対応）
に接続したＰチャンネルトランジスタで置き換えたもの
である。この置き換えに対応して、（１０） 第４図の平均手段３０５は、ドレインがグランドに接続
され、ソースを正電源線７につないだ電流源３３５Ｒと
３３５Ｌに接続されたソースホロワ用Ｐチャンネルトラ
ンジスタ３１５Ｒと３１５Ｌのゲートで出力３０４Ｒと
３０４Ｌを受けてこれらを正電源側にレベルシフトし、
はぼ等しい値に設定された抵抗３３５Ｒと３３５Ｌによ
υ平均化して同相出力３４５を得ている。同相出力３４
５はＰチャンネルトランジスタ３３６Ｒ，！＝３３６Ｌ
のゲートに同相帰還のために与えられる。
第４図の構成によれば、Ｐチャンネルトランジスタ３３
６Ｒと３３６Ｌが同相負帰還を行い、その電流は、増幅
用Ｎチャンネルトランジスタ１０２Ｒと１０２Ｌに流れ
るものが用いられているので、第３図の実施例における
Ｎチャンネルトランジスタ１０６Ｒと１０６Ｌに流れて
い次発が不要になシ、差動増幅回路に必要な電流が少な
く１： できる利点を有する。
６Ｒと３３６Ｌが同相負帰還を行い、その電流は、増幅
用Ｎチャンネルトランジスタ１０２Ｒと１０２Ｌに流れ
るものが用いられているので、第３図の実施例における
Ｎチャンネルトランジスタ１０６Ｒと１０６Ｌに流れて
い次発が不要になシ、差動増幅回路に必要な電流が少な
く１： できる利点を有する。
上述の実施例の回路では、平均化を抵抗によシ行う回路
であるが、同相負帰還を高速化する必要（１１） がある場合などには、平均手段１０５，３０５の抵抗を
省略してソースホロワの出力を直結し、その出力抵抗で
平均化することもできる。また、能動素子としてＭＯＳ
）ランジスタを用いるものだけを説明したが、対応する
極性のバイポー２トランジスタを部分的に、または、全
面的に用いることができる。なお、第２〜４・図の回路
構成では、トランジスタの極性を全面的に反転式せても
差動増幅回路として動作させることができる。
であるが、同相負帰還を高速化する必要（１１） がある場合などには、平均手段１０５，３０５の抵抗を
省略してソースホロワの出力を直結し、その出力抵抗で
平均化することもできる。また、能動素子としてＭＯＳ
）ランジスタを用いるものだけを説明したが、対応する
極性のバイポー２トランジスタを部分的に、または、全
面的に用いることができる。なお、第２〜４・図の回路
構成では、トランジスタの極性を全面的に反転式せても
差動増幅回路として動作させることができる。
また、上述の説明では、同相成分の負帰還のための加算
が差動増幅回路の出力で行われているが、本発明の主旨
によれば、加算は等制約に出力で行われれば良いのであ
って、差動増幅回路の入力から出力までの任意の段階で
加算を行って良い。特に、差動増幅回路の入力で加算を
行えば、反転増幅手段６Ｒと６Ｌを増幅手段２Ｒと２Ｌ
で兼用することも可能である。
が差動増幅回路の出力で行われているが、本発明の主旨
によれば、加算は等制約に出力で行われれば良いのであ
って、差動増幅回路の入力から出力までの任意の段階で
加算を行って良い。特に、差動増幅回路の入力で加算を
行えば、反転増幅手段６Ｒと６Ｌを増幅手段２Ｒと２Ｌ
で兼用することも可能である。
“１．、。
以上説明したよう・に、本発明によれば、従来よりも低
い電源電圧で動作する差動増幅回路を実現することがで
きる。また、定数を選ぶことによつ（１２） て、大きな同相除去比を得ることもできる。
い電源電圧で動作する差動増幅回路を実現することがで
きる。また、定数を選ぶことによつ（１２） て、大きな同相除去比を得ることもできる。
【図面の簡単な説明】
第１図は本発明の原理的構成を示す構成図、第２図は本
発明の一実施例の構成を示す回路図、第３図はカスコー
ド構成を用いた本発明の一実施例の構成を示す回路図、
第４図はＮチャンネルとＰチャンネルトランジスタを用
いて消費電流を少なくした本発明の一実施例の構成を示
す回路図である。 ＩＲ・ＩＬ・・・入力、２Ｒ・２Ｌ・６Ｒ・６Ｌ・・・
増幅手段、３几・３Ｌ・・・加算手段、４Ｒ・４Ｌ・１
０４Ｒ・１０４Ｌ・３０４Ｒ・３０４Ｌ・・・出力、５
・１０５・３０５・・・平均手段、１０２Ｒ・１０２Ｌ
・１０６Ｒ・１０６Ｌ・１１５Ｒ・１１５Ｌ・２０６Ｒ
・２０６Ｌ・・・Ｎチャンネルトランジスタ、１２５Ｒ
，・１２５Ｌ・１３０Ｒ・１３０Ｌ・３２５Ｒ・３２５
Ｌ・・・電流源、１３５Ｒ・１３５Ｌ・３３５Ｒ・３３
５Ｌ・・・抵抗、３１５Ｒ・３１５Ｌ・３３６Ｒ・３３
６Ｌ・・・Ｐチャンネルトランジスタ。 代理人 弁理士 薄田利幸 （１３） 茅 １ 図 × ２ 回
発明の一実施例の構成を示す回路図、第３図はカスコー
ド構成を用いた本発明の一実施例の構成を示す回路図、
第４図はＮチャンネルとＰチャンネルトランジスタを用
いて消費電流を少なくした本発明の一実施例の構成を示
す回路図である。 ＩＲ・ＩＬ・・・入力、２Ｒ・２Ｌ・６Ｒ・６Ｌ・・・
増幅手段、３几・３Ｌ・・・加算手段、４Ｒ・４Ｌ・１
０４Ｒ・１０４Ｌ・３０４Ｒ・３０４Ｌ・・・出力、５
・１０５・３０５・・・平均手段、１０２Ｒ・１０２Ｌ
・１０６Ｒ・１０６Ｌ・１１５Ｒ・１１５Ｌ・２０６Ｒ
・２０６Ｌ・・・Ｎチャンネルトランジスタ、１２５Ｒ
，・１２５Ｌ・１３０Ｒ・１３０Ｌ・３２５Ｒ・３２５
Ｌ・・・電流源、１３５Ｒ・１３５Ｌ・３３５Ｒ・３３
５Ｌ・・・抵抗、３１５Ｒ・３１５Ｌ・３３６Ｒ・３３
６Ｌ・・・Ｐチャンネルトランジスタ。 代理人 弁理士 薄田利幸 （１３） 茅 １ 図 × ２ 回
Claims (1)
- １．２つの入力信号をそれぞれ増幅する２つの第１の増
幅手段と、上記２つの第１増幅手段の出力を平均し反転
して増幅する第２の増幅手段、上記第２の増幅手段の出
力を上記第１の増幅手段のそれぞれの入力から出力まで
の間で上記入力信号と加算する加算手段と、上記第１の
増幅手段の出力を差動増幅回路の出力として取シ出す手
刀手段とを有して構成されたことを特徴とする差動増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8478582A JPS58202612A (ja) | 1982-05-21 | 1982-05-21 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8478582A JPS58202612A (ja) | 1982-05-21 | 1982-05-21 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58202612A true JPS58202612A (ja) | 1983-11-25 |
Family
ID=13840347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8478582A Pending JPS58202612A (ja) | 1982-05-21 | 1982-05-21 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58202612A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63117503A (ja) * | 1986-11-05 | 1988-05-21 | Toshiba Corp | 差動増幅回路 |
-
1982
- 1982-05-21 JP JP8478582A patent/JPS58202612A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63117503A (ja) * | 1986-11-05 | 1988-05-21 | Toshiba Corp | 差動増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4477782A (en) | Compound current mirror | |
| US4152663A (en) | Amplifier arrangement | |
| KR0131334B1 (ko) | 증폭기 회로 | |
| US3444476A (en) | Direct coupled amplifier with feedback for d.c. error correction | |
| US5561396A (en) | Rail-to-rail input stages with gm -control by multiple input pairs | |
| KR0134178B1 (ko) | 개량된 선형성을 갖는 트랜스콘덕턴스 셀 | |
| JPH0666609B2 (ja) | 集積回路 | |
| US10742184B2 (en) | Plural feedback loops instrumentation folded cascode amplifier | |
| US7564309B2 (en) | Wide input common mode for input bias current cancellation | |
| US5041795A (en) | Three-terminal operational amplifier and applications thereof | |
| US20070046374A1 (en) | Linearity-improved differential amplification circuit | |
| JPS58202612A (ja) | 差動増幅回路 | |
| GB2369508A (en) | Low-noise low-distortion amplifier and tuner | |
| JP3544954B2 (ja) | 差動増幅回路、ミキサ回路および可変利得増幅回路 | |
| US5977818A (en) | Multi-input transistor circuit and multi-input transconductance circuit | |
| Carrillo et al. | CMOS low-voltage indirect current feedback instrumentation amplifiers with improved performance | |
| IE59331B1 (en) | Field-effect transistor amplifier circuits | |
| US5089769A (en) | Precision current mirror | |
| JPH0766641A (ja) | 差動増幅器の同相帰還回路 | |
| US20190140607A1 (en) | Differential input stages | |
| US5847598A (en) | Differential amplifier | |
| US6462619B1 (en) | Input stag of an operational amplifier | |
| US7432766B2 (en) | Front end for an instrumentation amplifier | |
| GB1487748A (en) | Signal composing circuits | |
| JPS6252488B2 (ja) |