JPS5820034A

JPS5820034A - 半導体集積回路

Info

Publication number: JPS5820034A
Application number: JP56118750A
Authority: JP
Inventors: Hiroshi Iwahashi; 岩橋　弘; Masamichi Asano; 正通浅野
Original assignee: Toshiba Corp; Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-07-29
Filing date: 1981-07-29
Publication date: 1983-02-05
Also published as: JPH0313767B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、特に電源電流の消費管低減する手段を備え
た半導体集積回路に関する。

半導体集積回路には、電源電流の消費を低減するために
、集積回路内の一部の回路ブロックが使用されていない
時、その回路プロ、夕を電源供給を停止して非動作状態
にする手段を備えていることが多い・例えば、半導体メ
モリには、そのメモリチップが非選択状態の時に、チッ
グ内の回路を非、動作状態にして電源電流の消費を低減
する一臂ワー〆ウンモードの機能が設はうｔしている。

このような／ナヮーダクンモードの機能を備えた集積回
路は、従来［１図（Ａ）に示すように、例えば、電−間
（Ｖ、と接地間）にＭＯＢ　）ランゾスタ１１〜１３が
直列接続してなり、この例えばＮ？ヤネルｒｆレッジ璽
ン型ＭＯ８）ｊンゾスタである負荷用ＭＯ８）　９ンジ
スタ（以下負荷トランジスタと称する）１２と例えばＮ
チャネルエンハンスメン）ｌｆＭＯ８）ッンジスタであ
る駆動用ＭＯ８）ランジスタ（以下駆動トランジスタと
称する）ＩＪによりてイン・童−夕が構成され、負荷ト
ランジスタ１２のダートと駆動ト−）ｙゾスメＩＩのド
レインが共通接続され出方端子人、となり、駆動トラン
ジス１１ＭＣＤＩ’−）には、入力信号ａ（が供給され
る。そして、上記例えばＮチャネルデゾレ、ジョン製の
ＭＯＢ　）ランジスタ１１を介して電源ｖｅが負荷トラ
ンジスタ１２へ供給され、この電源供給制御用ＭＯ＆　
）　ｊンｙｘｉ＜以下制御トランジスタと称する）ｌｌ
は、パワーメウンモード信号血によってダート制御され
る。この・譬ワーダウンモード信号邦は、信号ＰＤＯ反
転信号でノ譬ワーメクン時、すなわち上記イン／４−メ
を非動作状態にして電源電流の消費の低減を行う場合に
「０」となり、／４ワーダウン解除時には「１」となる
信号である・さらに駆動トランジスＪＪＪと並列で、出
力端子Ａ・と接地間に制御用ＭＯ８）ランジスタ１４が
設けられ、この制御トランジスタ１４はノヤワーメウン
モード信号ＰＤによってｒ−ト制御される例えばＮチャ
ネルエンハンスメン）９ＭＯ８）ｊンジスタである。こ
のノヤワーダクンモード信号ＰＤは、ノ臂ワーダクン時
には「１」、／４ワーメクン解除時にはｒＯＪとなる信
号である・さらに、上記ＭＯ８）９ンジスタ１１〜１４
からなる回路と同様にＭＯＢ　）ランジスタ１５〜１８
かラナル回路が設けられ、との駆動用ＭＯ８）ランジス
タ１１は、上記イ゛ン／４−メの出力端子Ａ・からの信
号によってｒ−）制御される。また、制御用ＭＯ８）ラ
ンジス！１５．１８は、上記と同様に信号ＰＤ　　、　
ＰＤによって、それぞれダート制御される。

このような集積回路において、制御トランジスタ１１が
導通状態で、電源ｖ６が負荷トランジス１１Ｍへ供給さ
れ、制御トランジスタ１４がカットオフの状態であれば
、入力信号ａ（ｇ応じてその反転信号が出力端子ムｅに
発生する。このとき／４ワーダクンモード信号丙５　、
　ＰＤはそれぞれｒｌＪ、ｒＯＪである・そしてこの集
積回路を非動作状態にして、電源電流の消費の低減を行
う場合には、信号ｎ、ＰＤがそれぞれｒＯＪ、ｒｌＪと
なり、制御トランジスタ１１をカットオフに近い状態に
して、また制御トランジスタ１４をオン状態にする＠こ
のようｋして、負荷トランジスタ１２への電源Ｖ、の供
給を停止し、出力端子Ａ、に発生する信号は制御トラン
シス！１４を介して接地へ流れる。このとき、すなわち
ノｆワーダウン時、負荷トランジスタ１２への電源Ｖ、
の供給を完全に停止するには、制御トランゾスＩＩＩの
閾値電圧ｖｔｈｔｔを「Ｏｖ」以上にする必要があるが
、その場合には／４ワーメクン解除時、すなわち集積回
路の動作時において、トランジスタ１１．１１からなる
インバータの出力端子Ａ・に発生する「１」レベルの信
号が電源電圧Ｖ、まで上昇することなく、ｒｖｓ　−Ｖ
ｔｈｔｔ　Ｊ　Ｏレベルまでしか達することがないため
、集積回路の電源マージンが低下すゐことになる。また
、上記と逆に集積回路の動作時に、出力信号のレベルを
ほぼ電源電圧ｖ、ｔで上昇させるために、制御トランジ
スタ１１の閾値電圧ｖｔｈ　＊　ｓを「Ｏｖ」以下（デ
グレッシ、ン皺トランゾスタ）に設定した場合には、ノ
ｆワーダウン時信号作が「０」になっても、制御トラン
シス′Ｊ１１がカットオフしないで、負荷トランジスタ
１２に電流が供給され、電源電流の消費の低減を妨げる
不都合がある。さらに、制御トランジスタ１１の閾値電
圧ｖｔｂｌｔを負にした場合には、上記の電源マージン
の低下とｉう様な欠点を解消できるがノ譬ワーダウン時
の制御トランジスタ１１を流れる電流（ソースとドレイ
ン間の電流）が、制御トランジスタＩＩＯ閾値電圧ｖｔ
ｋｔｔｔたはそのチャネルの長さに敏感に反応するため
、／量ワーメクン′時の消費電流は大きなばらつきを生
じるなど不安定である・したがって、上記制御トランジ
スタ１１の製造において閾値電圧ｖｔｈ１１ｔたはそ。

のチャネルの長さの設定には、非常に注意を要すること
になる。

また、上記の様に集積回路の電源電流の消費の低減を実
現す゛る回路に対して、第１図（ＩＩ）　Ｋ示すように
、イン・ぐ−夕を構成する駆動トランジスタ１１．１１
と接地間に制御用ＭＯ８）ッンゾスタ２０が設けられ、
この制御トランジス！２０が上記パワーダウンモード信
号ｎＫよりてｆ−）制御される方式も提案されている・
すな′わち、このような集積回路では、ノ譬ワーメクン
時に信号丙がｒＯＪとなり、制御トランジスタ２０がカ
ットオフすることによって、電源電流の消費を低減する
ことができる。しかしながら、このような方式では、パ
ワーダウン時に全回路点がｒｌＪレベルに上昇し、／４
ワーメクン解除時（ｖ５は「１」となる）には、その電
荷が放電されるため、集積回路の基板と前記回路点の結
合容量により基板電位は負の方向に押し下げられ、その
基板電位が変動することによって集積回路の動作に悪影
響を与えることになる。壕九、／ｌワーメクン解解除釦
信号■の「０」から「１」への変化に対して、制御トラ
ンジスタ２０のドレイン電圧は、「１」から「０」へ変
化する時間が生じることによって、ミラーフィード／４
ツタキヤノ譬シタンスのためにノ母ワーダクンの解除速
度が遅くなる欠点がある０さらに、前記縞１図（Ａ）に
示した方式であれば、第１図（Ｃ）に示すようにイン／
櫂−！（ＭＯＳ　）ランジスメ１２゜１３および１　ｇ
　、　Ｉ　Ｆ）１つおきに、制御トランジスタ１１．１
４を接続すればよいが、上記館１図（Ｂ）に示す方式で
は、／臂ワーメワン時イン・々−夕の出力は「１」レベ
ルになるため、各インバータ、の全てに接続する必要が
ある。また制御トランジスタ２０のドレイン電位を接地
電位近くに保ち各インバー！の動作に支障をきたさない
様にするためトランジスタ２０の駆動能力を大きく設定
する必要があるなど、集積回路のチ、ｆ面積が大、きく
なる欠点が生じる。

この発明は、上記の事情を艦みてなされたもので、ＭＯ
Ｓ　）ランノスタからなる回路に対してパワーダウンモ
ード信号に応じて電源の供給を制御し、電源電流の消費
の低減を確実に行い、しかも正常な回路動作状１１にお
いて十分な電源マージンを得ることができる半導体集積
回路を提供することを目的とする・以下図面を参照してこの発明の一実施例について説明す
る。第２図はその構成を示すもので、前記第１図（Ａ）
に示すようなＭＯＳ　）　？ンジスメ１１〜１１および
ＭＯＳ　）ランジスタ１５〜１１からなる回路に対して
、出力端子Ａ　＠　　＊　Ａ　１である駆動トランジス
タＩＢ、１ｒの各ドレインとその各？−）間のそれぞれ
に制御ＭＯ８）ランゾスタ２１．２２が設けられる。こ
の制御ＭＯ８トランジスタ２１．２２は、ノ譬ワーダク
ンモード信号ＰＤによりてダート制御され、この信号Ｐ
Ｄが「１」のとき導通状態となる、例えばＮチャネルエ
ンハンスメントｆｉＭＯ８）９ンジスタテある。

このような集積回路において、いま仮に回路を非動作状
態にして、ノ臂ワーダウンを行う場合、第２図に示すノ
臂ワーダクンモード信号ＰＤ　、　ＦＤはそれぞれｒＩ
Ｊ、ｒＯＪとなる・従りて、制御トランジスタ２１．２
１！は導通状態となり、駆動トランジスタｒｘ、ｒｒの
各ドレインとダートはそれぞれ接続される・このとき、
信号稙（ｒＯＪ）が供給される制御トランシス！１１゜
１５の各閾値電圧ｖｔｈ１１１ｖｔｈ１ｉカ負テアリ一
その絶対値ｌ　Ｖｉｈｓｓ　ｌ　、　Ｉ　Ｖｉｈｌｍ　
ｌ　カ駆動）　ラフ９スｌｌｌ、１１（Ｄ各画値電圧ｖ
ｔｈ１ｊ、ｖｔｈＩＦよりも小さいとすれば、出カ端子
ム０　、ム１である駆動トランシス！２３．７７の各ド
レインの電位は、それぞれほぼｌ　Ｖｏｈｔ、ｌ　、ｌ
　ｖｔｈｘｓｌの電位まで上昇する口とれは、制御トラ
ンジスタ１１．１５の各ｆ−）電圧ｖＱが、ｒＯＪＶ（
ＰＤがｒＯＪ　）であるから、トランジスタ１１゜１５
のソースに現われる電位をｖｌｉとすればｒ　Ｖｉ　＝
　Ｖａ−Ｖｔｈ　Ｊの関係式より明らかである。

そして、このとき上記のように駆動トランジスタ１３　
、　ｌｒはそれぞれドレインとダートが接続されている
ため、各トランジスタＩＢ、１ｒ（２）各ｒ−）　電ｔ
ＨそｉｔぞｔＬ　Ｉ　Ｖｊｈｔｔ　ｌ　、ｌ　Ｖｔｈｔ
ｓ　ｌとなり、この各ダート電位１　ｖｔｈｔｓ　ｌ　
、ｌ　Ｖｊｈｔｓ　ｌは上記のように駆動トランジスＪ
ＺＪ、ＩＦの各閾値電圧ｖｔｈｌｌ　＃　Ｖｊｈｔｔよ
りも小さいため、駆動トランジスタ１ｓ、１１は非導通
状態である０したがって、ノ譬ワーメクン時にＭＯＳ　
）ランゾスタ１１〜１３および１５〜１７からなる回路
の電源電流消費は、はぼ集積回路のＰＮ接合等のり−タ
電流だけとなり大幅に低減することができる。また、制
御トランジスタ１１．１５の各閾値電圧Ｖｔｈ１．　、
　ｖｔｈｔｉ　、すなわち電圧１　Ｖ、鈷ｔ　ｌ　ｅ　
Ｉ　Ｖｏｈｔｍ　ｌ　カ駆動）うｙ’／ｘ、ｚｘｓ、ｔ
ｖｏ各閾値電ＥＥＶｔｈｓｓ　ｌ　ｖｉｈｌよりも大き
い場合には、駆動トランジスタ１３．Ｉ’１は導通状態
となり、各ｅ−）電位と各閾値電圧ｖｔｈｌｌ　＋　Ｖ
ｔｈｌｙＯ差に比例した電流が流れるが、上記各ダート
電位である出力端子Ａ・　、Ａ凰の電位は、駆動トラン
ジスタの各閾値電圧ｖｔｈｘｓ　＃ｖｔｈａｔよりも高
い電位に保持されるため、前記第１図（Ａ）に示すよう
な回路と比較した場合、トランジスタ１１．１５の閾値
電圧を勢しくした時電源電流消費は、はるかに小さい◎
すなわち、この場合制御トランジスタ１１．１５のｒ−
ト電位は、そのソースから見ると岬価的に負となり、前
記館１図に示す制御トランジスタ（導通状態）ｒｌ、ｘ
５には、ｆｆ−）電位とそのソース電位は等しいため、
このトランシス！に流れる電流の方がより大きいためで
ある・さらに、このようなノダワーダクン時にシいて、
出力端子Ａ・　、ム１の電圧は制御トランジスタ１１、
ＩＳＯ各閾値電圧に応じて変化するため、制御トランジ
スタ１１．１５の各閾値電圧にばらつきが生じても、電
源電流の消費が増加するととはない。そして、／量ワー
ダウン解除（集積回路の回路動作状態）になったとき、
すなわち信号ＰＤ　、　ｎがそれぞれｒＯＪ、ｒｌＪに
なると、制御トランジスタｚｘ、ｚｘはカットオフにな
り、駆動トランジスタ１３．１１の各ドレインとダート
間は遮断される９ｔた制御トランジスタ１１．１５はオ
ン状態となり、電源電流が出力端子Ａ　＠　　＋　Ａ　
＠に供給される。このとき制御トランジス！１１．１５
Ｆ１、その閾値電圧ｖｔｈｔｔ＊ｖｔｈｔｉが負すなわ
ちＮチャネルデグレ、シ、ン型ＭｏＳトランジスタであ
るため、集積回路の出力端子Ａ、＃Ａ、には、駆動トラ
ンジスタ１３゜１７の動作に応じて、はぼ電源電圧ｖ１
に対応する出力信号を得ることができ、電源マージンを
低下させることはない。なお、上記制御トラン’）スｆ
ｉｌ　１　、１５Ｃ１各ｌ　Ｖｊｈｓｔ　Ｉ　、ｌ　Ｖ
ｔｈｔｓ　ｌは、例えばＮチャネルデプレ、シ、ン型Ｍ
Ｏ８）ランジスタである負荷トランゾスタｒｚｅｒｇｑ
５＋閾値電圧の絶対値Ｉ　Ｖｉｈｔｔ　ｌ　ｅ　ｌ　Ｖ
ｔｈｔａ　ｌ　Ｘりも小さく、例えば「０」ｖ付近であ
る◎第３図は、上記実施例において制御トランジスタ２
１．２１の代りに、前段のＭＯＢトラフ’）スメ回路の
出力端子Ａ０および後段のＭＯＳ　？ツンジスタの出力
端子Ａ１０間に制御ＭＯＢ　）ランシス！１１．１２が
直列に接続されて設けられた集積回路である０この制御
ＭＯＢ　トランジスタｓｒ、ｓｘは、ノ譬ワーダクンモ
ード信号ＰＤが「１」のとき、導通状態となる・このような集積回路において、／ヤワーダウン時、すな
わち、信号ｐｎ　、　ｎがそれぞれ「ｌ」。

「０」になると、制御トランシス１Ｂ１．３：１は導通
状態にな秒、出力端子Ａ・とＡ１間が接続される。した
がって、第３図に示す如く後段のＭＯＳ　）フンジスタ
回路の駆動トランジスタ１７のダートとドレインが接続
されることになる。したがって、上記実施例と同様に制
御トランジスタ１１．１５の各−値電圧ｖｔｈｔ　ｔ　
、Ｖｔｈｌ　ｇが負であり、その絶対値Ｉ　ｖｔｈｔｔ
　Ｉ　ａ　Ｉ　ｖｔｈｘｉ　ｌ　２＞Ｌ駆い場合には、
駆動トランジスタ１７は非導通状態となり、電源電流の
消費を大幅に低減できる。

また、電圧Ｉ　Ｖｉｈｔｔ　ｌ　＊　ｌ　Ｖｔｈｔｉ　
ｌ　カ駆１ｂ　）　９ンゾスメ１１の閾値電圧Ｖｔｈｌ
γより大きい場合でも、同様に、前記第１図（Ａ）に示
す集積回路。

と比較して電源電流の消費をはるかに小さくできる。さ
らに、パワーメタン解除時、すなわち信号ＰＤ　、　Ｆ
ｆ＞がそれぞれｒｏ」、ｒｔ４になると、制御トランジ
スタ１１．１５は、各閾値電圧ｖｔｈ１に、Ｖｔｈｌ６
が負であルカラ、すなわちＮチャネルデグレッション型
ＭＯ８）ランジス！であるため、上記実施例と同様に電
源マージンを低下させることなく、駆動トランジスタ１
３．Ｉ’１の動作に応じて、はは電源電圧ｖ６に対応す
る出力信号を得ることができる。なお、このような集積
回路の動作時において、前段の制御トランジスタ３１の
ソース側が７０−ティング状態になるのを防止するため
に、そのソースを信号運にダート制御されるＭＯＳ　）
ランジスメ３３を介して接地するか、またはそのソース
をドレインとダートが接続されるＭＯＳ　）ランゾスタ
３４を介して接地してもよい。この様に１　ドレイン毫とダートが接続されたＭＯＳ　）ランジスメ３４を設け
た場合、第３図に示した様に、トランジスタ３１．：１
２等のソース接続点に、共通に、一つ設けてもよいが、
トランジスタｓｒ、ｚｚｌｌｌのソースそれぞれにトラ
ンジスタ３４をとりつけてもよい。この様に、トランジ
ス１３１．３２等のソースそれぞれにトランジスタＪ４
を一つずつ設けた場合第３図の様にトランジスタ３１゜
３２のソースを共通に接続する必要はない・この場合／
臂ワーダウン゛モードにおいて、信号面。

ＰＤが、それぞれｒＯＪ、ｒｌＪの状態になると、前記
ノ臂ワー〆クンモードの時、ドレインとｒ−トが接続状
態になるトランジスタ１１等のかわりに、？−）とドレ
インが接続されたトランジスタ３４が、同様に使用され
るととＫなる・すなわちノ譬ワー〆ウンモードになると
、トランジスタ３１．３２等が導通状態になり、トラン
ジスタ１１あるいはトランジスタ１２のソースが、トラ
ンジスタ３４のドレインに接続されることになり、前記
の様に、トランジスタ３４が、前記トランシス、り１７
と同じ働きをすることになり、・母ワーダウンモードに
おける消費電流は、大幅に低減される。ただ、このトラ
ンジスタ３４のチャネル幅、チャネル長は、ともに小さ
くてもよく、各々トランジスタｓｔ、ｓｚ毎に設けるよ
りも共通に一つ設けた方が、チップ上に占める面積を小
さく出来る０ただ、第３図に示した様にトランジス１３
１．３２等のソースの接続線を通すのがノ＃！−ンレイ
アクト上無理であるか、その方が、ノ々ターン占有面積
が大きくなる場合は、トランジスタ３１．３２等のソー
スを共通接続せず、トランジスタ３１．１１１等それぞ
れについて、トランジスタ３４を設けた方がよい。例え
ば、トランジスタ３１．３２等のソース接続線は、アル
ミニウム等の金属で配線するのがよいが、そのためこの
配線が、一本必要となる０ところが、トランジスタＪ４
は、例えば、アルミニウムの配線の下につくることが出
来るため、トランジスタ３１．３２等のソースを共通接
続せず、トランゾスメ３１．３２等それぞれＫついて、
トランシス１１４を設けた方が、パターン占有面積が小
さくてすむ場合があるためである。

第４図は、上記第３図に示す実施例のように、パワーダ
ウン時に、前段のＭＯＢ　）ランシス７回路の出力端千
人〇および後段のＭＯＢ　）ランシス１回路の出力端子
ム１を接続させて、後段の駆動トランジスタ１７のドレ
インとダートを接続させる集積回路において、前段のＭ
ＯＢ　）ランジスタロ路の駆動トランジスタ１３のソー
スを信号■によってｒ−）制御される制御ＭＯ８）ラン
ジス！４１を介して接地する集積回路である。

このような集積回路であれば、ノ帯ワーダタン時すなわ
ち信号ＰＤ　、　ＰＤがｒｌＪ、ｒＯＪの場合、後段の
ＭＯＢ　）ツンジスタ回路は上記第３図に示した実施例
と同様に電源１ＩＥｆｌＬの消費を大幅に低減できる。

そして、第４図に示す前段のＭＯＢ　）ランシス１回路
は、信号列が「０」で、制御トランジスタ４１が非導通
状態になることによって、電源電流の消費を低減でき、
上記第３図に示した実施例と、比較した場合、集積回路
全体として電源電流の消費を低減する効果を大きくでき
る。

なお、／ぐツーダウン解除時の効果は上記第３図の実施
例と同様であるため、説明は省略する・第５図は、上記
第３図に示す実施例において、６１１段のＭＯＢ　）ラ
ンジスタロ路の出力端子ム・および後段のＭＯＢ　）ラ
ンゾスメ回路の出力端子Ａｉの間を制御ＭＯ８）ランゾ
スタｓｘ、ｓｚＯ代りに制御ＭＯ８トランジスタ５１の
みで接続し、同様にこの出力端子Ａ、　　と次段のＭＯ
Ｂ）ランジスタロ路、すなわちＭＯＢ　）ランノスタ５
２〜５４からなる回路の出力端子Ａ３との間を制御ＭＯ
８トランジスタ５５で接続した場合である。この制御Ｍ
ＯＢ　）ランジスタロ１．５１は、ノ譬ワーＩクンモー
ド信号ＰＤによってダート制御され、信号ＰＤが「１」
のとき導通状態となる・このような集積回路においても
、ノダヮーメクン時すなわち信号ＰＤ　、　ＰＤがそれ
ぞれｒｌＪ、ｒＯＪのときは、初段のＭＯＢ　）ランシ
ス１回路の駆動トランジスタＩ３を除いて、各駆動トラ
ンジスタＺ　７　＊　５４のそれぞれのドレインと？−
）が接続される。したがって、この場−においてもパワ
ーダウン時には、電源電流の消費を大幅に低減できる。

なお、回路の動作および効果は上記第３図に示した実施
例と同様であるため、説明は省略する。

なお、上記実施例において、ｉ４ワーダ９ン時のノ々ワ
ーダクンモード＠　奇ＰＤ　、　ＰＤがそれぞれｒＩＪ
、ｒＯＪである代りに、それぞれが反転した信号ｒＯＪ
、ｒｌＪでもよい。但しその場合には、制御トランジス
タ１１．Ｉ＆・５２を正の一値電圧を有するＰチャネル
デルッシ、ン型ＭＯＢトランノスタにして、また制御ト
ランジスタ２１．２２．３１．Ｊ：１．４１，５１．６
５をＰチャネルエンハンスメント型ＭＯ８）ランシス！
にする必要がある〇以上詳述したようにこの発明によれば、ＭＯＢ−トラン
ジス！からなる回路において、ノ譬ワーメタンモード信
号に応じて電源の供給をデグレッシ、ン型ＭＯ８）ラン
ジスタによって制御し、このデゾレ、？ヨンＷＭＯ８）
ランジスタから電源が供給される駆動ＭＤＳトランジス
タのドレインとダートを！！続する手段を備えることに
よって、電源電流の消費の低減を確実に行い、しかも正
常な回路動作状態において十分な電源マージンを得るこ
とができる半導体集積回路を提供できる。

【図面の簡単な説明】

第１図（Ａ）〜（Ｃ）は従来の半導体集積回路の構成図
、第２図はとの発明の一実施例に係る半導体集積回路の
構成図、姐３図はこの発明の他の実施例に係る半導体ｍ
６回路の構成図、第４図はこの発明のさらに他の実施例
に係る半導体集積回路の一邸を示す回路図、第５図はこ
の発明のさらに他の実施例に係る半導体集積回路の構成
図である。１１．１２．１５ｅ１６．５２．５３・・・デグレッシ
ョン型ＭＯ８）ランゾスタ、１Ｂ、１４．Ｉｆｌ、１Ｂ
。ｚｏ＊Ｆｔ’＋ｚｚ＋ｓｒ、５ｔｒｓｓ、ｓ４．４ｒ、
ｓｒ。５４．５８・・・エンハンスメン）ｇＭＯ８）ランゾス
タ。

Claims

【特許請求の範囲】

（１）＠１の入力信号によって？−）制御され、デグレ
ッシ、ン＠ＭＯＢト’）；／ノスタである制御ＭＯ８）
ランシス！と、この制御ＭＯ８）ランゾスタから直ａｔ
たは負荷回路を介して電源が供給され、ｗＸ２の入力信
号によってｒ−）制御される駆動ＭＯ８）ランゾスタと
、ノ母ワーメウン時に上記駆動Ｍ０８トランゾスメのド
レインとダートを接続する手段とを具備したことを特徴
とする半導体集積回路・
（２）上記負荷回路は、デグレッシ、ン型ＭＯ８トラン
ジス！であり、との閾値電圧の絶対値が上記制御ＭＯ８
）ランジメタ０２閾値電圧の絶対値よりも大きいことを
特徴とする特許請求の範囲第１項記載の半導体集積回路
◎
（３）　　第１の入力信号によってダート制御され、デ
プレ、ジョンｌ！ＭＯ８）？ンジスメである制御ＭＯ８
トランジスタと、この制御ＭＯ８）ランジスタから直接
または負荷回路を介して電源が供給され、第２の入力信
号によってｒ−）制御される駆動ＭＯ８，）ランジス！
からなるＭＯ８）ランジス！回路が複数段接続されて構
成される集積回路において、／中ワーＩクン時に各段の
上記駆動ＭＯＢ　）ランゾスタのドレインとダートを接
続する手段とを具備したことを％微とする半導体集積回
路。
（４）　　上記負荷回路は、デグレ、シいン型ＭＯ８ト
ランジスタであり、ヒの閾値電圧の絶対値が上記制御Ｍ
Ｏｔｉｆ　）ランシス！の閾値電圧の絶対値よりも大き
いことを特徴とする特許請求の範囲第３項記載の半導体
集積回路。
（５）　　第１の入力信号によってダート制御され、デ
グレ、ジョン型ＭＯＢ　）ランジスタである制御ＭＯ８
）ランジスメと、との制＠ＭＯＢトランジスタから直接
または負荷回路を介して電源が供給され、＃Ｉ２の入力
信号によってｆｆ−）制御される駆動ＭＯ８）ランソス
タからなるＭＯ８）ランゾ７１回路が複数駿接続されて
構成される集積回路において、前段の上記駆動ＭＯ８）
ランゾスタのドレインと後段の上記駆動ＭＯ８）ランジ
スタのｆ−）を接続する接続線と、パワーブタン時に初
段を除く各段の上記駆動ＭＯ８トランジスタのドレイン
とｒ−）を接続する１１１１の手段と、／譬ワーダウン
時に初段の駆動Ｍ０８トランゾスメのソース電流を遮断
する＃Ｉ２の手段とを具備し九ことを特徴とする半導体
集積回路。
（６）　　上記負荷回路は、テグレッシ璽ンｇＭｏｓト
ツンノスタであり、この閾値電圧の絶対値が上記制御Ｍ
Ｏ８）ランジスメの閾値電圧の絶対値よりも大きいこと
を特徴とする特許請求の範囲第５項記載の半導体集積回
路・