JPS5819907A - 波形発生器の出力を変化させる方法および制御回路 - Google Patents
波形発生器の出力を変化させる方法および制御回路Info
- Publication number
- JPS5819907A JPS5819907A JP57088164A JP8816482A JPS5819907A JP S5819907 A JPS5819907 A JP S5819907A JP 57088164 A JP57088164 A JP 57088164A JP 8816482 A JP8816482 A JP 8816482A JP S5819907 A JPS5819907 A JP S5819907A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- control
- output
- cycles
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/36—Controlling
- H05B41/38—Controlling the intensity of light
- H05B41/39—Controlling the intensity of light continuously
- H05B41/392—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor
- H05B41/3921—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
- H05B47/10—Controlling the light source
- H05B47/155—Coordinated control of two or more light sources
Landscapes
- Amplifiers (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、波形発生器の出力を変化させて制御信号を
初期値から所望値に徐々にもしくは急速に変えるための
制御回路および方法に関する。
初期値から所望値に徐々にもしくは急速に変えるための
制御回路および方法に関する。
各種の遠隔制御システムにおいては、直流制御信号のレ
ベル、又は交流制御信号の特性(振幅。
ベル、又は交流制御信号の特性(振幅。
周波数、位相、パルス幅等)を変えることによって情報
を伝達することが望ましい。 しばしば、制御信号を発
生させる回路は、多数の高価な部品を必要とし、多くの
用途にとっては高価すぎることがある。
を伝達することが望ましい。 しばしば、制御信号を発
生させる回路は、多数の高価な部品を必要とし、多くの
用途にとっては高価すぎることがある。
エネルギ管理制御システムにおいては、遠隔制御プログ
ラマブル照明システムを設けることが望ましく、特に、
ある区域における照明の最大レベルを設定して1個々の
使用者が所定の最大値以上に光出力を設定でき″な−い
様にするシステムを設けることが望ま″しい。 このよ
うなシステムではまた、個々の使用者が光出力を所定最
大レベルよシ低い値に容易に設定できるようにすること
も望ましい。 さらに、地域照明システムの出力をマイ
クロコンピュータ等によって中央設備から制御できるこ
ともきわめて望ましい。
ラマブル照明システムを設けることが望ましく、特に、
ある区域における照明の最大レベルを設定して1個々の
使用者が所定の最大値以上に光出力を設定でき″な−い
様にするシステムを設けることが望ま″しい。 このよ
うなシステムではまた、個々の使用者が光出力を所定最
大レベルよシ低い値に容易に設定できるようにすること
も望ましい。 さらに、地域照明システムの出力をマイ
クロコンピュータ等によって中央設備から制御できるこ
ともきわめて望ましい。
たとえば照明を初めにつけたり又は消したプする時のよ
うに、照明のレベルを急激に変化させることができ、さ
らに、任意の選ばれた/対のレベル間で光出力を徐々に
変化させることのできる制御信号を供給することも極め
て望ましい。
うに、照明のレベルを急激に変化させることができ、さ
らに、任意の選ばれた/対のレベル間で光出力を徐々に
変化させることのできる制御信号を供給することも極め
て望ましい。
本発明の一面によれば、波形発生器の出力を変化させて
制御信号を初期値から所望値に変える・制御回路を提供
する。 この制御回路は、予定の数の制御期間の各々の
制御期間(各制御期間には波形の予定数のサイクルが含
まれている)の間、lサイクル毎の基準で波形の特性を
変化させる変調手段と:変調手段の出力を処理して、波
形の特性の平均値に対応するレベルを持つ制御信号を発
生する手段と;明記変調手段に結合されていて。
制御信号を初期値から所望値に変える・制御回路を提供
する。 この制御回路は、予定の数の制御期間の各々の
制御期間(各制御期間には波形の予定数のサイクルが含
まれている)の間、lサイクル毎の基準で波形の特性を
変化させる変調手段と:変調手段の出力を処理して、波
形の特性の平均値に対応するレベルを持つ制御信号を発
生する手段と;明記変調手段に結合されていて。
前記初期値に対応した第1の状態又は前記所望値に対応
した第2の状態に波形特性を選択的に設定−する第7の
制御手段と;そして前記第1の制御半期間の内の所定数
の呑イク1.の間該筒2の状態に設定し、最初の制御期
間の残りのサイクルの間該間の間、前記第2の状態のサ
イクル数を増加すると共1・前記第1′)状態0サイ?
省数を減少し1・最後の制御期間が前記第2の状態のサ
イクルのみを持つようにし、そし≦仙)その後相欠ぐサ
イクルの間、波形特性を前記f1.2の状態に設定する
第2゜の制御手段とを有するとζを特徴としている。
した第2の状態に波形特性を選択的に設定−する第7の
制御手段と;そして前記第1の制御半期間の内の所定数
の呑イク1.の間該筒2の状態に設定し、最初の制御期
間の残りのサイクルの間該間の間、前記第2の状態のサ
イクル数を増加すると共1・前記第1′)状態0サイ?
省数を減少し1・最後の制御期間が前記第2の状態のサ
イクルのみを持つようにし、そし≦仙)その後相欠ぐサ
イクルの間、波形特性を前記f1.2の状態に設定する
第2゜の制御手段とを有するとζを特徴としている。
また本発明の別の面によれば、波形発生器の出力を変化
させて制御信号を初期値から所望値に変える方法を提供
する。 この方法は、各々予定の数の波形サイクルを含
む予定数の制御期間の各々の制御期間の間、波形の特性
をlサイクル毎の基準で変調し;変調された波形を処理
して、前記特性の平均値に対応したレベルを持つ制御信
号を発生し;前記波形特性を、前記初期値に対応した第
7の状態又は前記所望値に対応した第2の状態に選択的
に設定し;前記波形特性を、最初の制御期間の内の所定
数のサイクルの間前記第λの状態に設定し、最初の制御
期間の残りのサイクルの間前記第1の状態に設定し:そ
の後の相次ぐ各制御期間の間、最後の制御期間が前記第
一の状態の波形サイクルのみを含むようになるまで、前
記第2の状態のサイクル数を増加すると共に、前記第1
の状態のサイクル数を減少させ;その後、相次ぐサイク
ルの間、前記波形特性を前記第一の状態に設定する、各
段階からなることを特徴とする。
させて制御信号を初期値から所望値に変える方法を提供
する。 この方法は、各々予定の数の波形サイクルを含
む予定数の制御期間の各々の制御期間の間、波形の特性
をlサイクル毎の基準で変調し;変調された波形を処理
して、前記特性の平均値に対応したレベルを持つ制御信
号を発生し;前記波形特性を、前記初期値に対応した第
7の状態又は前記所望値に対応した第2の状態に選択的
に設定し;前記波形特性を、最初の制御期間の内の所定
数のサイクルの間前記第λの状態に設定し、最初の制御
期間の残りのサイクルの間前記第1の状態に設定し:そ
の後の相次ぐ各制御期間の間、最後の制御期間が前記第
一の状態の波形サイクルのみを含むようになるまで、前
記第2の状態のサイクル数を増加すると共に、前記第1
の状態のサイクル数を減少させ;その後、相次ぐサイク
ルの間、前記波形特性を前記第一の状態に設定する、各
段階からなることを特徴とする。
第1図に示すように、また、米国特許出願第号(R,D
−/2λグj)に記載されているように、プログラマ
ブル信号振幅制御回路10は、共通端子10bに対して
その出力端子10aに、調整可能な振幅を持つ周期的な
波形を供給する。
−/2λグj)に記載されているように、プログラマ
ブル信号振幅制御回路10は、共通端子10bに対して
その出力端子10aに、調整可能な振幅を持つ周期的な
波形を供給する。
出力端子10aの振幅制御された周期的な波形信号は、
たとえば、一対の撚り線、同軸ケーブル等の伝達媒体1
1を介して整流器/P波器回路12の入力端子12a、
12bに伝送される。 整流器/P波器回路12は隔
離用変圧器14を有し、その−次巻線14aの両端間に
は制御回路10の出力信号(大きさ■、)があられれる
。 変圧器の二次巻線14bに生じる制御回路の周期的
波形は二次電圧■ を持つ。 この電圧■5 は、整流
ダイオード15、p波キャパシタ16および負荷抵抗1
8によって直流アナログ電圧■。に変換されて、出力端
子12Cおよび12d間に現われる。 この可変レベル
直流電圧制御信号■。i/′i、負荷、例えばプログラ
マブル照明システムに於ける可変出力けい光ランプ及び
安定器の組合せの照明出力レベルを設定するのに用いら
れる。 プログラマブル照明システムは、前記米国特許
出願に記載された型式のエネルギー管理制御シスチムめ
一部であってもよ□ い。
たとえば、一対の撚り線、同軸ケーブル等の伝達媒体1
1を介して整流器/P波器回路12の入力端子12a、
12bに伝送される。 整流器/P波器回路12は隔
離用変圧器14を有し、その−次巻線14aの両端間に
は制御回路10の出力信号(大きさ■、)があられれる
。 変圧器の二次巻線14bに生じる制御回路の周期的
波形は二次電圧■ を持つ。 この電圧■5 は、整流
ダイオード15、p波キャパシタ16および負荷抵抗1
8によって直流アナログ電圧■。に変換されて、出力端
子12Cおよび12d間に現われる。 この可変レベル
直流電圧制御信号■。i/′i、負荷、例えばプログラ
マブル照明システムに於ける可変出力けい光ランプ及び
安定器の組合せの照明出力レベルを設定するのに用いら
れる。 プログラマブル照明システムは、前記米国特許
出願に記載された型式のエネルギー管理制御シスチムめ
一部であってもよ□ い。
プログラマブル信号振幅制御回路10は、所望の周波数
を持つ略一定振幅V。mの周期的な信号をその出力20
aに発生する発振器手段20を有する。 発振器出力は
1、第1の分圧器23を介して電力演算増幅器22の非
反転入力端子22aに印加される。 第1の分圧器は、
直列抵抗R7と、演算増幅器の非反転入力端子と接地点
との間に接続された並列抵抗R2とを含む。
を持つ略一定振幅V。mの周期的な信号をその出力20
aに発生する発振器手段20を有する。 発振器出力は
1、第1の分圧器23を介して電力演算増幅器22の非
反転入力端子22aに印加される。 第1の分圧器は、
直列抵抗R7と、演算増幅器の非反転入力端子と接地点
との間に接続された並列抵抗R2とを含む。
演算増幅器22は、差動増幅器24を有し。
この非反転入力24aは演算増幅器の非反転入力端子2
2Hに接続され1反転入力24bは演算増幅器の反転入
力端子22bに接続されている。 増幅器出力24Cは
二抵抗25を介して、一対の相補形の対 ・称な出力
トランジスタ゛26および27のベース電極に接続され
ている。
2Hに接続され1反転入力24bは演算増幅器の反転入
力端子22bに接続されている。 増幅器出力24Cは
二抵抗25を介して、一対の相補形の対 ・称な出力
トランジスタ゛26および27のベース電極に接続され
ている。
X算増幅器の出力22C#i、直流隔離用キャパシタ2
9を介して回路の出力端子10aに接続されると共に、
帰還抵抗R5を介して演算増幅器の反転入力端子22b
に接続されている。 抵抗R5およびR2より成る分圧
器だけが演算増幅器の非反転入力に接続され、且つ帰還
抵抗R3だけが非反転入力と出力端子との間に接続され
ている場合。
9を介して回路の出力端子10aに接続されると共に、
帰還抵抗R5を介して演算増幅器の反転入力端子22b
に接続されている。 抵抗R5およびR2より成る分圧
器だけが演算増幅器の非反転入力に接続され、且つ帰還
抵抗R3だけが非反転入力と出力端子との間に接続され
ている場合。
演算増幅器回路は/より小さい利得(すなわちIt2/
R,+ R2で与゛えられる利得)を持つ電圧ホロワ
とな6.したがって、発振器中力20aの信号と同一周
波数であるがそれよシも振幅の小さい出力信号を供給す
る。
R,+ R2で与゛えられる利得)を持つ電圧ホロワ
とな6.したがって、発振器中力20aの信号と同一周
波数であるがそれよシも振幅の小さい出力信号を供給す
る。
複数の帰還抵抗素子R4a −R2Hの一端が、演算増
幅器の反転入力端子22bに接続され、他端は第1の振
幅制御スイッチング手段(AC8M)3Qの関連した個
々に制御し得る複数のスイッチ手段81a −Sin’
の一方の端子に夫々に接続されているみスイッチ手段8
1a−8inの他方の端子は、たとえば接地電位のよう
な固定電位に一緒に接続されている。 制−入力端子3
0aはデジタル制御信号■8を受は取って、任意の特定
の時間にスイッチ手段81a−8inの内のどのスイッ
チ手段を閉じるか又は開放するかを制御する。
幅器の反転入力端子22bに接続され、他端は第1の振
幅制御スイッチング手段(AC8M)3Qの関連した個
々に制御し得る複数のスイッチ手段81a −Sin’
の一方の端子に夫々に接続されているみスイッチ手段8
1a−8inの他方の端子は、たとえば接地電位のよう
な固定電位に一緒に接続されている。 制−入力端子3
0aはデジタル制御信号■8を受は取って、任意の特定
の時間にスイッチ手段81a−8inの内のどのスイッ
チ手段を閉じるか又は開放するかを制御する。
このため、等価抵抗R′lが接地電位と演算増幅器入力
22bとの間に接続されることとなる。
22bとの間に接続されることとなる。
等価抵抗R′4の大きさは、抵抗素子R4a −R2H
の内、関連するスイッチ手段5ia−8inによシ接地
電位に接続された抵抗素子によって定まる。
の内、関連するスイッチ手段5ia−8inによシ接地
電位に接続された抵抗素子によって定まる。
従って、制御回路出力信号の振幅V は、式%式%)
で表わされる。 こ\でもしR4とR2の比がR5とR
′4の比よりも示さければ、回路の出力端子10aでの
周期的な波形の振幅は1発振器手段2゜の出力振幅より
も大きくなる。 同様に、関連するスイッチ5la−8
1nのすべてを開放した場合のように1等価抵抗RSが
抵抗R5よりも非常に大きければ、演算増幅器22は利
得/を有する電圧ホロワになり、入力減衰器23(抵抗
R4およびFL2 よ9成る)だけが信号振幅に作用
し、回路の出力信号は発振器手段2oの出力振幅よりも
小さい振幅になる。
′4の比よりも示さければ、回路の出力端子10aでの
周期的な波形の振幅は1発振器手段2゜の出力振幅より
も大きくなる。 同様に、関連するスイッチ5la−8
1nのすべてを開放した場合のように1等価抵抗RSが
抵抗R5よりも非常に大きければ、演算増幅器22は利
得/を有する電圧ホロワになり、入力減衰器23(抵抗
R4およびFL2 よ9成る)だけが信号振幅に作用
し、回路の出力信号は発振器手段2oの出力振幅よりも
小さい振幅になる。
複数の第2の抵抗素子R2a−R2oの一端が。
接地電位のような固定電位に接続され、他端は複数の個
々に制御し得るスイッチ手段、S)a −82nの関連
した一方の端子に夫々接続されている。 スイッチ52
3−82nの他方の端子は、すべて演算増幅器非反転入
力22aに並列に接続されており、このため関連する一
スイツチ手段82a −82nが短絡すると抵抗素子R
2a −R2nの各々は抵抗R2と並列となる。
々に制御し得るスイッチ手段、S)a −82nの関連
した一方の端子に夫々接続されている。 スイッチ52
3−82nの他方の端子は、すべて演算増幅器非反転入
力22aに並列に接続されており、このため関連する一
スイツチ手段82a −82nが短絡すると抵抗素子R
2a −R2nの各々は抵抗R2と並列となる。
スイッチ手段S2a −82nは、第2の振幅制御スイ
ッチング手段(AC8M)32 の一部を構成し、デー
タ入力端子32aにおけるデジタル制御信号vbのデー
タに従って夫々開放または閉成位置に設定される。
ッチング手段(AC8M)32 の一部を構成し、デー
タ入力端子32aにおけるデジタル制御信号vbのデー
タに従って夫々開放または閉成位置に設定される。
複数の別な抵抗素子Rsa ”’ Rsnの一端が、同
様に複数め個々に制御できる別なスイッチ手段S3a
−83nの関連する一方の端子に夫々接続されている。
様に複数め個々に制御できる別なスイッチ手段S3a
−83nの関連する一方の端子に夫々接続されている。
直列接続された抵抗−スイッチ回路の各々は、抵抗R
5と並列に接続されている。 スイッチ手段83a −
83nの各々は、第3の振幅制御スイッチング手段(A
C8M)34の一部を構成し。
5と並列に接続されている。 スイッチ手段83a −
83nの各々は、第3の振幅制御スイッチング手段(A
C8M)34の一部を構成し。
制御入力端子34aKおける第3のデジタル情報信号■
。K言まれたデータに従って個々に制御される。
。K言まれたデータに従って個々に制御される。
、デジタル制御信号V、、 vb、およびvoの各々は
、手動もしくは、マイクロコンピュータのようなプログ
ラマブル装置によって供給できる。 そして、実効抵抗
R;(演算増幅器の非反転入力端子22aと接地電位と
の間の等価抵抗)の大きさは、帰還抵抗R5(演算増幅
器の反転入力端子22bと出力端子22Cとの間の等価
抵抗)およびプログラムによって可変の抵抗R:(演算
増幅器の反転入力端子22bと接地電位との間の等価抵
抗)の大きさを、夫々変えることができるのと同様に変
えることが出来る。 抵抗R1およびRS uプログラ
ムによって制御できる第2の抵抗分圧器36を形成し、
その入力は出力端子22Cに接続され、その出力は反転
入力端子22bに接続されている。
、手動もしくは、マイクロコンピュータのようなプログ
ラマブル装置によって供給できる。 そして、実効抵抗
R;(演算増幅器の非反転入力端子22aと接地電位と
の間の等価抵抗)の大きさは、帰還抵抗R5(演算増幅
器の反転入力端子22bと出力端子22Cとの間の等価
抵抗)およびプログラムによって可変の抵抗R:(演算
増幅器の反転入力端子22bと接地電位との間の等価抵
抗)の大きさを、夫々変えることができるのと同様に変
えることが出来る。 抵抗R1およびRS uプログラ
ムによって制御できる第2の抵抗分圧器36を形成し、
その入力は出力端子22Cに接続され、その出力は反転
入力端子22bに接続されている。
そこで、制御回路の出力電圧V2は外=VOrrl(/
+(R;/R:)) X(R′2/R,+R,′2)
として与えられる。 もし、桓およびRSが同程度の
大きさであれば、抵抗R:の大きさを変えることによっ
て、発振器出力20aの信号の大きさよりも小さい値の
出力信号を出力端子iQa[得るようにすることができ
、一方、抵抗R(およびR1の値を調和して変化させる
ことによって、出力端子10aの出力信号の値を発振器
出力信号の大きさよシ大きい値あるいは等しい°値に設
定することができる。
+(R;/R:)) X(R′2/R,+R,′2)
として与えられる。 もし、桓およびRSが同程度の
大きさであれば、抵抗R:の大きさを変えることによっ
て、発振器出力20aの信号の大きさよりも小さい値の
出力信号を出力端子iQa[得るようにすることができ
、一方、抵抗R(およびR1の値を調和して変化させる
ことによって、出力端子10aの出力信号の値を発振器
出力信号の大きさよシ大きい値あるいは等しい°値に設
定することができる。
したがって、広範囲の出力信号振幅が、データ信号V3
.Vbおよび■。によってプログラム制御できる。 さ
らに、スイッチ手段82a −82nの関連するひとつ
を短絡することによって一連の最小出力振幅の内の選ば
れた1つを設定することができ、このとき出力ステップ
の大きさはスイッチ手段83a −83nおよび5la
−8inの一方又は両方によって制御できる。
.Vbおよび■。によってプログラム制御できる。 さ
らに、スイッチ手段82a −82nの関連するひとつ
を短絡することによって一連の最小出力振幅の内の選ば
れた1つを設定することができ、このとき出力ステップ
の大きさはスイッチ手段83a −83nおよび5la
−8inの一方又は両方によって制御できる。
こ\で第1aおよびlb図を参照すると、プログラム制
御可能なステップ状に可変の抵抗(第7図において等価
抵抗R; 、R,’およびR4によってあられされる並
列の組)の各々は、直列接続された」連の複数の抵抗R
1,−塊。より成る等価抵抗■′Lnと置き換えること
ができる。 抵抗R1,−I見。の間の接続点は、関連
する複数のスイッチ手段S。1−8Mの内の1つを閉じ
るによって共通線40に接続される。
御可能なステップ状に可変の抵抗(第7図において等価
抵抗R; 、R,’およびR4によってあられされる並
列の組)の各々は、直列接続された」連の複数の抵抗R
1,−塊。より成る等価抵抗■′Lnと置き換えること
ができる。 抵抗R1,−I見。の間の接続点は、関連
する複数のスイッチ手段S。1−8Mの内の1つを閉じ
るによって共通線40に接続される。
同様に1等価抵抗の各々は、一連の直列抵抗n八、 −
a;より成る等価抵抗堀によって置き換えることができ
る。 直列抵抗R,;、 −R′nnの間の一対の隣り
合う接続点け、関連する複数のスイッチ手段Sn、−8
mによって選択的に短絡される。。
a;より成る等価抵抗堀によって置き換えることができ
る。 直列抵抗R,;、 −R′nnの間の一対の隣り
合う接続点け、関連する複数のスイッチ手段Sn、−8
mによって選択的に短絡される。。
抵抗n、:、 R;、 n、;およびR: の各々の大
きさを制御して、これらの値をプログラムにより調整し
、振幅制御回路10の出力10aに所望の振幅を有した
発振器出力波形を供給するために、その他の多くの抵抗
スイッチング構成を使用することが可能である。 各ス
イッチ手段は、電気機械的。
きさを制御して、これらの値をプログラムにより調整し
、振幅制御回路10の出力10aに所望の振幅を有した
発振器出力波形を供給するために、その他の多くの抵抗
スイッチング構成を使用することが可能である。 各ス
イッチ手段は、電気機械的。
機械的あるいは電子的な性質のもので構成できる。
次に第、2aおよびJbaを参照する。 本発明の好ま
しい動作モードによれば、発振器手段20は方形波、す
なわち!Oチデューティサイクルの矩形波を発生する。
しい動作モードによれば、発振器手段20は方形波、す
なわち!Oチデューティサイクルの矩形波を発生する。
この方形波は1回路の出力端子10aに、たとえば、
正極性振幅+V8と負極性振幅−vxとの間で交互に変
わる第1ピーク・ピーク振幅を有した波形50としてあ
られれる。
正極性振幅+V8と負極性振幅−vxとの間で交互に変
わる第1ピーク・ピーク振幅を有した波形50としてあ
られれる。
伝達媒体11を介して伝送する際の減衰が無視できるも
のとすると、第2a図に示すように、波形50は変圧器
の巻線14aに一次電圧■、としてあられれる。
のとすると、第2a図に示すように、波形50は変圧器
の巻線14aに一次電圧■、としてあられれる。
二次巻線の周期的な波形を整流することによって、第、
2b図に示すように、可変レベル直流出力電圧波形51
(■o)が生じる。 この波形は、+V、 の大きさに
比例した初期レベル(これは。
2b図に示すように、可変レベル直流出力電圧波形51
(■o)が生じる。 この波形は、+V、 の大きさに
比例した初期レベル(これは。
薄暗く点灯可能なけい光ランプのような負荷を初期出力
レベルに制御できる)を有している。 デジタル信号v
3.■bおよびまたは■。を変更して、スイッチ手段S
la、−8inおよび53a −83nの内の適切なも
のを閉じることによって、端子10aでの制御回路出力
波形の大きさを変化し、例えば増加して、正極性の大き
さ+5と負極性の大きさ−5との間を交互に変わる一次
巻線電圧九の波形50′を供給することができる。 制
御回路の出力波形の増加した絶対値振幅に応じて、整流
波形51’(V)は、■アに比例した直流レベルを有し
ている。 ■、は■8よシ異なる1例えば■、より大き
いので、直流レベル51によって制御されていた照明負
荷の出力レベルと異なった他の出力レベルに照明負荷を
制御する。
レベルに制御できる)を有している。 デジタル信号v
3.■bおよびまたは■。を変更して、スイッチ手段S
la、−8inおよび53a −83nの内の適切なも
のを閉じることによって、端子10aでの制御回路出力
波形の大きさを変化し、例えば増加して、正極性の大き
さ+5と負極性の大きさ−5との間を交互に変わる一次
巻線電圧九の波形50′を供給することができる。 制
御回路の出力波形の増加した絶対値振幅に応じて、整流
波形51’(V)は、■アに比例した直流レベルを有し
ている。 ■、は■8よシ異なる1例えば■、より大き
いので、直流レベル51によって制御されていた照明負
荷の出力レベルと異なった他の出力レベルに照明負荷を
制御する。
次に、新しいデジタル指令信号(Va、vbおよび入に
対応)が与えられると、制御回路10のプログラム出力
電圧が再び変えられる。 例えば。
対応)が与えられると、制御回路10のプログラム出力
電圧が再び変えられる。 例えば。
出力波形50“(V)の大きさをピーク値十V2に減少
させて、制御信号の大きさVあるいは外によって設定さ
れた出力レベルとは異がる出力レベルに負荷を制御する
ことが出来る。
させて、制御信号の大きさVあるいは外によって設定さ
れた出力レベルとは異がる出力レベルに負荷を制御する
ことが出来る。
所定の値の抵抗R5に対して、抵抗R2a −R2n’
R2H−”5nおよびR4H−R4Hの数ならびに値
の両者を適当に選ぶことによって、多数の制御回路出力
波形の大きさくおよび同数の対応する直流電圧レベルV
。)を得ることができる。 等価抵抗R12’、 R1
’、およびR: を作る夫々の複数の抵抗の組の内、
いづれかの組を形成する抵抗の値を2進の倍率になるよ
うに使用すれば、デジタル制御に利用できる。
R2H−”5nおよびR4H−R4Hの数ならびに値
の両者を適当に選ぶことによって、多数の制御回路出力
波形の大きさくおよび同数の対応する直流電圧レベルV
。)を得ることができる。 等価抵抗R12’、 R1
’、およびR: を作る夫々の複数の抵抗の組の内、
いづれかの組を形成する抵抗の値を2進の倍率になるよ
うに使用すれば、デジタル制御に利用できる。
さらに固定抵抗R,,R2およびR3の値は、予定の最
小あるいは最大の制御回路出力波形信号レベルを得るよ
うに選択できる。 このレベルは、特定の用途での要望
に応じて1発振器出力20aでの波形のほぼ一定の大き
さよりも、小さいか1等い・か、あるいは大きいレベル
にすることができる。 このことは、振幅制御スイッチ
手段30゜32および/=またFi34が、たとえば、
マイクロコンピュータ等のプログラム装置と直接に連絡
している場合に特に重要である。 なんらかの理由でプ
ログラム装置が、制御回路10に対し振幅制御信号V8
.V、およびηを供給し損った場合、予定の最小あるい
は最大の出力波形振幅が保持される(この振幅は、たと
えば、プログラム装置の故障の際に最小あるいは最大負
荷出力レベルを決めるのに利用できる)。
小あるいは最大の制御回路出力波形信号レベルを得るよ
うに選択できる。 このレベルは、特定の用途での要望
に応じて1発振器出力20aでの波形のほぼ一定の大き
さよりも、小さいか1等い・か、あるいは大きいレベル
にすることができる。 このことは、振幅制御スイッチ
手段30゜32および/=またFi34が、たとえば、
マイクロコンピュータ等のプログラム装置と直接に連絡
している場合に特に重要である。 なんらかの理由でプ
ログラム装置が、制御回路10に対し振幅制御信号V8
.V、およびηを供給し損った場合、予定の最小あるい
は最大の出力波形振幅が保持される(この振幅は、たと
えば、プログラム装置の故障の際に最小あるいは最大負
荷出力レベルを決めるのに利用できる)。
希望によっては、振幅制御スイッチング手段30、32
および34のいづれかを省き、関連したスイッチ手段を
手動スイッチに代えることができる。 この場合、最小
およびまたは最大の回路出力波形の大きさは現場で選択
可能である。 残りの振幅制御スイッチング手段はプロ
グラムによシ、手動で選択された最小および/または最
大の太きさにより設定された範囲内で、出力信号の大き
さを選択するのに使用される。
および34のいづれかを省き、関連したスイッチ手段を
手動スイッチに代えることができる。 この場合、最小
およびまたは最大の回路出力波形の大きさは現場で選択
可能である。 残りの振幅制御スイッチング手段はプロ
グラムによシ、手動で選択された最小および/または最
大の太きさにより設定された範囲内で、出力信号の大き
さを選択するのに使用される。
レベル間の変化又は移行、たとえば、出力レベル51か
ら一層大きなレベル51′への移行、するいは次のレベ
ル51’への移行(第2b図)はがなり急な変化である
。 マイクロコンピュータのデータ出力によって設定さ
れた通りに端子10aの制御回路波形の大きさに応じて
、安定器及びランプの組合せの光出力レベルが制御され
る場合には、比較的少ない数、たとえば/乙の個別の振
幅レベルを使用することが有利である。
ら一層大きなレベル51′への移行、するいは次のレベ
ル51’への移行(第2b図)はがなり急な変化である
。 マイクロコンピュータのデータ出力によって設定さ
れた通りに端子10aの制御回路波形の大きさに応じて
、安定器及びランプの組合せの光出力レベルが制御され
る場合には、比較的少ない数、たとえば/乙の個別の振
幅レベルを使用することが有利である。
しかしながら、このようなプログラマブル照明システム
によって制御される地域内に居る人にとって、中央制御
器による照明レベル調整の通りに照明のレベルが急速に
/っのレベルから他のレベルに変化するのはしばしば気
になることがある。
によって制御される地域内に居る人にとって、中央制御
器による照明レベル調整の通りに照明のレベルが急速に
/っのレベルから他のレベルに変化するのはしばしば気
になることがある。
しだがって、制御回路10を、異なった照明レベル間の
変化を遅くし充分ゆっくシした速度で生じさせて、この
照明の変化が容易に識別できないよううに動作させるこ
とが望ましい。 このようなゆっくりした変化又は移行
はエネルギ蓄積キャパシタ16の値を増加することによ
って表し得るが、大きなキャパシタを使用することはコ
ストの点から望ましくないのみならず、たとえば照明負
荷を急速に全出力、レベルにターンオンし又は急速にゼ
ロ出力レベル′にターンオフするときの様な所望の出力
レベルの急速な変化を生じさせる能力がかなり減少する
。
変化を遅くし充分ゆっくシした速度で生じさせて、この
照明の変化が容易に識別できないよううに動作させるこ
とが望ましい。 このようなゆっくりした変化又は移行
はエネルギ蓄積キャパシタ16の値を増加することによ
って表し得るが、大きなキャパシタを使用することはコ
ストの点から望ましくないのみならず、たとえば照明負
荷を急速に全出力、レベルにターンオンし又は急速にゼ
ロ出力レベル′にターンオフするときの様な所望の出力
レベルの急速な変化を生じさせる能力がかなり減少する
。
第33および3b図に示されるように、プログラマブル
信号振幅制御回路10は、出力信号の大きさをプログラ
ムされた態様で変え、同時に対応する直流アナログレベ
ルV。の大きさの急激な移行をなくす様に動作できる。
信号振幅制御回路10は、出力信号の大きさをプログラ
ムされた態様で変え、同時に対応する直流アナログレベ
ルV。の大きさの急激な移行をなくす様に動作できる。
この好ましい動作方法においては、制御回路波形の振
幅が、現在使用しているレベル(初期レベル)と次の指
令された(最終あるいは所望)レベルとの間を、r波キ
ャパシタ16と負荷抵抗18の値によって決まる回路1
20時定数よりも大きい速度で変化するようになされる
。
幅が、現在使用しているレベル(初期レベル)と次の指
令された(最終あるいは所望)レベルとの間を、r波キ
ャパシタ16と負荷抵抗18の値によって決まる回路1
20時定数よりも大きい速度で変化するようになされる
。
発振器20の周波数が上記時定数の逆数より ゛
もかなり大きい場合、一定の期間T内に於ける初期およ
び最終レベルの各々の持続時間が徐々゛に変化すること
により、負荷回路の出力電圧V。が徐々に滑らかに変化
する。
もかなり大きい場合、一定の期間T内に於ける初期およ
び最終レベルの各々の持続時間が徐々゛に変化すること
により、負荷回路の出力電圧V。が徐々に滑らかに変化
する。
゛ さらに詳しく述べると、発振器2oの周波数が負
荷の時定数の逆数の約−倍である(第3a図参照)と仮
定すると、各レベルでの波形サイクル数(たとえばjo
Oす、イクノし/レベル)は/サイクル毎の基準で(第
7図の端子10aにて)制御されて、初期レベルのNサ
イクルを有した初期期間TAから、夫々最終レベルの最
初のN−M(ここでMは順次/からN−/に変化する)
サイクルとそれに続く初期レベルのMサイクルとからな
るN−/個の期間を経て、全て最終レベルのNサイクル
からなる最終期間まで徐々に変えられる。 その後、振
幅は/サイクル毎の基準で制御されず、制御回路の出力
波形は最終レベルにとどまる。。
荷の時定数の逆数の約−倍である(第3a図参照)と仮
定すると、各レベルでの波形サイクル数(たとえばjo
Oす、イクノし/レベル)は/サイクル毎の基準で(第
7図の端子10aにて)制御されて、初期レベルのNサ
イクルを有した初期期間TAから、夫々最終レベルの最
初のN−M(ここでMは順次/からN−/に変化する)
サイクルとそれに続く初期レベルのMサイクルとからな
るN−/個の期間を経て、全て最終レベルのNサイクル
からなる最終期間まで徐々に変えられる。 その後、振
幅は/サイクル毎の基準で制御されず、制御回路の出力
波形は最終レベルにとどまる。。
例えば、ゼロ番目の期間T。の開始前に、制御器のマイ
クロコンピュータ(図示せず)が出力アナログ電圧を第
1のレベル■jから第2のレベルvkに徐・々に変化す
るように命令を受け、デジタル制御信号v3.Vt)お
よびV。が初期のV、レベルの直流アナログ出力レベル
を供給するに必要な値に一定されたとすると、制御回路
の出力変圧器の/次巻線電圧波形Vがレベル+V、と一
■、との間を交互に変化する。 N個の発振波形サイク
ルを含む期間Toの間、種々の振幅制御スイッチング手
段30゜32.34に与えられたデジタル指令υ、出力
波形振幅を初期レベル±V、にl定しつづける。
クロコンピュータ(図示せず)が出力アナログ電圧を第
1のレベル■jから第2のレベルvkに徐・々に変化す
るように命令を受け、デジタル制御信号v3.Vt)お
よびV。が初期のV、レベルの直流アナログ出力レベル
を供給するに必要な値に一定されたとすると、制御回路
の出力変圧器の/次巻線電圧波形Vがレベル+V、と一
■、との間を交互に変化する。 N個の発振波形サイク
ルを含む期間Toの間、種々の振幅制御スイッチング手
段30゜32.34に与えられたデジタル指令υ、出力
波形振幅を初期レベル±V、にl定しつづける。
次に続く(第1の)期間TAに於て、振幅制御スイッチ
ング手段のデジタル入力信号va、vt)およびVがマ
イクロコンピュータによって変更されるに とにより、この期間TA中の最初の7サイクルの発振波
形がピーク振幅子Vkおよび−vkを有して伝達され、
最終出力レベル外を得る。第1の期間T′A−の内の残
りのN−/サイクル、たとえば(例示するシステムにお
いて各期間中にN−400の発振波形のサイクルを有し
ている場合)グ99サイクルは、デジタル制御信号v3
.vbおよびηを初期の信号振幅の適当な値に戻すこと
により、前の(初期)レベルで夫々伝達される。
ング手段のデジタル入力信号va、vt)およびVがマ
イクロコンピュータによって変更されるに とにより、この期間TA中の最初の7サイクルの発振波
形がピーク振幅子Vkおよび−vkを有して伝達され、
最終出力レベル外を得る。第1の期間T′A−の内の残
りのN−/サイクル、たとえば(例示するシステムにお
いて各期間中にN−400の発振波形のサイクルを有し
ている場合)グ99サイクルは、デジタル制御信号v3
.vbおよびηを初期の信号振幅の適当な値に戻すこと
により、前の(初期)レベルで夫々伝達される。
次の(第一の)期間TBにおいては、Nサイクルの内の
最初の2サイクルの発振波形が、最終出力値に割当てら
れた振幅で伝達され、残りのN−,2サイクル(上側に
おいてはり?!サイクル)は初期の振幅で伝達される。
最初の2サイクルの発振波形が、最終出力値に割当てら
れた振幅で伝達され、残りのN−,2サイクル(上側に
おいてはり?!サイクル)は初期の振幅で伝達される。
同様に、すぐ次に続く期間T。の間、最初の3サイク
ルは最終値振幅で伝達され、残りのN−3サイクル(上
側においてはグ97サイクル)は初期振幅で伝達される
。
ルは最終値振幅で伝達され、残りのN−3サイクル(上
側においてはグ97サイクル)は初期振幅で伝達される
。
各期間において最終値振幅で伝達される最初の波形のサ
イクル数は、各期間毎に7つずつ増え、初期値振幅で伝
達される残りのサイクル数は、各期間毎に1つずつ減る
。 このようにして、最後のひとつ前の期間TN、にお
いては、最初のN−/サイ・クル(上側においてはグタ
タサイクル)が最終値振幅で伝達され、最後の/サイク
ルが初期値振幅で伝達され、そして、最後の期間TNに
おいては、Nサイクル全部が最終値振幅で伝達される。
イクル数は、各期間毎に7つずつ増え、初期値振幅で伝
達される残りのサイクル数は、各期間毎に1つずつ減る
。 このようにして、最後のひとつ前の期間TN、にお
いては、最初のN−/サイ・クル(上側においてはグタ
タサイクル)が最終値振幅で伝達され、最後の/サイク
ルが初期値振幅で伝達され、そして、最後の期間TNに
おいては、Nサイクル全部が最終値振幅で伝達される。
その後、すべてのサイクルは最終値振幅で伝達され、+
vkおよび−vkのレベル間を交互に変わる。 このよ
うに初期値■、から最終値vkへの変化は、N個の期間
を経て起こり、各期間で最初のMサイクルは最終値振幅
で伝達され、続く(N−M)サイクルは初期値振幅で伝
達される。ここでMは/の値より始まり、各期間毎に7
つずつ増え、最終的にはMはNに等しくなる。 変化に
要する発振器の全サイクル数は、N2すなわち上側にお
いてLψθOサイクルである。
vkおよび−vkのレベル間を交互に変わる。 このよ
うに初期値■、から最終値vkへの変化は、N個の期間
を経て起こり、各期間で最初のMサイクルは最終値振幅
で伝達され、続く(N−M)サイクルは初期値振幅で伝
達される。ここでMは/の値より始まり、各期間毎に7
つずつ増え、最終的にはMはNに等しくなる。 変化に
要する発振器の全サイクル数は、N2すなわち上側にお
いてLψθOサイクルである。
整流した直流アナログ電圧V。は、第3b図に示される
ように、期間T。において初期値Vjを有する。 次の
期間−において、振幅の大きい最初のパルスは蓄積キャ
パシタ16を、初期値と関連した若干小さい振幅の波形
よりも大きい値まで充電する。 蓄積キャパシタ16の
放電時定数は、制御回路の端子10aでの波形の/サイ
クルの時間よりもはるかに大きいので、キャパシタ16
に蓄積されたこの余分のエネルギは続<N−/サイクル
の間初期値に蓄積されるエネルギに加わることとなり、
期間TAでの出力レベル71は、出力レベル70よりも
少し大きくなる。 次いで期間TBの間はさらにキャパ
シタ16が充電され、その電圧が少し上がり、関連する
出力電圧72は前のレベル71よしも少し大きくなる。
ように、期間T。において初期値Vjを有する。 次の
期間−において、振幅の大きい最初のパルスは蓄積キャ
パシタ16を、初期値と関連した若干小さい振幅の波形
よりも大きい値まで充電する。 蓄積キャパシタ16の
放電時定数は、制御回路の端子10aでの波形の/サイ
クルの時間よりもはるかに大きいので、キャパシタ16
に蓄積されたこの余分のエネルギは続<N−/サイクル
の間初期値に蓄積されるエネルギに加わることとなり、
期間TAでの出力レベル71は、出力レベル70よりも
少し大きくなる。 次いで期間TBの間はさらにキャパ
シタ16が充電され、その電圧が少し上がり、関連する
出力電圧72は前のレベル71よしも少し大きくなる。
第3の期間T。
の間、最終値振幅を持つ最初の3サイクルにより、出力
電圧V。が再び前のレベル72よりも少し大きいレベル
73を持つようになる。
電圧V。が再び前のレベル72よりも少し大きいレベル
73を持つようになる。
このようにして、最後から1つ前の期間TN−1におい
では、N−/サイクルの最終値レベル波形により、すぐ
前のレベルより少し異なった(例えば大きくなった)出
力レベル75が得られ、この出力レベル75は大きさv
kの最終レベルに近づいている。
では、N−/サイクルの最終値レベル波形により、すぐ
前のレベルより少し異なった(例えば大きくなった)出
力レベル75が得られ、この出力レベル75は大きさv
kの最終レベルに近づいている。
この最終レベルは、制御回路波形のNサイクルすべてが
、振幅偏移の過程での最後の期間Tえにおいて最終値の
大きさを持つことにより得られる。このように、初期の
出力レベルの大きさ70と最終出力レベルの大きさ76
との間に急な立上がシがなく、出力の大きさはその間で
徐々に変化する。
、振幅偏移の過程での最後の期間Tえにおいて最終値の
大きさを持つことにより得られる。このように、初期の
出力レベルの大きさ70と最終出力レベルの大きさ76
との間に急な立上がシがなく、出力の大きさはその間で
徐々に変化する。
最終値振幅の波形サイクルは関連した期間の最初に起こ
る必要はなく、また、7つの期間内に於ける最終値振幅
の波形サイクル数Mは各期間毎に7個ずつ増える必要は
ないことは理解されよう。
る必要はなく、また、7つの期間内に於ける最終値振幅
の波形サイクル数Mは各期間毎に7個ずつ増える必要は
ないことは理解されよう。
むしろ、希望によっては、Mを以上の係数にずつ八
増やすことができ、これに対応して期間の数Nをこの係
数にだけ減らすことができる。 たとえば、もしN=3
0θでに=2であるとすると、用いられる(各々N=3
θ0サイクルの)期間の数はN’=730である。 即
ち、最初の期間は、最終値振幅のに=、2サイクルと初
期値振幅の(N−K)=、29Fサイクルであり、次の
期間は最終値振幅の2に= ¥サイクルで始まり、初期
値振幅の(N−,2K)=、29gサイクルに続き、第
3の期間は最終値振幅の3に=1.サイクルで始まり、
初期値振幅の29グサイクルに続き、以下同様に続く。
数にだけ減らすことができる。 たとえば、もしN=3
0θでに=2であるとすると、用いられる(各々N=3
θ0サイクルの)期間の数はN’=730である。 即
ち、最初の期間は、最終値振幅のに=、2サイクルと初
期値振幅の(N−K)=、29Fサイクルであり、次の
期間は最終値振幅の2に= ¥サイクルで始まり、初期
値振幅の(N−,2K)=、29gサイクルに続き、第
3の期間は最終値振幅の3に=1.サイクルで始まり、
初期値振幅の29グサイクルに続き、以下同様に続く。
期間の数Nをゼロに設定することによって、照明負荷を
初期の大きさのレベルから所望の最終レベルに急激に変
化させることができ、このとき回路の出力波形の振幅は
、初期レベルの連続したサイクルから最終レベルの連続
したレベルへと倉に変化する。
初期の大きさのレベルから所望の最終レベルに急激に変
化させることができ、このとき回路の出力波形の振幅は
、初期レベルの連続したサイクルから最終レベルの連続
したレベルへと倉に変化する。
第3bおよび30図を参照すると、第2b図又は第3b
図に示すような直流アナログ電圧V。
図に示すような直流アナログ電圧V。
の変化は、(第7図の)端子10aでの波形の振幅を変
える以外にその信号特性を変えることによっても得るこ
とができる。 特に、第3C図に示すように、デユーテ
ィサイクル変調あるいはパルス幅変調信号を使用するこ
とができる。 この波形は、略一定の振幅V、のピーク
電圧を有している。
える以外にその信号特性を変えることによっても得るこ
とができる。 特に、第3C図に示すように、デユーテ
ィサイクル変調あるいはパルス幅変調信号を使用するこ
とができる。 この波形は、略一定の振幅V、のピーク
電圧を有している。
最初の期間T。の間、Nサイクルのすべての波形は50
%デユーティサイクルを有した方形波として送られる。
%デユーティサイクルを有した方形波として送られる。
その後、各期間Tにおいて、非対称形状したがって!
θ%以上のデユーティサイクルを持つ最初のサイクルの
数を順次増加して伝送する。
θ%以上のデユーティサイクルを持つ最初のサイクルの
数を順次増加して伝送する。
すなわち、期間TAにおいて伝達される最初の第1のサ
イクル1′は正の半サイクルがjOチ以上のデユーティ
サイクルを得るように変調され、そして残りの(N−/
)サイクルの発振波形ははソ方形波として伝達される。
イクル1′は正の半サイクルがjOチ以上のデユーティ
サイクルを得るように変調され、そして残りの(N−/
)サイクルの発振波形ははソ方形波として伝達される。
同様に期間TBにおいて、最初の発振波形の2サイク
ル2′は、!Oチ以上のデユーティサイクルを持つパル
ス変調波形として伝達され、残りのN−2サイクルは初
期値の方形波として伝達される。
ル2′は、!Oチ以上のデユーティサイクルを持つパル
ス変調波形として伝達され、残りのN−2サイクルは初
期値の方形波として伝達される。
後に続く期間TC・・・TN−4において、順次増加す
る最初のサイクル、たとえば3・・・N−/サイクルは
、50%以上のデユーティサイクルを有したパルス変調
波として送られ、残りの、サイクル、たとえば、N−3
・・・/サイクルははソ方形波として送られる。 最終
的に、最後の期間T、iにおいては、Nサイクルすべて
が50%でないデユーティサイクルC30%以上のデユ
ーティサイクル)で送られる。
る最初のサイクル、たとえば3・・・N−/サイクルは
、50%以上のデユーティサイクルを有したパルス変調
波として送られ、残りの、サイクル、たとえば、N−3
・・・/サイクルははソ方形波として送られる。 最終
的に、最後の期間T、iにおいては、Nサイクルすべて
が50%でないデユーティサイクルC30%以上のデユ
ーティサイクル)で送られる。
従って、負荷インターフェイス回路12において第3C
図の波形を整流すると第3b図に示す出力波形が得られ
る。 各々の出力レベルは、パルス変調あるいはデユー
ティサイクル変調した一定振幅波形の異なったデユーテ
ィサイクルに対応している。 初期値に対応するデユー
ティサイクルも、最終値に対応するデユーティサイクル
もともに、はソ方形波、すなわち50%デユーティサイ
クルである必要はない。
図の波形を整流すると第3b図に示す出力波形が得られ
る。 各々の出力レベルは、パルス変調あるいはデユー
ティサイクル変調した一定振幅波形の異なったデユーテ
ィサイクルに対応している。 初期値に対応するデユー
ティサイクルも、最終値に対応するデユーティサイクル
もともに、はソ方形波、すなわち50%デユーティサイ
クルである必要はない。
第9図を参照すると、個別(すなわち[ハードワイアー
ド(hard −wired)J )論理回路10′が
、第3aおよび第3b図に例示した出力信号レベルの緩
やかな変化を得るために、装置10の一部として例示さ
れている。 ここでは、マイクロコンピュータ等が、前
述した方法を実行するために利用できないシステムの場
合であって、レジスタやカウンタのような、発振器手段
の出力波形のサイクル数を制御するのに必要な手段を設
けて、各サイクル毎に端子10aに初期および最終出力
振幅の各々が得られるようにしまた各期間において、緩
やかな変化を得るために必要な初期および最終の多数の
サイクルの組みが含まれるように子る。
ド(hard −wired)J )論理回路10′が
、第3aおよび第3b図に例示した出力信号レベルの緩
やかな変化を得るために、装置10の一部として例示さ
れている。 ここでは、マイクロコンピュータ等が、前
述した方法を実行するために利用できないシステムの場
合であって、レジスタやカウンタのような、発振器手段
の出力波形のサイクル数を制御するのに必要な手段を設
けて、各サイクル毎に端子10aに初期および最終出力
振幅の各々が得られるようにしまた各期間において、緩
やかな変化を得るために必要な初期および最終の多数の
サイクルの組みが含まれるように子る。
制御回路10′は、2人力ナンド・ゲート80を含み、
その第7の入力ははソ一定の出力振幅および周波数の波
形を発振器手段20’から受は取る。
その第7の入力ははソ一定の出力振幅および周波数の波
形を発振器手段20’から受は取る。
ゲート80の残りの入力は、第1のフリップフロップ論
理素子82のQ出力に接続されている。スタート入力線
84は、フリップフロップ82のクリア入力CLRに接
続され、さらに一対の2人力オア・ゲート86および8
8のそれぞれの一方の入力と、JKフリップフロップ9
0のクロック入力Cとに接続されている。
理素子82のQ出力に接続されている。スタート入力線
84は、フリップフロップ82のクリア入力CLRに接
続され、さらに一対の2人力オア・ゲート86および8
8のそれぞれの一方の入力と、JKフリップフロップ9
0のクロック入力Cとに接続されている。
フリップフロップ90の入力におよびJが正の論理動作
雷1位十Vに接続されてフリップフロップ90はトグル
形フリップフロップとして動作し、クロック入力Cに論
理ゼロレベルが加えられる度毎にQおよびQ出力の2進
レベル状態を交互に変える。 ナンド・ゲート80の出
力とオア・ゲート86の出力とは第1のカウンタ92の
クロック入力Cとクリア入力CLRとに夫々接続されて
いる。
雷1位十Vに接続されてフリップフロップ90はトグル
形フリップフロップとして動作し、クロック入力Cに論
理ゼロレベルが加えられる度毎にQおよびQ出力の2進
レベル状態を交互に変える。 ナンド・ゲート80の出
力とオア・ゲート86の出力とは第1のカウンタ92の
クロック入力Cとクリア入力CLRとに夫々接続されて
いる。
第20カウンタ94は、そのクロック入力がオア・ゲー
ト86の残りの入力と、インバータ96の出力に接続さ
れている。 別のインバータ98の出力が、オア・ゲー
ト88の残りの入力と、第1のフリップフロップ82の
クロック人力Cに接続されている。
ト86の残りの入力と、インバータ96の出力に接続さ
れている。 別のインバータ98の出力が、オア・ゲー
ト88の残りの入力と、第1のフリップフロップ82の
クロック人力Cに接続されている。
第1のカウンタ92は、初期のあるいは「古い」振幅レ
ベルで伝達される発振器波形パルスの数を計数するのに
用いられ、他方筒コのカウンタ94は、最後のあるいは
「新しい」レベルで伝達される発振器波形パルスの数を
計数するのに用いられている。
ベルで伝達される発振器波形パルスの数を計数するのに
用いられ、他方筒コのカウンタ94は、最後のあるいは
「新しい」レベルで伝達される発振器波形パルスの数を
計数するのに用いられている。
カウンタ92および94は、とピットコ進カウンタであ
って、最初の7つの連続したλ進カウンタ段は夫々2と
ット・デジタル比較器100の夫夫の入力AおよびBに
母線を介して接続されている。 カウンタ92および9
4のとビット目の出力は、夫々、対応するインバータ9
6および98の入力に接続されている。
って、最初の7つの連続したλ進カウンタ段は夫々2と
ット・デジタル比較器100の夫夫の入力AおよびBに
母線を介して接続されている。 カウンタ92および9
4のとビット目の出力は、夫々、対応するインバータ9
6および98の入力に接続されている。
比較器の出力100aが2人力オア・ゲート102の一
方の入力に接続され、他方の入力はフリップフロップ8
2のQ出力に接続されている。ゲート102の出力は一
対の排他的オア・ゲート104および106の各々の一
方の人、力に並列に接続されている。 ゲート104の
他方の入力はフリップフロップ90のQ出力に接続され
、ゲート106の他方の入力はフリップフロップ90の
Q出力に接続されている。
方の入力に接続され、他方の入力はフリップフロップ8
2のQ出力に接続されている。ゲート102の出力は一
対の排他的オア・ゲート104および106の各々の一
方の人、力に並列に接続されている。 ゲート104の
他方の入力はフリップフロップ90のQ出力に接続され
、ゲート106の他方の入力はフリップフロップ90の
Q出力に接続されている。
単一の振幅制御スイッチング手段30 (第1図)は一
対のデータ・ラッチ30aおよび30bを有し、各々の
ラッチはフリップフロップ90のQおよびQ出力に接続
されたクロック人力Cを有している。
対のデータ・ラッチ30aおよび30bを有し、各々の
ラッチはフリップフロップ90のQおよびQ出力に接続
されたクロック人力Cを有している。
ラッチ30aおよび301)は、そのクロック入力の波
形の立上りに応答して入力データを記憶するタイプのも
のであるが、この記憶されたデータを、論理ゼロのレベ
ルが各々のラッチ回路の出力付勢入力OEに供給される
までは、データ出力DO−D3 K供給しない。 ラッ
チ30aおよび30bの出力付勢入力OEは、夫々排他
的オア・ゲート104あるいは106の出力に接続され
ている。
形の立上りに応答して入力データを記憶するタイプのも
のであるが、この記憶されたデータを、論理ゼロのレベ
ルが各々のラッチ回路の出力付勢入力OEに供給される
までは、データ出力DO−D3 K供給しない。 ラッ
チ30aおよび30bの出力付勢入力OEは、夫々排他
的オア・ゲート104あるいは106の出力に接続され
ている。
端子220′ での出力信号振幅は、帰還分圧抵抗R
4(抵抗R4a、R4b、R4c、R4dの並列組合せ
よりなる)の値を変えることによって制御される。
4(抵抗R4a、R4b、R4c、R4dの並列組合せ
よりなる)の値を変えることによって制御される。
従って、ラッチ30aおよび30bは、各々、クビット
Φデータ・ラッチであり、夫々のグビット入力がグビッ
ト幅のデータ入力母線に接続され、夫々の出力Do−D
3の内の同じ記号を持つ出力が演算の内の関連する7つ
の抵抗の端子に並然に夫々接ドされている。 すなわち
、第1および第2のデータ・ラッチの出力DOが、演算
増幅器22′側とは反対側の、抵抗R4aの端子に並列
に接続され、同様に出力D1.D2およびD3が関連す
る抵抗R4b、R4oおよびR4dに対し並列接続され
ている。
Φデータ・ラッチであり、夫々のグビット入力がグビッ
ト幅のデータ入力母線に接続され、夫々の出力Do−D
3の内の同じ記号を持つ出力が演算の内の関連する7つ
の抵抗の端子に並然に夫々接ドされている。 すなわち
、第1および第2のデータ・ラッチの出力DOが、演算
増幅器22′側とは反対側の、抵抗R4aの端子に並列
に接続され、同様に出力D1.D2およびD3が関連す
る抵抗R4b、R4oおよびR4dに対し並列接続され
ている。
動作において、第2のフリップフロップ90のQおよび
Q出力が夫々論理1およびゼロのレベルであり、第1の
ラッチ30aが初期あるいは「現在、jレベルのデータ
を出力Do−D3に有していると仮定する。 すなわち
、第1のラッチの各々のデータ出力は、論理ゼロの接地
レベルか論理1の開放レベルかであり、従って増幅器2
2′の利得を設定する。 発振器20からの信号振幅が
略一定であるので、増幅器22の出力の信号の大きさは
該利得によって決定される。 端子22e’に接続され
た負荷は、「現在レベル」の演算増幅器出力波形を受は
取り、従って該出力波形に対応して負荷の出力レベルが
設定される。
Q出力が夫々論理1およびゼロのレベルであり、第1の
ラッチ30aが初期あるいは「現在、jレベルのデータ
を出力Do−D3に有していると仮定する。 すなわち
、第1のラッチの各々のデータ出力は、論理ゼロの接地
レベルか論理1の開放レベルかであり、従って増幅器2
2′の利得を設定する。 発振器20からの信号振幅が
略一定であるので、増幅器22の出力の信号の大きさは
該利得によって決定される。 端子22e’に接続され
た負荷は、「現在レベル」の演算増幅器出力波形を受は
取り、従って該出力波形に対応して負荷の出力レベルが
設定される。
最終のあるいは「新しい」レベルのグピット・データが
データ入力母線に供給されるが、これらデータ・ビット
が単に入力母線上に現われても必ずしも各々のラッチに
クロックにより入力されるわけではない。 緩やかなレ
ベル変化を開鴨しようとする時は、通常論理1のレベル
にあるスタート線84に、制御器によって論理ゼロのパ
ルスが供給される。 このスタート・パルスは、第1の
フリップフロップ82をクリア又はリセットして、Qお
よびQ出力を夫々論理ゼロおよび論理1のレベルにする
。 スタート・パルスは各オア・ゲート86.88を介
して伝達され、第7および第2のカウンタ92.94を
夫々ゼロのカウントにリセットする、即ち出力Bl−B
8のすべての出力ビットを論理ゼロのレベルにする。
スタート・パルスはまた第2フリツプフロツプ90を切
換えて、そのQおよびQ出力のレベルを反転させる。
フリップフロップ90のQ出力に論理ルベルが現わ゛れ
ると、第2のラッチ30bクロック人力Cに必要な立上
りを供給し、グビットの新しいレベルのデータを第2の
ラッチ30bにクロック入力する。
データ入力母線に供給されるが、これらデータ・ビット
が単に入力母線上に現われても必ずしも各々のラッチに
クロックにより入力されるわけではない。 緩やかなレ
ベル変化を開鴨しようとする時は、通常論理1のレベル
にあるスタート線84に、制御器によって論理ゼロのパ
ルスが供給される。 このスタート・パルスは、第1の
フリップフロップ82をクリア又はリセットして、Qお
よびQ出力を夫々論理ゼロおよび論理1のレベルにする
。 スタート・パルスは各オア・ゲート86.88を介
して伝達され、第7および第2のカウンタ92.94を
夫々ゼロのカウントにリセットする、即ち出力Bl−B
8のすべての出力ビットを論理ゼロのレベルにする。
スタート・パルスはまた第2フリツプフロツプ90を切
換えて、そのQおよびQ出力のレベルを反転させる。
フリップフロップ90のQ出力に論理ルベルが現わ゛れ
ると、第2のラッチ30bクロック人力Cに必要な立上
りを供給し、グビットの新しいレベルのデータを第2の
ラッチ30bにクロック入力する。
このように、第1のラッチ30aは、グビットの現在レ
ベルのデータを記憶し、第2のラッチ30bは、グビッ
トの新しいレベルデータを記憶する。
ベルのデータを記憶し、第2のラッチ30bは、グビッ
トの新しいレベルデータを記憶する。
第1のフリップフロップ82のQ出力に論理ルベルが存
在すると、発振器波形はゲート80を介して第1のカウ
ンタ92のクロック人力Cに伝達される。 カウンタ9
2はその内部カウントを増加し始め、そのカウントは7
ビツト幅の出力母線によって比較器人力Aに供給される
。 第20カウンタ94はリセットされてから未だ計数
していないので、比較器の7ビツトのデータ人力Bはデ
ジタル値ゼロに留まっており、このため人力Aは入力B
より大きいので、比較器の出力100aは論理ゼロのレ
ベルである。
在すると、発振器波形はゲート80を介して第1のカウ
ンタ92のクロック人力Cに伝達される。 カウンタ9
2はその内部カウントを増加し始め、そのカウントは7
ビツト幅の出力母線によって比較器人力Aに供給される
。 第20カウンタ94はリセットされてから未だ計数
していないので、比較器の7ビツトのデータ人力Bはデ
ジタル値ゼロに留まっており、このため人力Aは入力B
より大きいので、比較器の出力100aは論理ゼロのレ
ベルである。
ゲート102の両方の入力は論理ゼロのレベルであるの
で、このゲートの出力はゲート104および106に論
理ゼロのレベルを供給する。 ゲート106の出力は、
論理1の状態であって第2のラッチのデータ出力を付勢
しない。 ゲート104の出力は論理ゼロの状態である
ので、第7のラッチの出力を付勢し、このため現在レベ
ルのデータが抵抗R4′に供給されて、「現在」レベル
振幅の波形が増幅器出力22c’に生じる。
で、このゲートの出力はゲート104および106に論
理ゼロのレベルを供給する。 ゲート106の出力は、
論理1の状態であって第2のラッチのデータ出力を付勢
しない。 ゲート104の出力は論理ゼロの状態である
ので、第7のラッチの出力を付勢し、このため現在レベ
ルのデータが抵抗R4′に供給されて、「現在」レベル
振幅の波形が増幅器出力22c’に生じる。
この状態は、第1のカウンタ92が発振器手段20′の
出力波形の初めの727サイクルを計数する間維持され
ている。 72と番目のサイクルにおいて、第1のカウ
ンタ92の出力Bl−BYは論理ゼロのレベルに戻り、
出力B8は論理1のレベルになる。 インバータ96は
そこで第2のカウンタ94のクロック人力Cに論理ゼロ
のレベルを供給しくそれまでゼロであった)カウントを
増加する。 これと同時に、インバータ出力の論理ゼロ
のレベルはゲート86を介して第1のカウンタ92のク
リア人力CLRに印加され、出力B8の論理ルベルをク
リアし、第1のカウンタ92が2回目の計数サイクル(
同様の/12とサイクルの計数サイクル、その間緩かな
変化が起る)を行える状態にする。
出力波形の初めの727サイクルを計数する間維持され
ている。 72と番目のサイクルにおいて、第1のカウ
ンタ92の出力Bl−BYは論理ゼロのレベルに戻り、
出力B8は論理1のレベルになる。 インバータ96は
そこで第2のカウンタ94のクロック人力Cに論理ゼロ
のレベルを供給しくそれまでゼロであった)カウントを
増加する。 これと同時に、インバータ出力の論理ゼロ
のレベルはゲート86を介して第1のカウンタ92のク
リア人力CLRに印加され、出力B8の論理ルベルをク
リアし、第1のカウンタ92が2回目の計数サイクル(
同様の/12とサイクルの計数サイクル、その間緩かな
変化が起る)を行える状態にする。
/λr番目の発振器手段の出力波形サイクルにおいて、
第1のカウンタ92の出力B1−BYのカウントはデジ
タル値ゼロであり、第一〇カウンタ94の出力B1−B
7のカウントはデジタル値/6である。 従って、7.
2を番目のサイクルの間、比較器の入力Aは、入力Bの
デジタル値よりも小さいデジタル値を含んでいる。 こ
のため、比較器の出力は、論理ルベルに変わシゲート1
06の出力を論理ゼロのレベルに付勢し、ゲート104
の出力を論理ルベルに付勢する。 従って、「現在」レ
ベルの第1のラッチの出力は不作動にされ、「新しい」
レベルの第2のラッチの出力が付勢される。 このとき
、増幅器出力22金波形振幅は、各発振波形サイクルに
おいて、新しい出力レベル振幅へと変わる。
第1のカウンタ92の出力B1−BYのカウントはデジ
タル値ゼロであり、第一〇カウンタ94の出力B1−B
7のカウントはデジタル値/6である。 従って、7.
2を番目のサイクルの間、比較器の入力Aは、入力Bの
デジタル値よりも小さいデジタル値を含んでいる。 こ
のため、比較器の出力は、論理ルベルに変わシゲート1
06の出力を論理ゼロのレベルに付勢し、ゲート104
の出力を論理ルベルに付勢する。 従って、「現在」レ
ベルの第1のラッチの出力は不作動にされ、「新しい」
レベルの第2のラッチの出力が付勢される。 このとき
、増幅器出力22金波形振幅は、各発振波形サイクルに
おいて、新しい出力レベル振幅へと変わる。
729番目のサイクルにおいて、第1のカウンタ92は
増数し、その出力はデジタル値/を表わす。 これは第
2のカウンタ94の出力におけるデジタル値/と等しい
。 入力Aのデジタル値は、入力Bのデジタル値よりも
もはや小さくないので、比較器の出力は論理ゼロのレベ
ルに下がる。 ゲート102の出力での論理ゼロのレベ
ルはゲート104および106に夫々現われ、第1及び
第2のラッチの出力付勢入力OEに論理ゼロおよび1の
レベルを各々供給する。 第2のラッチのデータ出力は
不作動にさね、第1のラッチのデータ出力が付勢される
。 このため、増幅器出力22Cの波形振幅が「現在」
あるいは「古い」レベルに関連した振幅に戻る。
増数し、その出力はデジタル値/を表わす。 これは第
2のカウンタ94の出力におけるデジタル値/と等しい
。 入力Aのデジタル値は、入力Bのデジタル値よりも
もはや小さくないので、比較器の出力は論理ゼロのレベ
ルに下がる。 ゲート102の出力での論理ゼロのレベ
ルはゲート104および106に夫々現われ、第1及び
第2のラッチの出力付勢入力OEに論理ゼロおよび1の
レベルを各々供給する。 第2のラッチのデータ出力は
不作動にさね、第1のラッチのデータ出力が付勢される
。 このため、増幅器出力22Cの波形振幅が「現在」
あるいは「古い」レベルに関連した振幅に戻る。
従って、第1のカウンタ92の最初の完全な計数サイク
ルの間、第1のラッチBoaに記憶された古いデータの
みが波形の/、22サイクルの間伝達され、そして第7
のカウンタ92の第2の計数サイクルの間、新しいデー
タの発振器波形の7サイクルが伝達され、続いて古いレ
ベルのデータの発振器波形の/2乙サイクルが伝達され
た。 その後、第1のカウンタ92が一杯に増数計数し
てその出力B8が再び論理ルベルに達すると、このカウ
ンタはゲート86を介してリセットされ、第2のカウン
タが再び増数し、比較器人力Bにデジタル値Ωが現われ
る。
ルの間、第1のラッチBoaに記憶された古いデータの
みが波形の/、22サイクルの間伝達され、そして第7
のカウンタ92の第2の計数サイクルの間、新しいデー
タの発振器波形の7サイクルが伝達され、続いて古いレ
ベルのデータの発振器波形の/2乙サイクルが伝達され
た。 その後、第1のカウンタ92が一杯に増数計数し
てその出力B8が再び論理ルベルに達すると、このカウ
ンタはゲート86を介してリセットされ、第2のカウン
タが再び増数し、比較器人力Bにデジタル値Ωが現われ
る。
最初の発振器波形の2サイクルの間、比較器人力Aのデ
ジタル値は、比較器人力Bのデジタル値よりも小さ、く
、このため第2のラッチの出力は付勢され、コサイクル
の「新しい」波形振幅を負荷に送る。 その後、比較器
出力は論理ゼロのレベルになり、第1のラッチが付勢さ
れるので、古いレベルのデータの発振器波形の/、2乙
サイクルが供給される。 このように、発振器手段の波
形の72&” (= 、2’)サイクルを有する各期間
において、順次その数が増加してゆく波形のサイクルが
「新しい」レベルのデータを有して送られ、順次その数
が減少してゆく波形のサイクルが「現在」レベルのデー
タを有して送られる。 各期間において、「新しい」レ
ベルと「現在」レベルの発振器波形の合計サイクル数は
、インバータ96に接続された第1のカウンタ92のビ
ット出力(たとえば出力B8)を付勢するに要する第1
のカウンタ92のカウント、たとえば7.2とサイクル
に等しい。
ジタル値は、比較器人力Bのデジタル値よりも小さ、く
、このため第2のラッチの出力は付勢され、コサイクル
の「新しい」波形振幅を負荷に送る。 その後、比較器
出力は論理ゼロのレベルになり、第1のラッチが付勢さ
れるので、古いレベルのデータの発振器波形の/、2乙
サイクルが供給される。 このように、発振器手段の波
形の72&” (= 、2’)サイクルを有する各期間
において、順次その数が増加してゆく波形のサイクルが
「新しい」レベルのデータを有して送られ、順次その数
が減少してゆく波形のサイクルが「現在」レベルのデー
タを有して送られる。 各期間において、「新しい」レ
ベルと「現在」レベルの発振器波形の合計サイクル数は
、インバータ96に接続された第1のカウンタ92のビ
ット出力(たとえば出力B8)を付勢するに要する第1
のカウンタ92のカウント、たとえば7.2とサイクル
に等しい。
第2のカウンタ94の出力Bl−B7のすべてが論理l
の状態であるとき、比較器出力は発振器波形の727サ
イクルの間論理ルベルであり、新しいレベルの波形振幅
が出力端子22Cに得られる。
の状態であるとき、比較器出力は発振器波形の727サ
イクルの間論理ルベルであり、新しいレベルの波形振幅
が出力端子22Cに得られる。
72ざ番目の発振器波形サイクルのとき、第1のカウン
タ92が増数して、その出力B8が論理ルベルになる。
タ92が増数して、その出力B8が論理ルベルになる。
このため第1のカウンタ92−はゲート86を経てク
リアされ、第一〇カウンタ94は再び増数する。 第2
のカウンタ94の出力B8は、このとき論理のルベルに
なる。 インバータ98がフリップフロップ82のクロ
ック入力に論理ルベルを供給して、そのQ出力の論理ル
ベルを排除し、発振器波形がゲート80を介して第7の
カウンタ92にさらに伝達されることを防いでいる。
これと同時に、フリップフロップ82のQ出力は論理ル
ベルとなり、このレベルはゲート102を介してゲート
104および106に伝達される。 ゲート106の出
力は論理ゼロのレベルに保持され、第2のラッチ30b
のデータ出力を付勢し、抵抗R4に「新しい」レベルの
データを継続して供給し、出力端子22Cでの波形の振
幅を「新しい」振幅レベルに保持させている。
リアされ、第一〇カウンタ94は再び増数する。 第2
のカウンタ94の出力B8は、このとき論理のルベルに
なる。 インバータ98がフリップフロップ82のクロ
ック入力に論理ルベルを供給して、そのQ出力の論理ル
ベルを排除し、発振器波形がゲート80を介して第7の
カウンタ92にさらに伝達されることを防いでいる。
これと同時に、フリップフロップ82のQ出力は論理ル
ベルとなり、このレベルはゲート102を介してゲート
104および106に伝達される。 ゲート106の出
力は論理ゼロのレベルに保持され、第2のラッチ30b
のデータ出力を付勢し、抵抗R4に「新しい」レベルの
データを継続して供給し、出力端子22Cでの波形の振
幅を「新しい」振幅レベルに保持させている。
別な出力振幅変化が必要な時は、グビットのデータ入力
線に新しいデータを供給し、別な論理ゼロのスタート・
パルスを受は取ったことに応答して、ラッチ30のいず
れかにクロック入力させる。 上記のスタート働パルス
はフリップフロップ90のQおよびQ出力を反転させて
、上記の「新しい」データの組を第1のラッチ30aに
記憶させる。 このため第1および第2のラッチ30a
および30bに夫々記憶されるデータの役割、すなわち
「古い」および「新しいjレベルのデータと云う呼び方
が逆転する。 この役割の逆転は、新しいレベルのデー
タが論理ゼロのスタート・パルスに応じて、ラッチ30
aおよび30bのいずれかに記憶されるときはいつも起
きる。
線に新しいデータを供給し、別な論理ゼロのスタート・
パルスを受は取ったことに応答して、ラッチ30のいず
れかにクロック入力させる。 上記のスタート働パルス
はフリップフロップ90のQおよびQ出力を反転させて
、上記の「新しい」データの組を第1のラッチ30aに
記憶させる。 このため第1および第2のラッチ30a
および30bに夫々記憶されるデータの役割、すなわち
「古い」および「新しいjレベルのデータと云う呼び方
が逆転する。 この役割の逆転は、新しいレベルのデー
タが論理ゼロのスタート・パルスに応じて、ラッチ30
aおよび30bのいずれかに記憶されるときはいつも起
きる。
次に第5図にエネルギ管理システム200を示す。 該
システムは中央の設備から離れた遠隔場所にある複数の
負荷202を制御するための中央制御器201を含む。
システムは中央の設備から離れた遠隔場所にある複数の
負荷202を制御するための中央制御器201を含む。
中央制御器自体は中央コンピュータ203を含み、こ
れはマイクロコンピュータ、ミニコンピユータ、主フレ
ーム・コンピュータ等であってよく、中央処理装置(C
PU)203a、ランダムアクセス・メモリ(RAM)
203b 、読出し専用メモリ(ROM) 203C
及び入力/出力伝送(Ilo)手段203dを有する。
れはマイクロコンピュータ、ミニコンピユータ、主フレ
ーム・コンピュータ等であってよく、中央処理装置(C
PU)203a、ランダムアクセス・メモリ(RAM)
203b 、読出し専用メモリ(ROM) 203C
及び入力/出力伝送(Ilo)手段203dを有する。
周知のように、7つ又はそれ以上の入力/出力手段2
05、例えばプリンタ、図形表示装置等が母線206を
介して中央制御器に接続される。
05、例えばプリンタ、図形表示装置等が母線206を
介して中央制御器に接続される。
各遠隔場所では、制御モジュール210が制御データ母
線210aを介して少なくとも7つの負荷に接続される
。 各々の負荷としては安定器及びけい光ランプの組合
せであってよい。 各制御モジュール210は、遠隔場
所にある局部制御手段210から、及び中央制御器デー
タ母線210Cを介して中央設備から夫り負荷制御デー
タを受取る。
線210aを介して少なくとも7つの負荷に接続される
。 各々の負荷としては安定器及びけい光ランプの組合
せであってよい。 各制御モジュール210は、遠隔場
所にある局部制御手段210から、及び中央制御器デー
タ母線210Cを介して中央設備から夫り負荷制御デー
タを受取る。
制御モジュールはまた局部センサ212からデータを受
取る。 各制御モジュールは、該モジュールのアドレス
を特定する部分を持ち、このため複数のモジュールの各
々を個々にアドレスして、関連する負荷を中央設備から
制御することが出来る。
取る。 各制御モジュールは、該モジュールのアドレス
を特定する部分を持ち、このため複数のモジュールの各
々を個々にアドレスして、関連する負荷を中央設備から
制御することが出来る。
すなわち、第1の制御モジュール210−1は、それ自
身のアドレス選択部2101aを含むと共に、関連する
複数の負荷、例えば安定器/ランプ負荷に接続された制
御データ出力母線10a −1を備える。 第1の制御
モジュールには関連する局部制御手段211−1と局部
センサ212−1が接続されていて、該モジュールの在
る遠隔場所に於ける現場の情報が与えられる。 同様に
、第2の制御モジュール210−2はそれ自身のアドレ
ス選択部210−23を含み、その中には第1の制御モ
ジュールのアドレス選択部210−18に設定されたア
ドレスとは異なるアドレスが設定されている。第2の制
御モジュール210−2には局部制御手段及び局部セン
サが何ら接続されていす、これは中央設備から遠隔制御
を行うだけであることを例示するものである。 その他
の遠隔場所にある別の制御モジュールは、特定の用途に
合わせて構成されたシステムの条件に応じて、中央およ
び現場の両方から制御できる。ようにしてもよいし、中
央のみから制御されるようにして臀よい。
身のアドレス選択部2101aを含むと共に、関連する
複数の負荷、例えば安定器/ランプ負荷に接続された制
御データ出力母線10a −1を備える。 第1の制御
モジュールには関連する局部制御手段211−1と局部
センサ212−1が接続されていて、該モジュールの在
る遠隔場所に於ける現場の情報が与えられる。 同様に
、第2の制御モジュール210−2はそれ自身のアドレ
ス選択部210−23を含み、その中には第1の制御モ
ジュールのアドレス選択部210−18に設定されたア
ドレスとは異なるアドレスが設定されている。第2の制
御モジュール210−2には局部制御手段及び局部セン
サが何ら接続されていす、これは中央設備から遠隔制御
を行うだけであることを例示するものである。 その他
の遠隔場所にある別の制御モジュールは、特定の用途に
合わせて構成されたシステムの条件に応じて、中央およ
び現場の両方から制御できる。ようにしてもよいし、中
央のみから制御されるようにして臀よい。
次に第5a図を参照して説明すると、制御モジュールは
データ母線210孕を介して、負荷出力又はエネルギ消
費制御情報を少なくとも7つの関連する負荷に対して供
給する。 この例では、負荷は入力制御・安定器・ラン
プ装置である。 制御モジュール210は局部制御手段
211−1又は中央制御器(第5図)のいずれかから制
御情報を受取ることが出来る。 制御モジュール210
は少なくとも7つの現場の周囲状態感知装置、即ち局部
センサ212からのアナログ情報を受取る。 センサは
、(現場における照明状態を感知する)光電池212a
、(現場の周囲温度状態を感知する)サーミスタ212
bのようなセンサを含んでいてよい。
データ母線210孕を介して、負荷出力又はエネルギ消
費制御情報を少なくとも7つの関連する負荷に対して供
給する。 この例では、負荷は入力制御・安定器・ラン
プ装置である。 制御モジュール210は局部制御手段
211−1又は中央制御器(第5図)のいずれかから制
御情報を受取ることが出来る。 制御モジュール210
は少なくとも7つの現場の周囲状態感知装置、即ち局部
センサ212からのアナログ情報を受取る。 センサは
、(現場における照明状態を感知する)光電池212a
、(現場の周囲温度状態を感知する)サーミスタ212
bのようなセンサを含んでいてよい。
制御モジュール210はマイクロコンピュータのような
制御論理手段214を含み、この詳細については後で説
明する。
制御論理手段214を含み、この詳細については後で説
明する。
アナログ/デジタル変換手段(ADC)216が局部セ
ンサ212からのアナログ電圧出力をデジタル・データ
に変換して、制御用マイクロコンピュータ214に送る
。 局部制御インターフェイス手段220により、局部
制御手段のデータを適当なフォーマットに1.て、制御
用マイクロコンビ閂−タ214に導入する。 以下に説
明するように、マイクロコンピュータ214は、予定の
態様で、中央制御器、局部制御手段及び局部センサから
の負荷指令データに従うようにプログラムされており、
このためマイクロコンピュータは最終的には負荷エネル
ギ消費又は負荷出力を制御するためのデジタル負荷制御
データを供給する。 ゛ デジタル/アナログ変換器(DAC)手段226が可変
利得増幅器228及び発振器手段230を含み、発振器
手段230は略一定振幅の周期的な波形を発生する。
可変利得増幅器228は発振器出力波形の特性を、その
時増幅器入力228aに印加されたデジタル・データ値
に従って変調して、増幅器出力228Cから変調された
搬送波波形を送り出す。
ンサ212からのアナログ電圧出力をデジタル・データ
に変換して、制御用マイクロコンピュータ214に送る
。 局部制御インターフェイス手段220により、局部
制御手段のデータを適当なフォーマットに1.て、制御
用マイクロコンビ閂−タ214に導入する。 以下に説
明するように、マイクロコンピュータ214は、予定の
態様で、中央制御器、局部制御手段及び局部センサから
の負荷指令データに従うようにプログラムされており、
このためマイクロコンピュータは最終的には負荷エネル
ギ消費又は負荷出力を制御するためのデジタル負荷制御
データを供給する。 ゛ デジタル/アナログ変換器(DAC)手段226が可変
利得増幅器228及び発振器手段230を含み、発振器
手段230は略一定振幅の周期的な波形を発生する。
可変利得増幅器228は発振器出力波形の特性を、その
時増幅器入力228aに印加されたデジタル・データ値
に従って変調して、増幅器出力228Cから変調された
搬送波波形を送り出す。
変調された搬送波波形は伝送されて、DAC226に接
続された少なくとも7つの負荷に対して制御データを与
える。 この実施例では、制御データはパルス振幅変調
波形として供送され、この場合、発振器手段が10KH
2より僅かに低い周波数を持つ方形波を発生し、波形振
幅は長い期間又は/サイクル毎の基準で変えられて負荷
制御データを与える。
続された少なくとも7つの負荷に対して制御データを与
える。 この実施例では、制御データはパルス振幅変調
波形として供送され、この場合、発振器手段が10KH
2より僅かに低い周波数を持つ方形波を発生し、波形振
幅は長い期間又は/サイクル毎の基準で変えられて負荷
制御データを与える。
アドレス選択手段232が制御論理手段214に結合さ
れていて、中央制御エネルギ制御システム内の複数の制
御モジュールの各々7つに対する独特のアドレスを割当
てる。 制御モジュール210のアドレス選択手段23
2に独特のアドレスが割当てられたことにより、制御モ
ジュールは、この特定の制御モジュールに割当てられた
独特のアドレスを受は取った後の中央制御器からの指令
及びデータに対してのみ応答し、その他の全ての制御モ
ジュールのアドレスの後の中央制御器からの指令及びデ
ータを無視する。
れていて、中央制御エネルギ制御システム内の複数の制
御モジュールの各々7つに対する独特のアドレスを割当
てる。 制御モジュール210のアドレス選択手段23
2に独特のアドレスが割当てられたことにより、制御モ
ジュールは、この特定の制御モジュールに割当てられた
独特のアドレスを受は取った後の中央制御器からの指令
及びデータに対してのみ応答し、その他の全ての制御モ
ジュールのアドレスの後の中央制御器からの指令及びデ
ータを無視する。
第!、乙、7及び73図を参照する。 好ましい制御モ
ジュール210では、制御論理手段214としてテキサ
ス・インスツルメンツ社製のTMS/100型グビット
・ジグビットップ・マイクロコンピュータを利用する。
ジュール210では、制御論理手段214としてテキサ
ス・インスツルメンツ社製のTMS/100型グビット
・ジグビットップ・マイクロコンピュータを利用する。
初期設定用ダイオード450及びキャパシタ451が
マイクロコンピュータ214′の初期設定人力INIT
に接続される。 作動電圧を印加したとき、マイクロコ
ンピュータはダイオード450及びキャパシタ451に
−よってリセットされる。 マイクロコンピュータ21
4内には内部クロック信号が設けられ、クロック信号の
周波数は入力O8Cに結合されたポテンショメータ45
2の値に戸択可能である。
マイクロコンピュータ214′の初期設定人力INIT
に接続される。 作動電圧を印加したとき、マイクロコ
ンピュータはダイオード450及びキャパシタ451に
−よってリセットされる。 マイクロコンピュータ21
4内には内部クロック信号が設けられ、クロック信号の
周波数は入力O8Cに結合されたポテンショメータ45
2の値に戸択可能である。
マイクロコンピュータ214は、グビットの/2!個の
ワードを持つRAMと、2にバイトのメモリを持つRO
Mと、yビットの7つの入力ボート(入力に1.に2.
に4及びに8) 及び/対の出力ポートを持つI10
部を含み、該出力ポートは、線00−05を用いる並列
♂ビットの出力ポート0及び個々にラッチされる//ビ
ットのボートR(線RO−R6)を含む。
ワードを持つRAMと、2にバイトのメモリを持つRO
Mと、yビットの7つの入力ボート(入力に1.に2.
に4及びに8) 及び/対の出力ポートを持つI10
部を含み、該出力ポートは、線00−05を用いる並列
♂ビットの出力ポート0及び個々にラッチされる//ビ
ットのボートR(線RO−R6)を含む。
アドレス選択手段232′が複数のアドレス選択素子A
を有し、各素子は直列のダイオードと可融リンクとの組
合せを含む。 個々にセット/リセット可能な出力R3
−R6の各々が選ばれた7つの直列ダイオード・リンク
組合せのダイオードの陽極に接続される。 各組合せの
他方のリンク側端子が入力Kl−に8の1つに接続され
る。
を有し、各素子は直列のダイオードと可融リンクとの組
合せを含む。 個々にセット/リセット可能な出力R3
−R6の各々が選ばれた7つの直列ダイオード・リンク
組合せのダイオードの陽極に接続される。 各組合せの
他方のリンク側端子が入力Kl−に8の1つに接続され
る。
中央制御器母線210C’が制御モジューJしのI10
手段214d’に接続され、送られて来たデータ ゛が
受信データ緩衝器回路462に供給される。 緩衝器4
62は差動入力増幅器465を含み、その出力473が
トランジスタ457に接続されている。
手段214d’に接続され、送られて来たデータ ゛が
受信データ緩衝器回路462に供給される。 緩衝器4
62は差動入力増幅器465を含み、その出力473が
トランジスタ457に接続されている。
送信データ緩衝器回路475がマイクロコンピュータ2
14′からのデータを、母線210C’を介して中央制
御器へ送る。 送信すべきデータは出力線R1から直列
に読み出され、オプトニレクロニック隔離器477の発
光ダイオード477aへ送られる。 ホトトランジスタ
477bがダイオ−e477aから放出された光束に応
答する。 7対の雑音r波容量素子486a、486b
が接地電位点と入力/出力母線端子461 a 、 4
61 bの対応する7つの端子との間に夫々接続される
。
14′からのデータを、母線210C’を介して中央制
御器へ送る。 送信すべきデータは出力線R1から直列
に読み出され、オプトニレクロニック隔離器477の発
光ダイオード477aへ送られる。 ホトトランジスタ
477bがダイオ−e477aから放出された光束に応
答する。 7対の雑音r波容量素子486a、486b
が接地電位点と入力/出力母線端子461 a 、 4
61 bの対応する7つの端子との間に夫々接続される
。
局部制御インターフェイス手段220′は/対の入力2
20a’、’ 220b’を持ち、該入力は母線210
bを介して少なくとも7つの単極双投スイ・ノチ手段2
11の各々の/対の選択可能な端子に夫々接続されてい
る。 このスイッチ手段の各々の共通端子は母線の接地
電位線に接続される。 通常逆バイアスされているダイ
オード491a 、 491 bは母線入力電圧が作動
電圧を越えないようにし、ダイオード492a 、 4
92bは母線入力電圧が正極性にならないようにする。
20a’、’ 220b’を持ち、該入力は母線210
bを介して少なくとも7つの単極双投スイ・ノチ手段2
11の各々の/対の選択可能な端子に夫々接続されてい
る。 このスイッチ手段の各々の共通端子は母線の接地
電位線に接続される。 通常逆バイアスされているダイ
オード491a 、 491 bは母線入力電圧が作動
電圧を越えないようにし、ダイオード492a 、 4
92bは母線入力電圧が正極性にならないようにする。
雑音r波相にキャパシタンス494a 、 494b
が設けられる。
が設けられる。
アナログ/デジタル変換手段216は、それに対する付
勢線として、個別に付勢される出力線R2を利用す仝。
勢線として、個別に付勢される出力線R2を利用す仝。
DAC手段226は発振器手段230及び可変利得増幅
器228′を利用する。 発振器手段230′は、照明
制御の場合には通常/θKHzより低い周波数を持つ可
変振幅の方形波を出力するが、出力線00−05がセッ
トされているとき、「オフ」信号を供給するために(略
同じ周波数を持つ)デユーティサイクル約/3%のパル
ス波形を供給するように用いることが出来る。 本実施
例では、これを出力線05のみを用いて行う。
器228′を利用する。 発振器手段230′は、照明
制御の場合には通常/θKHzより低い周波数を持つ可
変振幅の方形波を出力するが、出力線00−05がセッ
トされているとき、「オフ」信号を供給するために(略
同じ周波数を持つ)デユーティサイクル約/3%のパル
ス波形を供給するように用いることが出来る。 本実施
例では、これを出力線05のみを用いて行う。
可変利得増幅器22Bはjビットの乗算形デジタル/ア
ナログ変換器であり、その増倍係数(利′得)がマイク
ロコンピュータ214′の出力線O〇−04(母線22
4)に現われ・るλ進データ・パターンによって設定さ
れる。 演算項−器530は例えば(ナショナルeセミ
コンダクタ・コーポレーションの型名LM339のよう
な)¥重(quad)比較器・増幅器集積回路のグ分の
/で構成するのが有利であり、残りの3部分を増幅器1
01.465および510として用いる仁とが出来る。
ナログ変換器であり、その増倍係数(利′得)がマイク
ロコンピュータ214′の出力線O〇−04(母線22
4)に現われ・るλ進データ・パターンによって設定さ
れる。 演算項−器530は例えば(ナショナルeセミ
コンダクタ・コーポレーションの型名LM339のよう
な)¥重(quad)比較器・増幅器集積回路のグ分の
/で構成するのが有利であり、残りの3部分を増幅器1
01.465および510として用いる仁とが出来る。
比較器530は低周波増幅器であり、抵抗534及びキ
ャパシタb35によりしゃ断点を比較的低い周波数にす
る。増幅器532の利得は負の作動電圧と反転入力53
0Cとの間の実効抵抗によって決められ、抵抗539及
び調節可能な抵抗によって設定される。 この増幅器は
、抵抗320a’−320e’ 及び534と組合わさ
ってデンタル/アナログ変換器として作用し、このため
、抵抗320a’ −3206’の倍率を適当に決める
ことにより、増幅器の出力(トランジスタ532のエミ
ッタ)の電圧は、出力00−05のデジタル値が逐次的
に変わるにつれて、組番−J’ /′1nkt 釦1/
P 瘤trj〕+、tトO出力は、正(又は接地)電位
に引上げて関連する7つの抵抗3ガを回路に組入れて、
出力振幅を設定することが出来るドレン開放形PMOS
デバイスを表わす、 出力デバイスは、不作動にされた
とき浮遊状態になり、関連す′る抵抗を回路利得設定動
作から切離す。 ダイオード532は、回路出力210
a’の電圧振幅を、その後の制御しようとする負荷の特
性に整合できるようにするオフセット電圧を供給する。
ャパシタb35によりしゃ断点を比較的低い周波数にす
る。増幅器532の利得は負の作動電圧と反転入力53
0Cとの間の実効抵抗によって決められ、抵抗539及
び調節可能な抵抗によって設定される。 この増幅器は
、抵抗320a’−320e’ 及び534と組合わさ
ってデンタル/アナログ変換器として作用し、このため
、抵抗320a’ −3206’の倍率を適当に決める
ことにより、増幅器の出力(トランジスタ532のエミ
ッタ)の電圧は、出力00−05のデジタル値が逐次的
に変わるにつれて、組番−J’ /′1nkt 釦1/
P 瘤trj〕+、tトO出力は、正(又は接地)電位
に引上げて関連する7つの抵抗3ガを回路に組入れて、
出力振幅を設定することが出来るドレン開放形PMOS
デバイスを表わす、 出力デバイスは、不作動にされた
とき浮遊状態になり、関連す′る抵抗を回路利得設定動
作から切離す。 ダイオード532は、回路出力210
a’の電圧振幅を、その後の制御しようとする負荷の特
性に整合できるようにするオフセット電圧を供給する。
帰還ループ・ダイオード549は、オフセット・ダイ
オード532によって与えられる任意の温度による影響
を補償するために用いられる。
オード532によって与えられる任意の温度による影響
を補償するために用いられる。
図示の例では、出力210a’の波形振幅によって制御
される負荷は、「オフ」及び/jの相異なる個々の「オ
ン」レベルに制御できる。 従って、たソゲつの出力線
及び関連する抵抗素子が通常必要とされるだけである。
される負荷は、「オフ」及び/jの相異なる個々の「オ
ン」レベルに制御できる。 従って、たソゲつの出力線
及び関連する抵抗素子が通常必要とされるだけである。
j、番目の出力線(04)及び関連する抵抗素子(3
20e’)は、負荷が該特定の負荷の特性によりゼロ番
目の、即ちオフ・レベルに制御されるとき、すなわち線
形に変化するオン・レベルに比較して、線形ステップで
ない「オフ」入力電圧を必要とするとき”に利用される
。従って、抵抗320eの値は、抵抗320a −32
0d c7)値と組合わさって、出力00−04が付
勢された時トランジスタが飽和するように選ばれる。
20e’)は、負荷が該特定の負荷の特性によりゼロ番
目の、即ちオフ・レベルに制御されるとき、すなわち線
形に変化するオン・レベルに比較して、線形ステップで
ない「オフ」入力電圧を必要とするとき”に利用される
。従って、抵抗320eの値は、抵抗320a −32
0d c7)値と組合わさって、出力00−04が付
勢された時トランジスタが飽和するように選ばれる。
トランジスタ532のエミッタ電極に現われる可変直流
電圧は、比較器301′及び関連受動素子から成る方形
波発振器の帰還抵抗304 、522に結合される。
比較器出力301b’における波形の周波数は、負の作
動電圧=■と比較器の非反転入力301Cとの間の実効
抵抗、並びに抵抗304 、305’。
電圧は、比較器301′及び関連受動素子から成る方形
波発振器の帰還抵抗304 、522に結合される。
比較器出力301b’における波形の周波数は、負の作
動電圧=■と比較器の非反転入力301Cとの間の実効
抵抗、並びに抵抗304 、305’。
523及びキャパシタ306′の関数である。 通常の
可変負荷出力動作の場合、マイクロコンピュ−タの出力
05は不作動にされ(即ち、開回路状態にされ)、そし
て抵抗520 、302’は、抵抗素子303′と並列
になるとき、入力301 a’と作動電圧−■との間の
全等価抵抗が抵抗304′の値に等しくなるように選ば
れる1、 このようにして、出力301 b’における
波形の各半サイクルに対して等゛しい時定数が与えられ
、このためステップ選択可能な振幅の方形波が得られる
。 発振器の方形波振幅は、デバイス334によって反
転されて、その前縁の立上9が抵抗555及びキャパシ
タ556によって制御されるようにする。 そして、増
幅され、た信号が出力210a’に供給される。
可変負荷出力動作の場合、マイクロコンピュ−タの出力
05は不作動にされ(即ち、開回路状態にされ)、そし
て抵抗520 、302’は、抵抗素子303′と並列
になるとき、入力301 a’と作動電圧−■との間の
全等価抵抗が抵抗304′の値に等しくなるように選ば
れる1、 このようにして、出力301 b’における
波形の各半サイクルに対して等゛しい時定数が与えられ
、このためステップ選択可能な振幅の方形波が得られる
。 発振器の方形波振幅は、デバイス334によって反
転されて、その前縁の立上9が抵抗555及びキャパシ
タ556によって制御されるようにする。 そして、増
幅され、た信号が出力210a’に供給される。
例示の実施例では、負荷(けい光ランプ及び安定器)は
、オン時負荷出力(光)範囲を制御するためにゼロから
ピーク6vまでの範囲の信号を必要とする。 然し、安
定器は10Vピ一ク信号を受取った時にのみ負荷をオフ
に転じる。 もし作動電圧−■として使い易い大きさの
電圧(例えば−1sv>を用いる場合、出力210a’
に於いて必要なピーク「オフ」電圧は方形波出力波形で
は得ることが出来ない。 従って、「オフ」信号は、実
質的に「オン」時方形波の繰返し周波数で発生されるパ
ルス電圧により供給される。 このパルスは、マイクロ
コンピュータ214′の出力05を付勢し、このため抵
抗520が抵抗304′と実効的に並列になり、出力a
oi b’の通常の方形波が作動電圧の大きさに略等し
いピーク振幅を持つ非対称パルス波形に変えることによ
り発生される。 このパルス波形のデユーティサイクル
は、出力210aの波形が結合コンデンサ562により
0電圧に対して非対称で、約/θVの正レベル及び、2
Vの負レベルを持つ様に選ばれる。 この波形は出力端
子210aに接続された特定の負荷をオフに転じるのに
充分である。 負荷をターンオフするためにパルス波形
を利用するので、トランジスタ554は必要な信号反転
を行って、キャパシタ556と、この「オフ」パルス出
力状態における最大出力振幅を保証するだめにトランジ
スタ552’、 553’を適切にバイアスするのに必
要な定電流源とによって制限された立上りを持つ増幅器
出力波形の前縁を与える。
、オン時負荷出力(光)範囲を制御するためにゼロから
ピーク6vまでの範囲の信号を必要とする。 然し、安
定器は10Vピ一ク信号を受取った時にのみ負荷をオフ
に転じる。 もし作動電圧−■として使い易い大きさの
電圧(例えば−1sv>を用いる場合、出力210a’
に於いて必要なピーク「オフ」電圧は方形波出力波形で
は得ることが出来ない。 従って、「オフ」信号は、実
質的に「オン」時方形波の繰返し周波数で発生されるパ
ルス電圧により供給される。 このパルスは、マイクロ
コンピュータ214′の出力05を付勢し、このため抵
抗520が抵抗304′と実効的に並列になり、出力a
oi b’の通常の方形波が作動電圧の大きさに略等し
いピーク振幅を持つ非対称パルス波形に変えることによ
り発生される。 このパルス波形のデユーティサイクル
は、出力210aの波形が結合コンデンサ562により
0電圧に対して非対称で、約/θVの正レベル及び、2
Vの負レベルを持つ様に選ばれる。 この波形は出力端
子210aに接続された特定の負荷をオフに転じるのに
充分である。 負荷をターンオフするためにパルス波形
を利用するので、トランジスタ554は必要な信号反転
を行って、キャパシタ556と、この「オフ」パルス出
力状態における最大出力振幅を保証するだめにトランジ
スタ552’、 553’を適切にバイアスするのに必
要な定電流源とによって制限された立上りを持つ増幅器
出力波形の前縁を与える。
例示の制御モジュール210の動作は、第7図及び第2
a図を参照して第fa図乃至第1j図の流れ図に示され
ている。 制御モジュール210′に電力を印加した時
、マイクロコンピュータ214はROM中の予め選ばれ
たアドレスにリセットされる。 このアドレスばモメリ
のチャプタOのページFの位置0にある(第1a図のス
テップ570)。
a図を参照して第fa図乃至第1j図の流れ図に示され
ている。 制御モジュール210′に電力を印加した時
、マイクロコンピュータ214はROM中の予め選ばれ
たアドレスにリセットされる。 このアドレスばモメリ
のチャプタOのページFの位置0にある(第1a図のス
テップ570)。
スタート・ステップ570から、マイクロコンピュータ
はステップ575で第7の演算順序を開始し、ZMEM
サブルーチンによりTAMメモリをクリアする。 一旦
RAMが初期設定されると、プログラムはチャプタ0の
ページOの位置Oへ分岐し、ステップ580からステッ
プ585−1での初期設定(INIT)ルーチンを開始
する。 ステップ585で、スイッチ手段211′の7
つが閉じることを表わす入力に1又はに2の一方が付勢
されると、ステップ585は、少なくとも7つの入力が
作動状態であり、順序がそれを出てINITステップ5
80へ戻ることを表わす。 このループは、ステップ5
85が何ら作動状態の入力がないこと、すなわち入力/
出力(Ilo)順序の初期設定が完了したことを表わす
まで続けられる。
はステップ575で第7の演算順序を開始し、ZMEM
サブルーチンによりTAMメモリをクリアする。 一旦
RAMが初期設定されると、プログラムはチャプタ0の
ページOの位置Oへ分岐し、ステップ580からステッ
プ585−1での初期設定(INIT)ルーチンを開始
する。 ステップ585で、スイッチ手段211′の7
つが閉じることを表わす入力に1又はに2の一方が付勢
されると、ステップ585は、少なくとも7つの入力が
作動状態であり、順序がそれを出てINITステップ5
80へ戻ることを表わす。 このループは、ステップ5
85が何ら作動状態の入力がないこと、すなわち入力/
出力(Ilo)順序の初期設定が完了したことを表わす
まで続けられる。
こ\でプログラムはステップ587に入り、特定の制御
モジュールに割当てられた物理的アドレスの読取り及び
記憶を行う。 ステップ587で。
モジュールに割当てられた物理的アドレスの読取り及び
記憶を行う。 ステップ587で。
/、2個のダイオード・リンク組合せAO−Allによ
ってプログラムされたアドレスが読取られる。
ってプログラムされたアドレスが読取られる。
物理的アドレスの読取りを行うには、最初に出力線R4
を付勢する。 この結果、ビットA1用のダイオード・
リンク直列構成のように完全な(開路していない)リン
クを持つダイオード・リンク組合せが、最初のグつのア
ドレス・ビットAQ−A3の内の関連するビットとして
、入力Kl−に8の内の関連する7つに論理1を供給す
る。 然し。
を付勢する。 この結果、ビットA1用のダイオード・
リンク直列構成のように完全な(開路していない)リン
クを持つダイオード・リンク組合せが、最初のグつのア
ドレス・ビットAQ−A3の内の関連するビットとして
、入力Kl−に8の内の関連する7つに論理1を供給す
る。 然し。
もしダイオード・リンク組合せが、(ビットA1用とし
図示するようK)関連するリンクな破断又は開放した状
態に予めプログラムされている場合には、関連する入力
線に論理0が現われる。 最初のyつのアドレス・ビッ
トを読取った後、出力線R4は不作動にされ、そして出
力線R5が付勢されて、次のグつのアドレス・ビットA
4−A7の群がマイクロコンピュータのクビット入力ポ
ートに読取られる。 その後、出力#R5は不作動にさ
れ、そして出力線R3が付勢されて、アドレス・データ
のコビットAg、 A9がマイクロコンピュータの入力
Kl、に2に読込まれる。 次いで出力線R3け不作動
にされ、そして線R6が付勢されて、アドレス・データ
の最後コビットA10.A11が読取られる。 これら
の直列に供給される並列アドレス・ビットの群が/2ビ
ットのワードに組立てられる。 こ\でマイクロコンピ
ュータはステップ588に入り、再び作動状態の入力が
あるかどうか検査する。 入力、が作動されていれば、
先に得られたアドレス・ワードが誤りのビットを含゛ん
でいることがあシ、従ってプログラムは再びINITス
テップ580へ戻る。 他方、何ら作動状態の入力がな
ければ、アドレス・ワードは正しく読取られており、次
のステップ589に入り、そこで72ビツト・ワードが
予め選ばれたRAM位置に記憶される。 この物理的ア
ドレスは、上記予め選ばれた位置から呼出されて、制御
モジュールによってその後に受取る全ての到来信号のア
ドレス部分と比較され、特定の制御モジュールが中央制
御器によってア□ドレスされたかどうか識別するために
用いられる。 また、物理的アドレスは。
図示するようK)関連するリンクな破断又は開放した状
態に予めプログラムされている場合には、関連する入力
線に論理0が現われる。 最初のyつのアドレス・ビッ
トを読取った後、出力線R4は不作動にされ、そして出
力線R5が付勢されて、次のグつのアドレス・ビットA
4−A7の群がマイクロコンピュータのクビット入力ポ
ートに読取られる。 その後、出力#R5は不作動にさ
れ、そして出力線R3が付勢されて、アドレス・データ
のコビットAg、 A9がマイクロコンピュータの入力
Kl、に2に読込まれる。 次いで出力線R3け不作動
にされ、そして線R6が付勢されて、アドレス・データ
の最後コビットA10.A11が読取られる。 これら
の直列に供給される並列アドレス・ビットの群が/2ビ
ットのワードに組立てられる。 こ\でマイクロコンピ
ュータはステップ588に入り、再び作動状態の入力が
あるかどうか検査する。 入力、が作動されていれば、
先に得られたアドレス・ワードが誤りのビットを含゛ん
でいることがあシ、従ってプログラムは再びINITス
テップ580へ戻る。 他方、何ら作動状態の入力がな
ければ、アドレス・ワードは正しく読取られており、次
のステップ589に入り、そこで72ビツト・ワードが
予め選ばれたRAM位置に記憶される。 この物理的ア
ドレスは、上記予め選ばれた位置から呼出されて、制御
モジュールによってその後に受取る全ての到来信号のア
ドレス部分と比較され、特定の制御モジュールが中央制
御器によってア□ドレスされたかどうか識別するために
用いられる。 また、物理的アドレスは。
特定の制御モジュールから中央制御器への情報伝送の際
に、その時データを伝送している特定の制御モジュール
を識別させるために用いられる。
に、その時データを伝送している特定の制御モジュール
を識別させるために用いられる。
ステップ589が終了すると、物理的アドレスの読取り
及び記憶が完了する。
及び記憶が完了する。
次に初期設定ルーチンは、マイクロコンピュータのフラ
グを初期設定し、メモリに論理アドレスをセットする一
連のステップに入る。 論理アドレスは、夫々少なくと
も7つの制御モジュールを含むブロック、マツプ又はセ
クタが、限定されたブロック、限定されたマツプ又は限
定されセクタ内の全ての制御モジュールに対して同じ論
理アドレスを割当てることにより一群としてアドレスで
きるようにする。 ブロック、マツプ又はセクタをアド
レスする方式についての詳しいことは。
グを初期設定し、メモリに論理アドレスをセットする一
連のステップに入る。 論理アドレスは、夫々少なくと
も7つの制御モジュールを含むブロック、マツプ又はセ
クタが、限定されたブロック、限定されたマツプ又は限
定されセクタ内の全ての制御モジュールに対して同じ論
理アドレスを割当てることにより一群としてアドレスで
きるようにする。 ブロック、マツプ又はセクタをアド
レスする方式についての詳しいことは。
例えば米国特許第グ認/3/♂コ号に記載されている。
例として、/L2ビット物理的アドレス(グθ9乙の異
なる組合せの内の1つ)が割当てられるとき。
なる組合せの内の1つ)が割当てられるとき。
個々の制御モジュールは、2!乙の取り得る論理アドレ
スの内の7つ(論理1に設定された上側グビットと下側
のとアドレス・ビットとの1つ明確な組合せに対応する
)を割当てることが出来る。
スの内の7つ(論理1に設定された上側グビットと下側
のとアドレス・ビットとの1つ明確な組合せに対応する
)を割当てることが出来る。
例えば、論理ア鰺レスは、/6進アドレス[FFFFJ
に対応する¥093(/θ進)のデフオールド(de
fault )状態で設定することが出来、この場合、
全てのアドレス・ビットは2進/であるか、又は論理l
の上側グビットを持つ任意の割当てられた下側とビット
・アドレスであってよい。 更にまた。ユニバーサル−
アドレスを割当てて、全ての制−モジュールが特定の7
.2ビツト・ユニバーサル・アドレスを受取ったとき応
答するようにすることが出来る。 本実施例では、この
ユニバーサル・アドレスFiFFFFHデフオールド条
件に予めプログラムされる。 従って、特定アドレス、
又はブロック、マツプ又はセクタをアドレスするための
1つ又はそれ以上の論理アドレス、又は中央設備に接続
された全ての制御モジュールを制御するためのユニバー
サル・アドレスが利用される。
に対応する¥093(/θ進)のデフオールド(de
fault )状態で設定することが出来、この場合、
全てのアドレス・ビットは2進/であるか、又は論理l
の上側グビットを持つ任意の割当てられた下側とビット
・アドレスであってよい。 更にまた。ユニバーサル−
アドレスを割当てて、全ての制−モジュールが特定の7
.2ビツト・ユニバーサル・アドレスを受取ったとき応
答するようにすることが出来る。 本実施例では、この
ユニバーサル・アドレスFiFFFFHデフオールド条
件に予めプログラムされる。 従って、特定アドレス、
又はブロック、マツプ又はセクタをアドレスするための
1つ又はそれ以上の論理アドレス、又は中央設備に接続
された全ての制御モジュールを制御するためのユニバー
サル・アドレスが利用される。
このため、フラグ及び論理アドレス初期設定順序がステ
ップ591で始まり、と\で種々のマイクロコンピュー
タ・フラグが予め決められた初期条件に設定される。
ステップ592で、出力線R2が付勢されて、ADC2
16’でセンサ212を読取るようにする。 例として
制御モジュール210がけい光ランプ照明システムに用
いられた場合、センサ212は光電池であって、負荷母
線210a’に接続された安定器・ランプ負荷の照明出
力状態に関するデータを供給するために利用される。
その後、ステップ593で初期スイッチオン・レベルが
決定される。 最大レベルMAXONは/θθチに設定
されてRAMに記憶される。 制御用マイクロコンピュ
ータが出力線R6を付勢し、そして入力に1及びに2に
現われる夫々チθ及びチ/として指定されたダイオード
・リンク組合せを読取る。
ップ591で始まり、と\で種々のマイクロコンピュー
タ・フラグが予め決められた初期条件に設定される。
ステップ592で、出力線R2が付勢されて、ADC2
16’でセンサ212を読取るようにする。 例として
制御モジュール210がけい光ランプ照明システムに用
いられた場合、センサ212は光電池であって、負荷母
線210a’に接続された安定器・ランプ負荷の照明出
力状態に関するデータを供給するために利用される。
その後、ステップ593で初期スイッチオン・レベルが
決定される。 最大レベルMAXONは/θθチに設定
されてRAMに記憶される。 制御用マイクロコンピュ
ータが出力線R6を付勢し、そして入力に1及びに2に
現われる夫々チθ及びチ/として指定されたダイオード
・リンク組合せを読取る。
このようにして、ダイオード・リンク組合せの各々に特
定のスイッチオン・レベルを割当てることにより、局部
制御スイッチ手段211が用いられるとき、即時オンの
特徴を得ることが出来る。 簡略に云うと、もしチθ及
び%/マルチプレクサ入入力路路関連するリンクが共に
そのま\である場合、スイッチ手段がオン側(例えば入
力222aの方)へ閉じられたとき、第1のレベル、例
えば最大負荷の50%を直ちに設定することが出来る。
定のスイッチオン・レベルを割当てることにより、局部
制御スイッチ手段211が用いられるとき、即時オンの
特徴を得ることが出来る。 簡略に云うと、もしチθ及
び%/マルチプレクサ入入力路路関連するリンクが共に
そのま\である場合、スイッチ手段がオン側(例えば入
力222aの方)へ閉じられたとき、第1のレベル、例
えば最大負荷の50%を直ちに設定することが出来る。
捷たチθ枝路のリンクが開放している場合、入力に1の
2進θレベルと(チ/枝路のリンクがその1\閉じてい
ることによる)入力に2の2進/レベルとにより、初期
スイッチオン・レベルを別の値1例えば70チに設定で
きる。 同様に、係/枝路のリンクが開放し、チθ枝路
のリンクが閉成している場合、第3の初期スイッチオン
Φレベル。
2進θレベルと(チ/枝路のリンクがその1\閉じてい
ることによる)入力に2の2進/レベルとにより、初期
スイッチオン・レベルを別の値1例えば70チに設定で
きる。 同様に、係/枝路のリンクが開放し、チθ枝路
のリンクが閉成している場合、第3の初期スイッチオン
Φレベル。
例えば乙j%を設定することが出来る。 最後に、両方
のリンクが開放している場合、第グの初期スイッチオン
・レベル、例えば乙θ係を予め選ぶことが出来ろ。 従
って、ステップ593で、出力R6を付勢して入力に1
及びに2の状態を読取ることにより、初期スイッチオン
台レベルを決定することが出来る。 ステップ594で
、負荷(ランプ)が、成る制御された初期値1例えば最
大負荷の26To−4でオンに転じられる。 ステップ
595で、論理アドレスが予め選ばれた値、例えば/θ
進のりθ9夕に設定されて、初期設定順序が完了する。
のリンクが開放している場合、第グの初期スイッチオン
・レベル、例えば乙θ係を予め選ぶことが出来ろ。 従
って、ステップ593で、出力R6を付勢して入力に1
及びに2の状態を読取ることにより、初期スイッチオン
台レベルを決定することが出来る。 ステップ594で
、負荷(ランプ)が、成る制御された初期値1例えば最
大負荷の26To−4でオンに転じられる。 ステップ
595で、論理アドレスが予め選ばれた値、例えば/θ
進のりθ9夕に設定されて、初期設定順序が完了する。
こ\でプログラムはループの節600に入る。
主又は実行ループ順序がループ節600で開始される(
第、!?a図)。 もし負荷(ランプ)が「オフ」状態
にあれば、ルーチンはステップ602へ進み、と\で線
R2を不作動にすることにより(光電池)センサ212
が不作動にされる。 ランプがオフであった場合にステ
ップ602.又はランプがオンであった場合にステップ
601が終了した後。
第、!?a図)。 もし負荷(ランプ)が「オフ」状態
にあれば、ルーチンはステップ602へ進み、と\で線
R2を不作動にすることにより(光電池)センサ212
が不作動にされる。 ランプがオフであった場合にステ
ップ602.又はランプがオンであった場合にステップ
601が終了した後。
ステップ603で、線ROを付勢することによりデータ
入力線が付勢される。 これは制御モジュールがデー
タを受取るようにすると共に、データ送信器475が前
にデータ母線210C’を捕捉していた場合は該母線を
解放する。 ステップ602の完了時、ステップ604
に入り、マイクロコンピュータ214に設けられたウォ
ッチドッグ(watch −dog )タイマが切換え
られて、外部回路(図示せず)[より、制御モジュール
が主ループを正しく実行しているかどうか決定できるよ
うにする。 次に第♂a図の流れ図中のその後のステッ
プに入る。
入力線が付勢される。 これは制御モジュールがデー
タを受取るようにすると共に、データ送信器475が前
にデータ母線210C’を捕捉していた場合は該母線を
解放する。 ステップ602の完了時、ステップ604
に入り、マイクロコンピュータ214に設けられたウォ
ッチドッグ(watch −dog )タイマが切換え
られて、外部回路(図示せず)[より、制御モジュール
が主ループを正しく実行しているかどうか決定できるよ
うにする。 次に第♂a図の流れ図中のその後のステッ
プに入る。
入力試験ルーチンが決定ステップ623aから始まり、
このステップで、全ての局部制御スイッチ手段211%
「オフ」条件が局部制御インターフェイス手段出力22
2aの2進状態を検査することにより試験される。 も
し局部スイッチが「オフ」条件の位置にある場合、プロ
グラムはオフ/ダウン・スイッチング拳サブルーチン0
FD3W(第ざ6図)を呼出す。 オフ・スイッチを使
う必要がない場合、「薄明り」フラグDMFLGがステ
ップ631でリセットされ、そして比較ステップ632
に入る。 ステップ632で、全ての局部制御オン−ス
イッチの条件が試験される。 成る論理レベルが存在す
る場合、少なくとも1つの局部オン・・スイッチが作動
状態にあり、プログラムはステップ635のオン/アッ
プ・′スイッチング・ルーチン0NUSW (第fc図
)を呼出す。 もし局部オン・スイッチが作動状態にな
ければ、ステップ636で「明るい」フラグBRFLG
がリセットされ、決定ステップ637へ続く。 ステッ
プ637で、センサ(光電池)母線が付勢されているか
どうか検査される。
このステップで、全ての局部制御スイッチ手段211%
「オフ」条件が局部制御インターフェイス手段出力22
2aの2進状態を検査することにより試験される。 も
し局部スイッチが「オフ」条件の位置にある場合、プロ
グラムはオフ/ダウン・スイッチング拳サブルーチン0
FD3W(第ざ6図)を呼出す。 オフ・スイッチを使
う必要がない場合、「薄明り」フラグDMFLGがステ
ップ631でリセットされ、そして比較ステップ632
に入る。 ステップ632で、全ての局部制御オン−ス
イッチの条件が試験される。 成る論理レベルが存在す
る場合、少なくとも1つの局部オン・・スイッチが作動
状態にあり、プログラムはステップ635のオン/アッ
プ・′スイッチング・ルーチン0NUSW (第fc図
)を呼出す。 もし局部オン・スイッチが作動状態にな
ければ、ステップ636で「明るい」フラグBRFLG
がリセットされ、決定ステップ637へ続く。 ステッ
プ637で、センサ(光電池)母線が付勢されているか
どうか検査される。
節630のオフ/薄明りスイッチング・サブルーチン0
FDSW(第ざ6図)は、オフ・スイッチの閉路が検出
されたとき呼出される。 ステ・7プ672で、マイク
ロコンピュータ214′はスイ・ノチ接点の閉路のデバ
ウンシング(debouncing )のために用いら
れる。 中央制御器母線がステップ673で検査される
。 もし母線が作動状態であれば。
FDSW(第ざ6図)は、オフ・スイッチの閉路が検出
されたとき呼出される。 ステ・7プ672で、マイク
ロコンピュータ214′はスイ・ノチ接点の閉路のデバ
ウンシング(debouncing )のために用いら
れる。 中央制御器母線がステップ673で検査される
。 もし母線が作動状態であれば。
ステップ674に入り、入力Kが再びオフ・スイ・lチ
閉路に対して検査される。 もしオフ管スイッチが押
されていなかった場合、プログラムはループの節600
へ出る。 オフ・スイッチが押されている場合、リセッ
ト・フラグがステップ675でクリアされ、そしてステ
ップ676 K入り、負荷(ランプ)がオフ状態にある
かどうか決定する。 ランプがオフ状態にあれば1局部
オフ・スイッチの閉路の他に何ら別の作用を行う必要が
なく、ステップ676はループの節600へ出る。 負
荷がオンであれば、「明るい」フラグBRFLCがリセ
ットされ(ステップ677)、「薄明り」フラグDMF
’LGがステップ678で試験される。 フラグDMF
LG がセットされていれば、制御はステップ670の
減光ルーチンDIM(第1d図)に分岐する。
閉路に対して検査される。 もしオフ管スイッチが押
されていなかった場合、プログラムはループの節600
へ出る。 オフ・スイッチが押されている場合、リセッ
ト・フラグがステップ675でクリアされ、そしてステ
ップ676 K入り、負荷(ランプ)がオフ状態にある
かどうか決定する。 ランプがオフ状態にあれば1局部
オフ・スイッチの閉路の他に何ら別の作用を行う必要が
なく、ステップ676はループの節600へ出る。 負
荷がオンであれば、「明るい」フラグBRFLCがリセ
ットされ(ステップ677)、「薄明り」フラグDMF
’LGがステップ678で試験される。 フラグDMF
LG がセットされていれば、制御はステップ670の
減光ルーチンDIM(第1d図)に分岐する。
フラグ1)MFLGがセットされていない場合、ステッ
プ678はステップ679へ進み、こ\で%秒の遅延を
生じる。 中央制御器母線が作動状態であれば(ステッ
プ622’)、INPT2サブルーチン(ステップ62
4)が呼出される。 母線が作動状態でない場合、フラ
グCLFLGがステップ680でクリアされ、(ステッ
プ681で)オフ・スイッチが検査される。 オフ・ス
イッチがもはや押されていない場合、これは使用者がラ
ンプの停止を要求したことを表わしているので、ステッ
プ682に入シ。
プ678はステップ679へ進み、こ\で%秒の遅延を
生じる。 中央制御器母線が作動状態であれば(ステッ
プ622’)、INPT2サブルーチン(ステップ62
4)が呼出される。 母線が作動状態でない場合、フラ
グCLFLGがステップ680でクリアされ、(ステッ
プ681で)オフ・スイッチが検査される。 オフ・ス
イッチがもはや押されていない場合、これは使用者がラ
ンプの停止を要求したことを表わしているので、ステッ
プ682に入シ。
ランプをオフに転じ、そしてプログラムはループ600
へ戻る。 %秒の遅延の後、スイッチがオフ状態に押し
続けられていると、これは使用者がランプをオフに停止
させるのでなく、減光するように要求していることを表
わす。 従って、ステ・ノブ6700減光サブルーチン
DIM(第ざ4図)が呼出される。 制御モジュール2
10′は、照明制御システムに用いられる場合、スイッ
チの「オフ」側を短時間作動すると直ちにランプをオフ
に転じ。
へ戻る。 %秒の遅延の後、スイッチがオフ状態に押し
続けられていると、これは使用者がランプをオフに停止
させるのでなく、減光するように要求していることを表
わす。 従って、ステ・ノブ6700減光サブルーチン
DIM(第ざ4図)が呼出される。 制御モジュール2
10′は、照明制御システムに用いられる場合、スイッ
チの「オフ」側を短時間作動すると直ちにランプをオフ
に転じ。
オフ・スイッチを作動し続けるとランプを薄暗く。
すなわち減光するように動作する。 同様に、ランプe
レベルはスイッチの反対側すなわちオン部分を押し続け
ることにより増加(明るく)することが出来る。 短時
間の「オン」作動は即時オン信号として解釈される。
第1C図のステップ635から始まるオン/アップ・ス
イッチング・サブルーチン0NUSWを参照されたい。
レベルはスイッチの反対側すなわちオン部分を押し続け
ることにより増加(明るく)することが出来る。 短時
間の「オン」作動は即時オン信号として解釈される。
第1C図のステップ635から始まるオン/アップ・ス
イッチング・サブルーチン0NUSWを参照されたい。
サブルーチン0NU8Wのステップ635が呼出された
時、マイクロコンピュータは最初、ステップ684で、
オン赤スイッチ閉路のデバウンシングを行う。 もb最
大レベルMXLVLが現在ゼロ・レベルに設定されてい
ると(ステップ685)、負荷はオンに転じることも増
加することも出来ず。
時、マイクロコンピュータは最初、ステップ684で、
オン赤スイッチ閉路のデバウンシングを行う。 もb最
大レベルMXLVLが現在ゼロ・レベルに設定されてい
ると(ステップ685)、負荷はオンに転じることも増
加することも出来ず。
プログラムはループの節600へ出る。 レベルMXL
VLがゼロに設定されていなければ、ステップ686に
入り、中央制御器母線が作動状態にあるかどうか再び検
査する。 母線が作動状態であれば、プログラムはルー
プの節600へ戻る。 母線が作動状態になければ、決
定ステップ687に入り。
VLがゼロに設定されていなければ、ステップ686に
入り、中央制御器母線が作動状態にあるかどうか再び検
査する。 母線が作動状態であれば、プログラムはルー
プの節600へ戻る。 母線が作動状態になければ、決
定ステップ687に入り。
局部制御オン・スイッチ手段の状態が検査される。
オン・スイッチ手段が押されていない場合、オン又はア
ップ・スイッチング条件は必要とされず、ステップ68
7は再びループの節600へ出る。 然し、オン・スイ
ッチが押されていれば、ステップ687はステップ68
8へ出て、こ\で「薄明り」フラグDMFLGがクリア
される。 フラグBRFLGがセットされていれば(ス
テップ689 ) 、ランプは7レベル明るくすること
が出来、プログラムはフラグCLFLGをクリアしくス
テップ689a )、次いで第fe図の「明るい」サブ
ルーチンBRITEの節665へ行く。 負荷レベルを
減じようとする(ランプを薄暗くする)場合には、第2
4図のサブルーチンDiMが用いられる。
ップ・スイッチング条件は必要とされず、ステップ68
7は再びループの節600へ出る。 然し、オン・スイ
ッチが押されていれば、ステップ687はステップ68
8へ出て、こ\で「薄明り」フラグDMFLGがクリア
される。 フラグBRFLGがセットされていれば(ス
テップ689 ) 、ランプは7レベル明るくすること
が出来、プログラムはフラグCLFLGをクリアしくス
テップ689a )、次いで第fe図の「明るい」サブ
ルーチンBRITEの節665へ行く。 負荷レベルを
減じようとする(ランプを薄暗くする)場合には、第2
4図のサブルーチンDiMが用いられる。
ランプ出力サブルーチンLMPOUT(第1f図)は、
センサからの要求、中央制御器からの要求または局部制
御スイッチ閉路要求の内の7つに応答して、2つのレベ
ル間でゆっくりしたレベル変化を生じさせる為に用いら
れる。
センサからの要求、中央制御器からの要求または局部制
御スイッチ閉路要求の内の7つに応答して、2つのレベ
ル間でゆっくりしたレベル変化を生じさせる為に用いら
れる。
負荷レベルの増加が指令された場合、負荷レベル増加ル
ーチンBRITEの節665(第と0図)が呼出される
。 ルーチンはステップ737で指令フラグCMDFL
を試験することから始まる。 その後のステップは図か
ら明らかであろう。
ーチンBRITEの節665(第と0図)が呼出される
。 ルーチンはステップ737で指令フラグCMDFL
を試験することから始まる。 その後のステップは図か
ら明らかであろう。
中央制御器母線の指令を復号するためのサブルーチンC
MDDECが第22図に示されている。
MDDECが第22図に示されている。
CMDD E Cの節800には、特定の制御モジュー
ルにアドレスされたメツセージを受敗って、指示された
制御機能を実行することが要求された時に入る。 受信
したメツセージの機能ワードはRAM中の受信緩衝器R
BUFに記憶されており、そこからステップ822等で
検索される。
ルにアドレスされたメツセージを受敗って、指示された
制御機能を実行することが要求された時に入る。 受信
したメツセージの機能ワードはRAM中の受信緩衝器R
BUFに記憶されており、そこからステップ822等で
検索される。
中央制御器がゆつくシしたレベル変化を指令した場合、
5LOLVLモード835(第!i図)に入り、負荷(
ランプ)のオン/オフ状態が始めにステップ891で検
査される。、 もし負荷(ランプ)がオフであれば、何
らしベルの変化は生ぜず、制御はループの節600へ分
岐する。 ランプがオン状態にあれば、新しいレベルの
データNLVLが入力データ緩衝器から得られる(ステ
ップ892)。
5LOLVLモード835(第!i図)に入り、負荷(
ランプ)のオン/オフ状態が始めにステップ891で検
査される。、 もし負荷(ランプ)がオフであれば、何
らしベルの変化は生ぜず、制御はループの節600へ分
岐する。 ランプがオン状態にあれば、新しいレベルの
データNLVLが入力データ緩衝器から得られる(ステ
ップ892)。
指令された新しいレベルのデータNLVLがゼロに等し
い場合(ステップ893)、それはステップ894で!
動的にゼロでないレベルに増分される。
い場合(ステップ893)、それはステップ894で!
動的にゼロでないレベルに増分される。
もし新しいレベルが許容可能な最大レベルよシ小さけれ
ば(ステップ895 ”) 、とのとき光電池センサが
ステップ896で不作動にされる。 新しいレベルのデ
ータが許容可能な最大レベル以上である場合、この新し
いレベルのデータはステップ897で許容可能な最大レ
ベルMXLVLに等しくなる様に変更され、その後(ス
テップ898で)光電池センサが付勢される。 ステッ
プ896又は898での光電池センサの作動後、5LO
LVOの節900に入る。 「ゆっくりしたレベル変
化」サブルーチンは、サブルーチンBRITEの節66
5を呼出すことによって終了する。
ば(ステップ895 ”) 、とのとき光電池センサが
ステップ896で不作動にされる。 新しいレベルのデ
ータが許容可能な最大レベル以上である場合、この新し
いレベルのデータはステップ897で許容可能な最大レ
ベルMXLVLに等しくなる様に変更され、その後(ス
テップ898で)光電池センサが付勢される。 ステッ
プ896又は898での光電池センサの作動後、5LO
LVOの節900に入る。 「ゆっくりしたレベル変
化」サブルーチンは、サブルーチンBRITEの節66
5を呼出すことによって終了する。
第7図は本発明の原理を利用したプログラマブル信号振
幅制御回路およびこの回路を用いるシステムの一部の概
略ブロック図、第1a図および第7b図は第7.図の回
路中に用いられる制御回路網の別の例を夫々示す回路図
、第2a図および第2b図は第1図の回路の1つの動状
モードにおいて該回路中に生じる波形を同じ時間軸で示
す波形図、第3a図および第3b図は第1図の回路の別
の動作モードにおいて該回路中に生じる波形を同じ時間
軸で示す波形図、第3C図はパルス幅変調又はデユーテ
ィサイクル変調を用いた制御方法を第3b図の波形と関
連して例示する波形図、第9図は第3a図および第3b
図の動作モードに従って出力信号振幅を徐々に変化させ
るために、第7図のプログラマブル信号振幅制御回路に
用いる実施するための制御モジュールの好ましい実施例
の概略図、第と3図乃至第1j図は第!図乃至第2a図
の制御モジュール回路によシその制御機態を行う態様を
理解するのに役立つ流れ図である。 図中、10はプログラマブル信号振幅制御回路、10′
は論理制御回路、12は整流器/波器回路、20.20
は発振器手段、 22.22は演算増幅器、23.36
は分圧器、 30.32.34 は振幅制御スイッチン
グ手段、 aoa、 30bはラッチ、82゜90 は
フリップフロップ、92.94はカウンタ、100け比
較器を表わす。 第1頁の続き 0発 明 者 サルバトーレ・フランク・ナテイ・ジュ
ニア アメリカ合衆国ニューヨーク州 シラキューズ・ウェストプルツ ク・ヒルズ・ドライブ7−7(番 地なし) 手続補正書(ハ) 1、事件の表示 昭和57年特許願第088164号 2、発明の名称 波形発生器の出方を変化させる方法および制御回路3、
補正をする者 事件との関係 出願人 住 所 アメリカ会衆1B、12305、ニューヨー
ク州、スケネクタデイ、リバーロード、1番 名 称 ゼネラル・エレクトリック・カンバニイ代表
者 サムソン・ヘルツゴツト 4、代理人 住 所 107東京都港区赤坂1丁目14番14号第
35−和ビル 4@ 日本ゼネラル・エレクトリック株式会社・極東特許部内
電話(588)5200−52.07 6、補正の対象 図面 7、補正の内容 図面の浄1(内容に変更なし) 8、添付書類の目録 浄書図面 1通
幅制御回路およびこの回路を用いるシステムの一部の概
略ブロック図、第1a図および第7b図は第7.図の回
路中に用いられる制御回路網の別の例を夫々示す回路図
、第2a図および第2b図は第1図の回路の1つの動状
モードにおいて該回路中に生じる波形を同じ時間軸で示
す波形図、第3a図および第3b図は第1図の回路の別
の動作モードにおいて該回路中に生じる波形を同じ時間
軸で示す波形図、第3C図はパルス幅変調又はデユーテ
ィサイクル変調を用いた制御方法を第3b図の波形と関
連して例示する波形図、第9図は第3a図および第3b
図の動作モードに従って出力信号振幅を徐々に変化させ
るために、第7図のプログラマブル信号振幅制御回路に
用いる実施するための制御モジュールの好ましい実施例
の概略図、第と3図乃至第1j図は第!図乃至第2a図
の制御モジュール回路によシその制御機態を行う態様を
理解するのに役立つ流れ図である。 図中、10はプログラマブル信号振幅制御回路、10′
は論理制御回路、12は整流器/波器回路、20.20
は発振器手段、 22.22は演算増幅器、23.36
は分圧器、 30.32.34 は振幅制御スイッチン
グ手段、 aoa、 30bはラッチ、82゜90 は
フリップフロップ、92.94はカウンタ、100け比
較器を表わす。 第1頁の続き 0発 明 者 サルバトーレ・フランク・ナテイ・ジュ
ニア アメリカ合衆国ニューヨーク州 シラキューズ・ウェストプルツ ク・ヒルズ・ドライブ7−7(番 地なし) 手続補正書(ハ) 1、事件の表示 昭和57年特許願第088164号 2、発明の名称 波形発生器の出方を変化させる方法および制御回路3、
補正をする者 事件との関係 出願人 住 所 アメリカ会衆1B、12305、ニューヨー
ク州、スケネクタデイ、リバーロード、1番 名 称 ゼネラル・エレクトリック・カンバニイ代表
者 サムソン・ヘルツゴツト 4、代理人 住 所 107東京都港区赤坂1丁目14番14号第
35−和ビル 4@ 日本ゼネラル・エレクトリック株式会社・極東特許部内
電話(588)5200−52.07 6、補正の対象 図面 7、補正の内容 図面の浄1(内容に変更なし) 8、添付書類の目録 浄書図面 1通
Claims (1)
- 【特許請求の範囲】 (11制御信号(Vo)を初期値から所望値に変えるた
め、波形発生器(20)の出力を変化させる制御回路(
to’)であって。 各々予定数の波形サイクルを含む予定数の制御期間の各
々の制御期間の間、波形の特性(たとえば振幅)を/サ
イクル毎の基準で変化させる変、調子段(22’、 R
4,aoa、 aob )と、前記変調手段の出力を処
理し、前記特性(たとえば振幅)の平均値に対応したレ
ベルを持つ制御信号(Vo)を発生する手段(12)と
。 前記変調手段に結合されていて、前記初期値に対応した
第1の状態および前記所望値に対応した第2の状態に前
記特性を選択的に設定する第7の制御手段(30)と。 前記第7の制御手段(30)に結合されていて。 イ前記波形の特性を、最初の制御期・間の内の所定数の
サイクルの間前記第2の状態に設定し、最初の制御期間
の残シのサイクルの間前記第1の状態に設定し、口)そ
の後の相次ぐ各制御期間の間、前記第2の状態のサイク
ル鞠な増加すると共に前記第1の状態のサイクル数を減
少し【、最後の制御期間では前記第一の状態だけの波形
サイクルが得られるようにし、そして(ハ)その後、相
次ぐサイクルの間、前記波形の特性を前記第一の状態に
設定し第2の制御手段(92,94,100)とを有す
ることを特徴とする制御回路。 (2) 前記波形が矩〆あシ、前記特性が振幅あるい
はデユーティサイクルである特許請求の範囲第7項記載
の制御回路。 (3)前記波形の特性を所定の最小および最大状態の範
囲内に維持する手段(22’、n、Q、 R’2. R
′5゜R′l)を含む特許請求の範囲第1項または第2
項記載の制御回路。 (4) 前記制御信号が可変直流レベルである特許請
求の範囲第1項1、第一項または第3項記載の制御回路
。 (5) 前記変調手段が、第1および第2の抵抗(”
I、R’2) よ″り成る入力分圧器と、第3および
第グの抵抗CR/、、 R′l> よ構成る帰還分圧
器とを備えた電圧ホロワとして接続された演算増幅器(
22)と、少なくとも前記抵抗のひとつを/サイクル毎
の基準で変化させる手段(S、、 S2. S、)
と≠構成されている特許請求の範囲第1項乃至第9項の
いずれか7項に記載の制御回路。 (6)前記入力分圧器の少なくともひとつの抵抗を、前
記制御信号の最小値が得られるように設定する手段(3
2)と、前記帰還分圧器の少なくともひとつの抵抗を、
前記制御信号の最大値が得られるように設定する手段(
34)とを含む特許請求の範囲第1項記載の制御回路。 (7)前記波形の特性が、最初の制御期間の/サイクル
の間前記#、2の状態に設定され、この第2の状態のサ
イクルの数がその後の相次ぐ各制御期間毎に/サイクル
ずつ増加される特許請求の範囲第1項乃至第6項のいず
れか7項に記載の制御回路。 (8)前記第2の状態の波形のサイクル数が、最初の制
御期間め後に続く各制御期間毎に2nずつ増加する特許
請求の範囲第1項乃至第6項のいずれか7項に記載の制
御回路。 (9)前記第1の制御手段が一対のラッチ回路(30a
、 30b)より成る特許請求の範囲第1項乃至第と項
のいずれか7項に記載の制御回路。 al 前記変調手段の出力を処理する前記手段が、整
流器およびF波器回路(12)より成る特許請求の範囲
第7項乃至第9項のいずれか7項に記載の制御回路。 011 制御信号(vo)を初期値から所望値に変え
るため波形発生器(22’)の出力を変化させる方法で
あって、 各々予定数の波形サイクルを含む予定数の制御期間の内
の各々の制御期間の間、波形の特性(たとえば振幅)を
7サイクル毎の基準で変調し。 変調された波形を処理して、前記特性(たとえば、振幅
)の平均値に対応したレベルを持つ制御信号(Vo)を
発生し。 前記特性を、前記初期値に対応した第1の状態および前
記所望値に対応した第2の状態に選択的に設定し、
゛ 前記波形の特性を、最初の制御期間の内の所定数のサイ
クルの間前記第コの状態に設定し、最初の制御期間の残
りのサイクルの間前記第1の状態に設定し、 その後の相次ぐ各制御期間の間、最後の制御期間が第2
の状態のみの波形サイクルを営むようになるまで、第2
の状態のサイクル数を増加すると共に、第1の状態のサ
イクル数を減少させ、そして その後、相次ぐサイクルの間、前記波形の特性を第2の
状態°に設定する。各段階を有する方法。 (12+ 前記波形が矩形である特許請求の範囲第1
/項記載の方法。 ++3) 前記波形の特性を所定の最小および最大状
態の範囲内に維持する段階を含む特許請求の範囲第1/
項または第72項記載の方法。 (+41 前記制御信号が可変直流レベルである特許
請求の範囲第1/導、第7.2項または第73項記載の
方法。 051 前記波形の特性が振幅あるいはデユーティサ
イクルである特許請求の範囲第1/項乃至第14を項の
いずれか7項に記載の方法。 aυ 前記制御信号を初期値と所望値との間で急速に変
化させるため制御期間の数を減少させる段階を含む特許
請求の範囲第7)項乃至第1j項のいずれか7項に記載
の方法。 (171急速な変化を行わせるため制御期間の数をゼロ
に減少させる段階を含む特許請求の範囲第1≦項記載の
方法。 a8 前記波形の特性を、最初の制御期間の/サイク
ルの間前記第2の状態に設定し、この第2の状態のサイ
クルの数をその後の相次ぐ各制御期間毎に/サイクルず
つ増加させる段階を含む特許請求の範囲第1/項乃至第
17項のいずれか7項に記載の方法。 a9 前記第2の状態の波形のサイクル数を、最初の
制御則1間の後に続く各制御期間毎に2 ずつ増加させ
る特許請求の範囲第1/項乃至第72項のいずれか70
項に記載の方法。 ■ 前記処理段階が、変調された波形の整流およびp波
を行うことより成る特許請求の範囲第1/項乃至第19
項のいずれか/″項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US267330 | 1981-05-26 | ||
US06/267,330 US4484295A (en) | 1981-05-26 | 1981-05-26 | Control circuit and method for varying the output of a waveform generator to gradually or rapidly vary a control signal from an initial value to a desired value |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5819907A true JPS5819907A (ja) | 1983-02-05 |
Family
ID=23018342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57088164A Pending JPS5819907A (ja) | 1981-05-26 | 1982-05-26 | 波形発生器の出力を変化させる方法および制御回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4484295A (ja) |
EP (1) | EP0067010B1 (ja) |
JP (1) | JPS5819907A (ja) |
CA (1) | CA1199078A (ja) |
DE (1) | DE3266157D1 (ja) |
IT (1) | IT1152775B (ja) |
MX (1) | MX151514A (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2145587B (en) * | 1983-08-25 | 1987-06-10 | Lutron Electronics Co | Gas discharging lamp dimming system |
JP2701836B2 (ja) * | 1985-03-14 | 1998-01-21 | オムロン株式会社 | 回路折抗値調整方法 |
IT1207055B (it) * | 1985-05-28 | 1989-05-17 | Montedison Spa | Microprocessore per programmatori di rampe di tensioni per ottenere incrementi minimi di tensione programmabile dell'ordine del millivolt. |
US4931988A (en) * | 1986-11-19 | 1990-06-05 | Ricoh Company, Ltd. | Communication apparatus with a remotely adjustable signal level function |
PL159191B1 (pl) * | 1988-01-22 | 1992-11-30 | Janusz Dziubinski | Uklad sterowania parametrami oswietlenia elektrycznego zródla swiatla PL |
US4903181A (en) * | 1989-05-16 | 1990-02-20 | American Telephone And Telegraph Company, At&T Bell Laboratories | Power converter having parallel power switching systems coupled by an impedance inversion network |
US5103110A (en) * | 1989-10-20 | 1992-04-07 | Keltronics Corporation | Programmable power supply |
US5133055A (en) * | 1990-01-16 | 1992-07-21 | Physio Systems, Inc. | Signal processor for personal computers |
US5079399A (en) * | 1990-08-06 | 1992-01-07 | Denki Kogyo Co., Ltd. | High-frequency induction heating apparatus |
US5192916A (en) * | 1991-09-20 | 1993-03-09 | Mos Electronics Corporation | Charge-pump phase locked loop circuit |
US6828733B1 (en) * | 1998-10-30 | 2004-12-07 | David B. Crenshaw | Remote lamp control apparatus |
US6401046B1 (en) * | 1999-09-22 | 2002-06-04 | Visteon Global Technologies, Inc. | Modulated interface for remote signals |
US6753849B1 (en) * | 1999-10-27 | 2004-06-22 | Ken Curran & Associates | Universal remote TV mouse |
JP4258986B2 (ja) * | 2001-03-16 | 2009-04-30 | 沖電気工業株式会社 | 通信制御装置の制御方法およびネットワーク管理システムの制御プログラム |
EP1317064A1 (en) * | 2001-11-28 | 2003-06-04 | TTPCOM Limited | Transmitter RF power control |
EP1552372B1 (en) * | 2002-10-18 | 2015-03-25 | Thomson Licensing | Bus controlled power switch |
TWI222269B (en) * | 2003-01-10 | 2004-10-11 | Realtek Semiconductor Corp | Operation amplifier circuit having ladder-shaped resistor framework |
TWI257202B (en) | 2005-05-04 | 2006-06-21 | Realtek Semiconductor Corp | Filter of tunable bandwidth |
US7498790B2 (en) * | 2004-10-29 | 2009-03-03 | Intel Corporation | Switching regulator frequency control |
US7480534B2 (en) * | 2005-05-17 | 2009-01-20 | The Watt Stopper | Computer assisted lighting control system |
US20070042729A1 (en) * | 2005-08-16 | 2007-02-22 | Baaman David W | Inductive power supply, remote device powered by inductive power supply and method for operating same |
JP4920374B2 (ja) * | 2006-11-09 | 2012-04-18 | 株式会社東芝 | Mos抵抗制御装置、mos減衰器 |
ES2317603T3 (es) * | 2007-03-28 | 2009-04-16 | Chuan Shih Industrial Co., Ldt. | Procedimiento para controlar el ahorro de energia de un modulo de alumbrado. |
US7683709B1 (en) | 2008-06-05 | 2010-03-23 | The United States Of America As Represented By The Secretary Of The Navy | Low frequency power amplifier employing high frequency magnetic components |
KR101525209B1 (ko) * | 2008-11-04 | 2015-06-05 | 삼성전자주식회사 | 모듈 테스트 장치 및 그것을 포함하는 테스트 시스템 |
US8229382B2 (en) * | 2009-01-16 | 2012-07-24 | University Of Macau | Switched current resistor programmable gain array for low-voltage wireless LAN and method using the same |
JP5170117B2 (ja) * | 2010-01-18 | 2013-03-27 | 株式会社村田製作所 | スイッチング制御回路及びスイッチング電源装置 |
US9395730B2 (en) * | 2013-06-27 | 2016-07-19 | Stmicroelectronics International N.V. | Voltage regulator |
US9229462B2 (en) | 2013-06-27 | 2016-01-05 | Stmicroelectronics International N.V. | Capless on chip voltage regulator using adaptive bulk bias |
JP7300369B2 (ja) * | 2019-10-30 | 2023-06-29 | オークマ株式会社 | 工作機械における主軸回転速度のモニタ装置及びモニタ方法、工作機械 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3579138A (en) * | 1969-08-25 | 1971-05-18 | American Optical Corp | Automatic gain presetting circuit |
GB1410592A (en) * | 1971-10-04 | 1975-10-22 | Dolby Laboratories Inc | Controlled impedance devices |
US3793557A (en) * | 1972-07-17 | 1974-02-19 | Berkey Colortran | Dimmer circuit and gapped core inductor useful therewith |
US3859561A (en) * | 1973-04-20 | 1975-01-07 | Benjamin F Gilbreath | Multiple scene lighting controller |
US3883815A (en) * | 1973-08-15 | 1975-05-13 | Westinghouse Air Brake Co | Fail-safe selectable low-pass filtering |
US3968401A (en) * | 1974-11-27 | 1976-07-06 | Strand Century Incorporated | Apparatus for controlling the intensity of a light source |
US3991301A (en) * | 1975-05-29 | 1976-11-09 | Westinghouse Electric Corporation | Logarithmic frequency to voltage converter |
GB1515904A (en) * | 1975-09-11 | 1978-06-28 | Orange Musical Ind Ltd | Digitally controlled amplifying equipment |
US4048576A (en) * | 1975-11-28 | 1977-09-13 | Gte Automatic Electric Laboratories Incorporated | Transistor amplifier stage with selectively adjustable gain control circuit |
US4110708A (en) * | 1977-03-25 | 1978-08-29 | Harris Corporation | Multichannel modulation system including automatic gain shifter |
JPS5443822A (en) * | 1977-09-14 | 1979-04-06 | Nippon Steel Corp | Manufacture of high tensile hot rolled steel sheet with low intrafacial plastic anisotropy |
US4132957A (en) * | 1977-10-26 | 1979-01-02 | Hekimian Laboratories, Inc. | Programmable amplifier |
US4176398A (en) * | 1978-02-27 | 1979-11-27 | Battelle Development Corporation | Ramp generator |
JPS5525209A (en) * | 1978-08-11 | 1980-02-22 | Hitachi Ltd | Gain control circuit |
JPS5617506A (en) * | 1979-07-23 | 1981-02-19 | Sony Corp | Digital type gain control device |
-
1981
- 1981-05-26 US US06/267,330 patent/US4484295A/en not_active Expired - Fee Related
-
1982
- 1982-05-14 CA CA000403042A patent/CA1199078A/en not_active Expired
- 1982-05-26 EP EP82302706A patent/EP0067010B1/en not_active Expired
- 1982-05-26 JP JP57088164A patent/JPS5819907A/ja active Pending
- 1982-05-26 IT IT21502/82A patent/IT1152775B/it active
- 1982-05-26 MX MX192882A patent/MX151514A/es unknown
- 1982-05-26 DE DE8282302706T patent/DE3266157D1/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
MX151514A (es) | 1984-12-05 |
DE3266157D1 (en) | 1985-10-17 |
US4484295A (en) | 1984-11-20 |
EP0067010A1 (en) | 1982-12-15 |
IT8221502A0 (it) | 1982-05-26 |
IT1152775B (it) | 1987-01-14 |
EP0067010B1 (en) | 1985-09-11 |
CA1199078A (en) | 1986-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5819907A (ja) | 波形発生器の出力を変化させる方法および制御回路 | |
US5838116A (en) | Fluorescent light ballast with information transmission circuitry | |
US6339298B1 (en) | Dimming ballast resonant feedback circuit | |
US5539281A (en) | Externally dimmable electronic ballast | |
JP4892522B2 (ja) | 光源およびその駆動装置 | |
US6218788B1 (en) | Floating IC driven dimming ballast | |
US6654268B2 (en) | Method and apparatus for controlling minimum brightness of a fluorescent lamp | |
US5396155A (en) | Self-dimming electronic ballast | |
US6946806B1 (en) | Method and apparatus for controlling minimum brightness of a fluorescent lamp | |
KR880013299A (ko) | 위상 제어신호 입력을 지닌 전력제어회로 | |
JPH10247868A (ja) | Acライン上でパルス伝送を利用する電力線通信システム | |
TW201026154A (en) | Light source driving circuit | |
US5382882A (en) | Power supply circuit for a gas discharge lamp | |
JPH08315993A (ja) | 放電灯点灯回路 | |
JPH0336963A (ja) | インバータ装置 | |
US5493181A (en) | Capacitive lamp out detector | |
US5047690A (en) | Inverter power supply and ballast circuit | |
US6122182A (en) | Direct AC to AC power conversion apparatus for controlling power delivered to a load | |
CN101401489A (zh) | 用于驱动灯的逆变器的关断时间调节器 | |
US5341067A (en) | Electronic ballast with trapezoidal voltage waveform | |
JP2011228063A (ja) | 発光ダイオード駆動調光回路、発光ダイオード照明装置、発光ダイオードバックライト装置、及び液晶表示装置 | |
WO2002078406A1 (fr) | Lampe a decharge electrique et appareil d'alimentation de lampe a decharge electrique | |
JP4125120B2 (ja) | Lcd装置及びlcdバックライト用インバータ回路 | |
US6788005B2 (en) | Inverter and lamp ignition system using the same | |
US20060186833A1 (en) | Fluorescent tube driver circuit system of pulse-width modulation control |