JPS5819907A - 波形発生器の出力を変化させる方法および制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、波形発生器の出力を変化させて制御信号を
初期値から所望値に徐々にもしくは急速に変えるための
制御回路および方法に関する。

各種の遠隔制御システムにおいては、直流制御信号のレ
ベル、又は交流制御信号の特性（振幅。

周波数、位相、パルス幅等）を変えることによって情報
を伝達することが望ましい。　しばしば、制御信号を発
生させる回路は、多数の高価な部品を必要とし、多くの
用途にとっては高価すぎることがある。

エネルギ管理制御システムにおいては、遠隔制御プログ
ラマブル照明システムを設けることが望ましく、特に、
ある区域における照明の最大レベルを設定して１個々の
使用者が所定の最大値以上に光出力を設定でき″な−い
様にするシステムを設けることが望ま″しい。　このよ
うなシステムではまた、個々の使用者が光出力を所定最
大レベルよシ低い値に容易に設定できるようにすること
も望ましい。　さらに、地域照明システムの出力をマイ
クロコンピュータ等によって中央設備から制御できるこ
ともきわめて望ましい。

たとえば照明を初めにつけたり又は消したプする時のよ
うに、照明のレベルを急激に変化させることができ、さ
らに、任意の選ばれた／対のレベル間で光出力を徐々に
変化させることのできる制御信号を供給することも極め
て望ましい。

本発明の一面によれば、波形発生器の出力を変化させて
制御信号を初期値から所望値に変える・制御回路を提供
する。　この制御回路は、予定の数の制御期間の各々の
制御期間（各制御期間には波形の予定数のサイクルが含
まれている）の間、ｌサイクル毎の基準で波形の特性を
変化させる変調手段と：変調手段の出力を処理して、波
形の特性の平均値に対応するレベルを持つ制御信号を発
生する手段と；明記変調手段に結合されていて。

前記初期値に対応した第１の状態又は前記所望値に対応
した第２の状態に波形特性を選択的に設定−する第７の
制御手段と；そして前記第１の制御半期間の内の所定数
の呑イク１．の間該筒２の状態に設定し、最初の制御期
間の残りのサイクルの間該間の間、前記第２の状態のサ
イクル数を増加すると共１・前記第１′）状態０サイ？
省数を減少し１・最後の制御期間が前記第２の状態のサ
イクルのみを持つようにし、そし≦仙）その後相欠ぐサ
イクルの間、波形特性を前記ｆ１．２の状態に設定する
第２゜の制御手段とを有するとζを特徴としている。

また本発明の別の面によれば、波形発生器の出力を変化
させて制御信号を初期値から所望値に変える方法を提供
する。　この方法は、各々予定の数の波形サイクルを含
む予定数の制御期間の各々の制御期間の間、波形の特性
をｌサイクル毎の基準で変調し；変調された波形を処理
して、前記特性の平均値に対応したレベルを持つ制御信
号を発生し；前記波形特性を、前記初期値に対応した第
７の状態又は前記所望値に対応した第２の状態に選択的
に設定し；前記波形特性を、最初の制御期間の内の所定
数のサイクルの間前記第λの状態に設定し、最初の制御
期間の残りのサイクルの間前記第１の状態に設定し：そ
の後の相次ぐ各制御期間の間、最後の制御期間が前記第
一の状態の波形サイクルのみを含むようになるまで、前
記第２の状態のサイクル数を増加すると共に、前記第１
の状態のサイクル数を減少させ；その後、相次ぐサイク
ルの間、前記波形特性を前記第一の状態に設定する、各
段階からなることを特徴とする。

第１図に示すように、また、米国特許出願第号（Ｒ，Ｄ
　−／２λグｊ）に記載されているように、プログラマ
ブル信号振幅制御回路１０は、共通端子１０ｂに対して
その出力端子１０ａに、調整可能な振幅を持つ周期的な
波形を供給する。

出力端子１０ａの振幅制御された周期的な波形信号は、
たとえば、一対の撚り線、同軸ケーブル等の伝達媒体１
１を介して整流器／Ｐ波器回路１２の入力端子１２ａ、
　１２ｂに伝送される。　整流器／Ｐ波器回路１２は隔
離用変圧器１４を有し、その−次巻線１４ａの両端間に
は制御回路１０の出力信号（大きさ■、）があられれる
。　変圧器の二次巻線１４ｂに生じる制御回路の周期的
波形は二次電圧■　を持つ。　この電圧■５　は、整流
ダイオード１５、ｐ波キャパシタ１６および負荷抵抗１
８によって直流アナログ電圧■。に変換されて、出力端
子１２Ｃおよび１２ｄ間に現われる。　この可変レベル
直流電圧制御信号■。ｉ／′ｉ、負荷、例えばプログラ
マブル照明システムに於ける可変出力けい光ランプ及び
安定器の組合せの照明出力レベルを設定するのに用いら
れる。　プログラマブル照明システムは、前記米国特許
出願に記載された型式のエネルギー管理制御シスチムめ
一部であってもよ□ い。

プログラマブル信号振幅制御回路１０は、所望の周波数
を持つ略一定振幅Ｖ。ｍの周期的な信号をその出力２０
ａに発生する発振器手段２０を有する。　発振器出力は
１、第１の分圧器２３を介して電力演算増幅器２２の非
反転入力端子２２ａに印加される。　第１の分圧器は、
直列抵抗Ｒ７と、演算増幅器の非反転入力端子と接地点
との間に接続された並列抵抗Ｒ２とを含む。

演算増幅器２２は、差動増幅器２４を有し。

この非反転入力２４ａは演算増幅器の非反転入力端子２
２Ｈに接続され１反転入力２４ｂは演算増幅器の反転入
力端子２２ｂに接続されている。　増幅器出力２４Ｃは
二抵抗２５を介して、一対の相補形の対　　・称な出力
トランジスタ゛２６および２７のベース電極に接続され
ている。

Ｘ算増幅器の出力２２Ｃ＃ｉ、直流隔離用キャパシタ２
９を介して回路の出力端子１０ａに接続されると共に、
帰還抵抗Ｒ５を介して演算増幅器の反転入力端子２２ｂ
に接続されている。　抵抗Ｒ５およびＲ２より成る分圧
器だけが演算増幅器の非反転入力に接続され、且つ帰還
抵抗Ｒ３だけが非反転入力と出力端子との間に接続され
ている場合。

演算増幅器回路は／より小さい利得（すなわちＩｔ２／
　Ｒ，＋　Ｒ２で与゛えられる利得）を持つ電圧ホロワ
とな６．したがって、発振器中力２０ａの信号と同一周
波数であるがそれよシも振幅の小さい出力信号を供給す
る。

複数の帰還抵抗素子Ｒ４ａ　−Ｒ２Ｈの一端が、演算増
幅器の反転入力端子２２ｂに接続され、他端は第１の振
幅制御スイッチング手段（ＡＣ８Ｍ）３Ｑの関連した個
々に制御し得る複数のスイッチ手段８１ａ　−Ｓｉｎ’
の一方の端子に夫々に接続されているみスイッチ手段８
１ａ−８ｉｎの他方の端子は、たとえば接地電位のよう
な固定電位に一緒に接続されている。　制−入力端子３
０ａはデジタル制御信号■８を受は取って、任意の特定
の時間にスイッチ手段８１ａ−８ｉｎの内のどのスイッ
チ手段を閉じるか又は開放するかを制御する。

このため、等価抵抗Ｒ′ｌが接地電位と演算増幅器入力
２２ｂとの間に接続されることとなる。

等価抵抗Ｒ′４の大きさは、抵抗素子Ｒ４ａ　−Ｒ２Ｈ
の内、関連するスイッチ手段５ｉａ−８ｉｎによシ接地
電位に接続された抵抗素子によって定まる。

従って、制御回路出力信号の振幅Ｖ　は、式％式％） で表わされる。　こ＼でもしＲ４とＲ２の比がＲ５とＲ
′４の比よりも示さければ、回路の出力端子１０ａでの
周期的な波形の振幅は１発振器手段２゜の出力振幅より
も大きくなる。　同様に、関連するスイッチ５ｌａ−８
１ｎのすべてを開放した場合のように１等価抵抗ＲＳが
抵抗Ｒ５よりも非常に大きければ、演算増幅器２２は利
得／を有する電圧ホロワになり、入力減衰器２３（抵抗
Ｒ４およびＦＬ２　　よ９成る）だけが信号振幅に作用
し、回路の出力信号は発振器手段２ｏの出力振幅よりも
小さい振幅になる。

複数の第２の抵抗素子Ｒ２ａ−Ｒ２ｏの一端が。

接地電位のような固定電位に接続され、他端は複数の個
々に制御し得るスイッチ手段、Ｓ）ａ　−８２ｎの関連
した一方の端子に夫々接続されている。　スイッチ５２
３−８２ｎの他方の端子は、すべて演算増幅器非反転入
力２２ａに並列に接続されており、このため関連する一
スイツチ手段８２ａ　−８２ｎが短絡すると抵抗素子Ｒ
２ａ　−Ｒ２ｎの各々は抵抗Ｒ２と並列となる。

スイッチ手段Ｓ２ａ　−８２ｎは、第２の振幅制御スイ
ッチング手段（ＡＣ８Ｍ）３２　の一部を構成し、デー
タ入力端子３２ａにおけるデジタル制御信号ｖｂのデー
タに従って夫々開放または閉成位置に設定される。

複数の別な抵抗素子Ｒｓａ　”’　Ｒｓｎの一端が、同
様に複数め個々に制御できる別なスイッチ手段Ｓ３ａ　
−８３ｎの関連する一方の端子に夫々接続されている。

　直列接続された抵抗−スイッチ回路の各々は、抵抗Ｒ
５と並列に接続されている。　スイッチ手段８３ａ　−
８３ｎの各々は、第３の振幅制御スイッチング手段（Ａ
Ｃ８Ｍ）３４の一部を構成し。

制御入力端子３４ａＫおける第３のデジタル情報信号■
。Ｋ言まれたデータに従って個々に制御される。

、デジタル制御信号Ｖ、、　ｖｂ、およびｖｏの各々は
、手動もしくは、マイクロコンピュータのようなプログ
ラマブル装置によって供給できる。　そして、実効抵抗
Ｒ；（演算増幅器の非反転入力端子２２ａと接地電位と
の間の等価抵抗）の大きさは、帰還抵抗Ｒ５（演算増幅
器の反転入力端子２２ｂと出力端子２２Ｃとの間の等価
抵抗）およびプログラムによって可変の抵抗Ｒ：（演算
増幅器の反転入力端子２２ｂと接地電位との間の等価抵
抗）の大きさを、夫々変えることができるのと同様に変
えることが出来る。　抵抗Ｒ１およびＲＳ　ｕプログラ
ムによって制御できる第２の抵抗分圧器３６を形成し、
その入力は出力端子２２Ｃに接続され、その出力は反転
入力端子２２ｂに接続されている。

そこで、制御回路の出力電圧Ｖ２は外＝ＶＯｒｒｌ（／
＋（Ｒ；／Ｒ：））　Ｘ（Ｒ′２／Ｒ，＋Ｒ，′２）　
　として与えられる。　もし、桓およびＲＳが同程度の
大きさであれば、抵抗Ｒ：の大きさを変えることによっ
て、発振器出力２０ａの信号の大きさよりも小さい値の
出力信号を出力端子ｉＱａ［得るようにすることができ
、一方、抵抗Ｒ（およびＲ１の値を調和して変化させる
ことによって、出力端子１０ａの出力信号の値を発振器
出力信号の大きさよシ大きい値あるいは等しい°値に設
定することができる。

したがって、広範囲の出力信号振幅が、データ信号Ｖ３
．Ｖｂおよび■。によってプログラム制御できる。　さ
らに、スイッチ手段８２ａ　−８２ｎの関連するひとつ
を短絡することによって一連の最小出力振幅の内の選ば
れた１つを設定することができ、このとき出力ステップ
の大きさはスイッチ手段８３ａ　−８３ｎおよび５ｌａ
−８ｉｎの一方又は両方によって制御できる。

こ＼で第１ａおよびｌｂ図を参照すると、プログラム制
御可能なステップ状に可変の抵抗（第７図において等価
抵抗Ｒ；　、Ｒ，’およびＲ４によってあられされる並
列の組）の各々は、直列接続された」連の複数の抵抗Ｒ
１，−塊。より成る等価抵抗■′Ｌｎと置き換えること
ができる。　抵抗Ｒ１，−Ｉ見。の間の接続点は、関連
する複数のスイッチ手段Ｓ。１−８Ｍの内の１つを閉じ
るによって共通線４０に接続される。

同様に１等価抵抗の各々は、一連の直列抵抗ｎ八、　−
ａ；より成る等価抵抗堀によって置き換えることができ
る。　直列抵抗Ｒ，；、　−Ｒ′ｎｎの間の一対の隣り
合う接続点け、関連する複数のスイッチ手段Ｓｎ、−８
ｍによって選択的に短絡される。。

抵抗ｎ、：、　Ｒ；、　ｎ、；およびＲ：　の各々の大
きさを制御して、これらの値をプログラムにより調整し
、振幅制御回路１０の出力１０ａに所望の振幅を有した
発振器出力波形を供給するために、その他の多くの抵抗
スイッチング構成を使用することが可能である。　各ス
イッチ手段は、電気機械的。

機械的あるいは電子的な性質のもので構成できる。

次に第、２ａおよびＪｂａを参照する。　本発明の好ま
しい動作モードによれば、発振器手段２０は方形波、す
なわち！Ｏチデューティサイクルの矩形波を発生する。

　この方形波は１回路の出力端子１０ａに、たとえば、
正極性振幅＋Ｖ８と負極性振幅−ｖｘとの間で交互に変
わる第１ピーク・ピーク振幅を有した波形５０としてあ
られれる。

伝達媒体１１を介して伝送する際の減衰が無視できるも
のとすると、第２ａ図に示すように、波形５０は変圧器
の巻線１４ａに一次電圧■、としてあられれる。

二次巻線の周期的な波形を整流することによって、第、
２ｂ図に示すように、可変レベル直流出力電圧波形５１
（■ｏ）が生じる。　この波形は、＋Ｖ、　の大きさに
比例した初期レベル（これは。

薄暗く点灯可能なけい光ランプのような負荷を初期出力
レベルに制御できる）を有している。　デジタル信号ｖ
３．■ｂおよびまたは■。を変更して、スイッチ手段Ｓ
ｌａ、−８ｉｎおよび５３ａ　−８３ｎの内の適切なも
のを閉じることによって、端子１０ａでの制御回路出力
波形の大きさを変化し、例えば増加して、正極性の大き
さ＋５と負極性の大きさ−５との間を交互に変わる一次
巻線電圧九の波形５０′を供給することができる。　制
御回路の出力波形の増加した絶対値振幅に応じて、整流
波形５１’（Ｖ）は、■アに比例した直流レベルを有し
ている。　■、は■８よシ異なる１例えば■、より大き
いので、直流レベル５１によって制御されていた照明負
荷の出力レベルと異なった他の出力レベルに照明負荷を
制御する。

次に、新しいデジタル指令信号（Ｖａ、ｖｂおよび入に
対応）が与えられると、制御回路１０のプログラム出力
電圧が再び変えられる。　例えば。

出力波形５０“（Ｖ）の大きさをピーク値十Ｖ２に減少
させて、制御信号の大きさＶあるいは外によって設定さ
れた出力レベルとは異がる出力レベルに負荷を制御する
ことが出来る。

所定の値の抵抗Ｒ５に対して、抵抗Ｒ２ａ　−Ｒ２ｎ’
　Ｒ２Ｈ−”５ｎおよびＲ４Ｈ−Ｒ４Ｈの数ならびに値
の両者を適当に選ぶことによって、多数の制御回路出力
波形の大きさくおよび同数の対応する直流電圧レベルＶ
。）を得ることができる。　等価抵抗Ｒ１２’、　Ｒ１
’、およびＲ：　　を作る夫々の複数の抵抗の組の内、
いづれかの組を形成する抵抗の値を２進の倍率になるよ
うに使用すれば、デジタル制御に利用できる。

さらに固定抵抗Ｒ，，Ｒ２およびＲ３の値は、予定の最
小あるいは最大の制御回路出力波形信号レベルを得るよ
うに選択できる。　このレベルは、特定の用途での要望
に応じて１発振器出力２０ａでの波形のほぼ一定の大き
さよりも、小さいか１等い・か、あるいは大きいレベル
にすることができる。　このことは、振幅制御スイッチ
手段３０゜３２および／＝またＦｉ３４が、たとえば、
マイクロコンピュータ等のプログラム装置と直接に連絡
している場合に特に重要である。　なんらかの理由でプ
ログラム装置が、制御回路１０に対し振幅制御信号Ｖ８
．Ｖ、およびηを供給し損った場合、予定の最小あるい
は最大の出力波形振幅が保持される（この振幅は、たと
えば、プログラム装置の故障の際に最小あるいは最大負
荷出力レベルを決めるのに利用できる）。

希望によっては、振幅制御スイッチング手段３０、３２
および３４のいづれかを省き、関連したスイッチ手段を
手動スイッチに代えることができる。　この場合、最小
およびまたは最大の回路出力波形の大きさは現場で選択
可能である。　残りの振幅制御スイッチング手段はプロ
グラムによシ、手動で選択された最小および／または最
大の太きさにより設定された範囲内で、出力信号の大き
さを選択するのに使用される。

レベル間の変化又は移行、たとえば、出力レベル５１か
ら一層大きなレベル５１′への移行、するいは次のレベ
ル５１’への移行（第２ｂ図）はがなり急な変化である
。　マイクロコンピュータのデータ出力によって設定さ
れた通りに端子１０ａの制御回路波形の大きさに応じて
、安定器及びランプの組合せの光出力レベルが制御され
る場合には、比較的少ない数、たとえば／乙の個別の振
幅レベルを使用することが有利である。

しかしながら、このようなプログラマブル照明システム
によって制御される地域内に居る人にとって、中央制御
器による照明レベル調整の通りに照明のレベルが急速に
／っのレベルから他のレベルに変化するのはしばしば気
になることがある。

しだがって、制御回路１０を、異なった照明レベル間の
変化を遅くし充分ゆっくシした速度で生じさせて、この
照明の変化が容易に識別できないよううに動作させるこ
とが望ましい。　このようなゆっくりした変化又は移行
はエネルギ蓄積キャパシタ１６の値を増加することによ
って表し得るが、大きなキャパシタを使用することはコ
ストの点から望ましくないのみならず、たとえば照明負
荷を急速に全出力、レベルにターンオンし又は急速にゼ
ロ出力レベル′にターンオフするときの様な所望の出力
レベルの急速な変化を生じさせる能力がかなり減少する
。

第３３および３ｂ図に示されるように、プログラマブル
信号振幅制御回路１０は、出力信号の大きさをプログラ
ムされた態様で変え、同時に対応する直流アナログレベ
ルＶ。の大きさの急激な移行をなくす様に動作できる。

　この好ましい動作方法においては、制御回路波形の振
幅が、現在使用しているレベル（初期レベル）と次の指
令された（最終あるいは所望）レベルとの間を、ｒ波キ
ャパシタ１６と負荷抵抗１８の値によって決まる回路１
２０時定数よりも大きい速度で変化するようになされる
。

発振器２０の周波数が上記時定数の逆数より　　　　゛
もかなり大きい場合、一定の期間Ｔ内に於ける初期およ
び最終レベルの各々の持続時間が徐々゛に変化すること
により、負荷回路の出力電圧Ｖ。が徐々に滑らかに変化
する。

゛　　さらに詳しく述べると、発振器２ｏの周波数が負
荷の時定数の逆数の約−倍である（第３ａ図参照）と仮
定すると、各レベルでの波形サイクル数（たとえばｊｏ
Ｏす、イクノし／レベル）は／サイクル毎の基準で（第
７図の端子１０ａにて）制御されて、初期レベルのＮサ
イクルを有した初期期間ＴＡから、夫々最終レベルの最
初のＮ−Ｍ（ここでＭは順次／からＮ−／に変化する）
サイクルとそれに続く初期レベルのＭサイクルとからな
るＮ−／個の期間を経て、全て最終レベルのＮサイクル
からなる最終期間まで徐々に変えられる。　その後、振
幅は／サイクル毎の基準で制御されず、制御回路の出力
波形は最終レベルにとどまる。。

例えば、ゼロ番目の期間Ｔ。の開始前に、制御器のマイ
クロコンピュータ（図示せず）が出力アナログ電圧を第
１のレベル■ｊから第２のレベルｖｋに徐・々に変化す
るように命令を受け、デジタル制御信号ｖ３．Ｖｔ）お
よびＶ。が初期のＶ、レベルの直流アナログ出力レベル
を供給するに必要な値に一定されたとすると、制御回路
の出力変圧器の／次巻線電圧波形Ｖがレベル＋Ｖ、と一
■、との間を交互に変化する。　Ｎ個の発振波形サイク
ルを含む期間Ｔｏの間、種々の振幅制御スイッチング手
段３０゜３２．３４に与えられたデジタル指令υ、出力
波形振幅を初期レベル±Ｖ、にｌ定しつづける。

次に続く（第１の）期間ＴＡに於て、振幅制御スイッチ
ング手段のデジタル入力信号ｖａ、ｖｔ）およびＶがマ
イクロコンピュータによって変更されるに とにより、この期間ＴＡ中の最初の７サイクルの発振波
形がピーク振幅子Ｖｋおよび−ｖｋを有して伝達され、
最終出力レベル外を得る。第１の期間Ｔ′Ａ−の内の残
りのＮ−／サイクル、たとえば（例示するシステムにお
いて各期間中にＮ−４００の発振波形のサイクルを有し
ている場合）グ９９サイクルは、デジタル制御信号ｖ３
．ｖｂおよびηを初期の信号振幅の適当な値に戻すこと
により、前の（初期）レベルで夫々伝達される。

次の（第一の）期間ＴＢにおいては、Ｎサイクルの内の
最初の２サイクルの発振波形が、最終出力値に割当てら
れた振幅で伝達され、残りのＮ−，２サイクル（上側に
おいてはり？！サイクル）は初期の振幅で伝達される。

　同様に、すぐ次に続く期間Ｔ。の間、最初の３サイク
ルは最終値振幅で伝達され、残りのＮ−３サイクル（上
側においてはグ９７サイクル）は初期振幅で伝達される
。

各期間において最終値振幅で伝達される最初の波形のサ
イクル数は、各期間毎に７つずつ増え、初期値振幅で伝
達される残りのサイクル数は、各期間毎に１つずつ減る
。　このようにして、最後のひとつ前の期間ＴＮ、にお
いては、最初のＮ−／サイ・クル（上側においてはグタ
タサイクル）が最終値振幅で伝達され、最後の／サイク
ルが初期値振幅で伝達され、そして、最後の期間ＴＮに
おいては、Ｎサイクル全部が最終値振幅で伝達される。

その後、すべてのサイクルは最終値振幅で伝達され、＋
ｖｋおよび−ｖｋのレベル間を交互に変わる。　このよ
うに初期値■、から最終値ｖｋへの変化は、Ｎ個の期間
を経て起こり、各期間で最初のＭサイクルは最終値振幅
で伝達され、続く（Ｎ−Ｍ）サイクルは初期値振幅で伝
達される。ここでＭは／の値より始まり、各期間毎に７
つずつ増え、最終的にはＭはＮに等しくなる。　変化に
要する発振器の全サイクル数は、Ｎ２すなわち上側にお
いてＬψθＯサイクルである。

整流した直流アナログ電圧Ｖ。は、第３ｂ図に示される
ように、期間Ｔ。において初期値Ｖｊを有する。　次の
期間−において、振幅の大きい最初のパルスは蓄積キャ
パシタ１６を、初期値と関連した若干小さい振幅の波形
よりも大きい値まで充電する。　蓄積キャパシタ１６の
放電時定数は、制御回路の端子１０ａでの波形の／サイ
クルの時間よりもはるかに大きいので、キャパシタ１６
に蓄積されたこの余分のエネルギは続＜Ｎ−／サイクル
の間初期値に蓄積されるエネルギに加わることとなり、
期間ＴＡでの出力レベル７１は、出力レベル７０よりも
少し大きくなる。　次いで期間ＴＢの間はさらにキャパ
シタ１６が充電され、その電圧が少し上がり、関連する
出力電圧７２は前のレベル７１よしも少し大きくなる。

　第３の期間Ｔ。

の間、最終値振幅を持つ最初の３サイクルにより、出力
電圧Ｖ。が再び前のレベル７２よりも少し大きいレベル
７３を持つようになる。

このようにして、最後から１つ前の期間ＴＮ−１におい
では、Ｎ−／サイクルの最終値レベル波形により、すぐ
前のレベルより少し異なった（例えば大きくなった）出
力レベル７５が得られ、この出力レベル７５は大きさｖ
ｋの最終レベルに近づいている。

この最終レベルは、制御回路波形のＮサイクルすべてが
、振幅偏移の過程での最後の期間Ｔえにおいて最終値の
大きさを持つことにより得られる。このように、初期の
出力レベルの大きさ７０と最終出力レベルの大きさ７６
との間に急な立上がシがなく、出力の大きさはその間で
徐々に変化する。

最終値振幅の波形サイクルは関連した期間の最初に起こ
る必要はなく、また、７つの期間内に於ける最終値振幅
の波形サイクル数Ｍは各期間毎に７個ずつ増える必要は
ないことは理解されよう。

むしろ、希望によっては、Ｍを以上の係数にずつ八 増やすことができ、これに対応して期間の数Ｎをこの係
数にだけ減らすことができる。　たとえば、もしＮ＝３
０θでに＝２であるとすると、用いられる（各々Ｎ＝３
θ０サイクルの）期間の数はＮ’＝７３０である。　即
ち、最初の期間は、最終値振幅のに＝、２サイクルと初
期値振幅の（Ｎ−Ｋ）＝、２９Ｆサイクルであり、次の
期間は最終値振幅の２に＝　￥サイクルで始まり、初期
値振幅の（Ｎ−，２Ｋ）＝、２９ｇサイクルに続き、第
３の期間は最終値振幅の３に＝１．サイクルで始まり、
初期値振幅の２９グサイクルに続き、以下同様に続く。

期間の数Ｎをゼロに設定することによって、照明負荷を
初期の大きさのレベルから所望の最終レベルに急激に変
化させることができ、このとき回路の出力波形の振幅は
、初期レベルの連続したサイクルから最終レベルの連続
したレベルへと倉に変化する。

第３ｂおよび３０図を参照すると、第２ｂ図又は第３ｂ
図に示すような直流アナログ電圧Ｖ。

の変化は、（第７図の）端子１０ａでの波形の振幅を変
える以外にその信号特性を変えることによっても得るこ
とができる。　特に、第３Ｃ図に示すように、デユーテ
ィサイクル変調あるいはパルス幅変調信号を使用するこ
とができる。　この波形は、略一定の振幅Ｖ、のピーク
電圧を有している。

最初の期間Ｔ。の間、Ｎサイクルのすべての波形は５０
％デユーティサイクルを有した方形波として送られる。

　その後、各期間Ｔにおいて、非対称形状したがって！
θ％以上のデユーティサイクルを持つ最初のサイクルの
数を順次増加して伝送する。

すなわち、期間ＴＡにおいて伝達される最初の第１のサ
イクル１′は正の半サイクルがｊＯチ以上のデユーティ
サイクルを得るように変調され、そして残りの（Ｎ−／
）サイクルの発振波形ははソ方形波として伝達される。

　同様に期間ＴＢにおいて、最初の発振波形の２サイク
ル２′は、！Ｏチ以上のデユーティサイクルを持つパル
ス変調波形として伝達され、残りのＮ−２サイクルは初
期値の方形波として伝達される。

後に続く期間ＴＣ・・・ＴＮ−４において、順次増加す
る最初のサイクル、たとえば３・・・Ｎ−／サイクルは
、５０％以上のデユーティサイクルを有したパルス変調
波として送られ、残りの、サイクル、たとえば、Ｎ−３
・・・／サイクルははソ方形波として送られる。　最終
的に、最後の期間Ｔ、ｉにおいては、Ｎサイクルすべて
が５０％でないデユーティサイクルＣ３０％以上のデユ
ーティサイクル）で送られる。

従って、負荷インターフェイス回路１２において第３Ｃ
図の波形を整流すると第３ｂ図に示す出力波形が得られ
る。　各々の出力レベルは、パルス変調あるいはデユー
ティサイクル変調した一定振幅波形の異なったデユーテ
ィサイクルに対応している。　初期値に対応するデユー
ティサイクルも、最終値に対応するデユーティサイクル
もともに、はソ方形波、すなわち５０％デユーティサイ
クルである必要はない。

第９図を参照すると、個別（すなわち［ハードワイアー
ド（ｈａｒｄ　−ｗｉｒｅｄ）Ｊ　）論理回路１０′が
、第３ａおよび第３ｂ図に例示した出力信号レベルの緩
やかな変化を得るために、装置１０の一部として例示さ
れている。　ここでは、マイクロコンピュータ等が、前
述した方法を実行するために利用できないシステムの場
合であって、レジスタやカウンタのような、発振器手段
の出力波形のサイクル数を制御するのに必要な手段を設
けて、各サイクル毎に端子１０ａに初期および最終出力
振幅の各々が得られるようにしまた各期間において、緩
やかな変化を得るために必要な初期および最終の多数の
サイクルの組みが含まれるように子る。

制御回路１０′は、２人力ナンド・ゲート８０を含み、
その第７の入力ははソ一定の出力振幅および周波数の波
形を発振器手段２０’から受は取る。

ゲート８０の残りの入力は、第１のフリップフロップ論
理素子８２のＱ出力に接続されている。スタート入力線
８４は、フリップフロップ８２のクリア入力ＣＬＲに接
続され、さらに一対の２人力オア・ゲート８６および８
８のそれぞれの一方の入力と、ＪＫフリップフロップ９
０のクロック入力Ｃとに接続されている。

フリップフロップ９０の入力におよびＪが正の論理動作
雷１位十Ｖに接続されてフリップフロップ９０はトグル
形フリップフロップとして動作し、クロック入力Ｃに論
理ゼロレベルが加えられる度毎にＱおよびＱ出力の２進
レベル状態を交互に変える。　ナンド・ゲート８０の出
力とオア・ゲート８６の出力とは第１のカウンタ９２の
クロック入力Ｃとクリア入力ＣＬＲとに夫々接続されて
いる。

第２０カウンタ９４は、そのクロック入力がオア・ゲー
ト８６の残りの入力と、インバータ９６の出力に接続さ
れている。　別のインバータ９８の出力が、オア・ゲー
ト８８の残りの入力と、第１のフリップフロップ８２の
クロック人力Ｃに接続されている。

第１のカウンタ９２は、初期のあるいは「古い」振幅レ
ベルで伝達される発振器波形パルスの数を計数するのに
用いられ、他方筒コのカウンタ９４は、最後のあるいは
「新しい」レベルで伝達される発振器波形パルスの数を
計数するのに用いられている。

カウンタ９２および９４は、とピットコ進カウンタであ
って、最初の７つの連続したλ進カウンタ段は夫々２と
ット・デジタル比較器１００の夫夫の入力ＡおよびＢに
母線を介して接続されている。　カウンタ９２および９
４のとビット目の出力は、夫々、対応するインバータ９
６および９８の入力に接続されている。

比較器の出力１００ａが２人力オア・ゲート１０２の一
方の入力に接続され、他方の入力はフリップフロップ８
２のＱ出力に接続されている。ゲート１０２の出力は一
対の排他的オア・ゲート１０４および１０６の各々の一
方の人、力に並列に接続されている。　ゲート１０４の
他方の入力はフリップフロップ９０のＱ出力に接続され
、ゲート１０６の他方の入力はフリップフロップ９０の
Ｑ出力に接続されている。

単一の振幅制御スイッチング手段３０　（第１図）は一
対のデータ・ラッチ３０ａおよび３０ｂを有し、各々の
ラッチはフリップフロップ９０のＱおよびＱ出力に接続
されたクロック人力Ｃを有している。

ラッチ３０ａおよび３０１）は、そのクロック入力の波
形の立上りに応答して入力データを記憶するタイプのも
のであるが、この記憶されたデータを、論理ゼロのレベ
ルが各々のラッチ回路の出力付勢入力ＯＥに供給される
までは、データ出力ＤＯ−Ｄ３　Ｋ供給しない。　ラッ
チ３０ａおよび３０ｂの出力付勢入力ＯＥは、夫々排他
的オア・ゲート１０４あるいは１０６の出力に接続され
ている。

端子２２０′　　での出力信号振幅は、帰還分圧抵抗Ｒ
４（抵抗Ｒ４ａ、Ｒ４ｂ、Ｒ４ｃ、Ｒ４ｄの並列組合せ
よりなる）の値を変えることによって制御される。

従って、ラッチ３０ａおよび３０ｂは、各々、クビット
Φデータ・ラッチであり、夫々のグビット入力がグビッ
ト幅のデータ入力母線に接続され、夫々の出力Ｄｏ−Ｄ
３の内の同じ記号を持つ出力が演算の内の関連する７つ
の抵抗の端子に並然に夫々接ドされている。　すなわち
、第１および第２のデータ・ラッチの出力ＤＯが、演算
増幅器２２′側とは反対側の、抵抗Ｒ４ａの端子に並列
に接続され、同様に出力Ｄ１．Ｄ２およびＤ３が関連す
る抵抗Ｒ４ｂ、Ｒ４ｏおよびＲ４ｄに対し並列接続され
ている。

動作において、第２のフリップフロップ９０のＱおよび
Ｑ出力が夫々論理１およびゼロのレベルであり、第１の
ラッチ３０ａが初期あるいは「現在、ｊレベルのデータ
を出力Ｄｏ−Ｄ３に有していると仮定する。　すなわち
、第１のラッチの各々のデータ出力は、論理ゼロの接地
レベルか論理１の開放レベルかであり、従って増幅器２
２′の利得を設定する。　発振器２０からの信号振幅が
略一定であるので、増幅器２２の出力の信号の大きさは
該利得によって決定される。　端子２２ｅ’に接続され
た負荷は、「現在レベル」の演算増幅器出力波形を受は
取り、従って該出力波形に対応して負荷の出力レベルが
設定される。

最終のあるいは「新しい」レベルのグピット・データが
データ入力母線に供給されるが、これらデータ・ビット
が単に入力母線上に現われても必ずしも各々のラッチに
クロックにより入力されるわけではない。　緩やかなレ
ベル変化を開鴨しようとする時は、通常論理１のレベル
にあるスタート線８４に、制御器によって論理ゼロのパ
ルスが供給される。　このスタート・パルスは、第１の
フリップフロップ８２をクリア又はリセットして、Ｑお
よびＱ出力を夫々論理ゼロおよび論理１のレベルにする
。　スタート・パルスは各オア・ゲート８６．８８を介
して伝達され、第７および第２のカウンタ９２．９４を
夫々ゼロのカウントにリセットする、即ち出力Ｂｌ−Ｂ
８のすべての出力ビットを論理ゼロのレベルにする。　
スタート・パルスはまた第２フリツプフロツプ９０を切
換えて、そのＱおよびＱ出力のレベルを反転させる。　
フリップフロップ９０のＱ出力に論理ルベルが現わ゛れ
ると、第２のラッチ３０ｂクロック人力Ｃに必要な立上
りを供給し、グビットの新しいレベルのデータを第２の
ラッチ３０ｂにクロック入力する。

このように、第１のラッチ３０ａは、グビットの現在レ
ベルのデータを記憶し、第２のラッチ３０ｂは、グビッ
トの新しいレベルデータを記憶する。

第１のフリップフロップ８２のＱ出力に論理ルベルが存
在すると、発振器波形はゲート８０を介して第１のカウ
ンタ９２のクロック人力Ｃに伝達される。　カウンタ９
２はその内部カウントを増加し始め、そのカウントは７
ビツト幅の出力母線によって比較器人力Ａに供給される
。　第２０カウンタ９４はリセットされてから未だ計数
していないので、比較器の７ビツトのデータ人力Ｂはデ
ジタル値ゼロに留まっており、このため人力Ａは入力Ｂ
より大きいので、比較器の出力１００ａは論理ゼロのレ
ベルである。

ゲート１０２の両方の入力は論理ゼロのレベルであるの
で、このゲートの出力はゲート１０４および１０６に論
理ゼロのレベルを供給する。　ゲート１０６の出力は、
論理１の状態であって第２のラッチのデータ出力を付勢
しない。　ゲート１０４の出力は論理ゼロの状態である
ので、第７のラッチの出力を付勢し、このため現在レベ
ルのデータが抵抗Ｒ４′に供給されて、「現在」レベル
振幅の波形が増幅器出力２２ｃ’に生じる。

この状態は、第１のカウンタ９２が発振器手段２０′の
出力波形の初めの７２７サイクルを計数する間維持され
ている。　７２と番目のサイクルにおいて、第１のカウ
ンタ９２の出力Ｂｌ−ＢＹは論理ゼロのレベルに戻り、
出力Ｂ８は論理１のレベルになる。　インバータ９６は
そこで第２のカウンタ９４のクロック人力Ｃに論理ゼロ
のレベルを供給しくそれまでゼロであった）カウントを
増加する。　これと同時に、インバータ出力の論理ゼロ
のレベルはゲート８６を介して第１のカウンタ９２のク
リア人力ＣＬＲに印加され、出力Ｂ８の論理ルベルをク
リアし、第１のカウンタ９２が２回目の計数サイクル（
同様の／１２とサイクルの計数サイクル、その間緩かな
変化が起る）を行える状態にする。

／λｒ番目の発振器手段の出力波形サイクルにおいて、
第１のカウンタ９２の出力Ｂ１−ＢＹのカウントはデジ
タル値ゼロであり、第一〇カウンタ９４の出力Ｂ１−Ｂ
７のカウントはデジタル値／６である。　従って、７．
２を番目のサイクルの間、比較器の入力Ａは、入力Ｂの
デジタル値よりも小さいデジタル値を含んでいる。　こ
のため、比較器の出力は、論理ルベルに変わシゲート１
０６の出力を論理ゼロのレベルに付勢し、ゲート１０４
の出力を論理ルベルに付勢する。　従って、「現在」レ
ベルの第１のラッチの出力は不作動にされ、「新しい」
レベルの第２のラッチの出力が付勢される。　このとき
、増幅器出力２２金波形振幅は、各発振波形サイクルに
おいて、新しい出力レベル振幅へと変わる。

７２９番目のサイクルにおいて、第１のカウンタ９２は
増数し、その出力はデジタル値／を表わす。　これは第
２のカウンタ９４の出力におけるデジタル値／と等しい
。　入力Ａのデジタル値は、入力Ｂのデジタル値よりも
もはや小さくないので、比較器の出力は論理ゼロのレベ
ルに下がる。　ゲート１０２の出力での論理ゼロのレベ
ルはゲート１０４および１０６に夫々現われ、第１及び
第２のラッチの出力付勢入力ＯＥに論理ゼロおよび１の
レベルを各々供給する。　第２のラッチのデータ出力は
不作動にさね、第１のラッチのデータ出力が付勢される
。　このため、増幅器出力２２Ｃの波形振幅が「現在」
あるいは「古い」レベルに関連した振幅に戻る。

従って、第１のカウンタ９２の最初の完全な計数サイク
ルの間、第１のラッチＢｏａに記憶された古いデータの
みが波形の／、２２サイクルの間伝達され、そして第７
のカウンタ９２の第２の計数サイクルの間、新しいデー
タの発振器波形の７サイクルが伝達され、続いて古いレ
ベルのデータの発振器波形の／２乙サイクルが伝達され
た。　その後、第１のカウンタ９２が一杯に増数計数し
てその出力Ｂ８が再び論理ルベルに達すると、このカウ
ンタはゲート８６を介してリセットされ、第２のカウン
タが再び増数し、比較器人力Ｂにデジタル値Ωが現われ
る。

最初の発振器波形の２サイクルの間、比較器人力Ａのデ
ジタル値は、比較器人力Ｂのデジタル値よりも小さ、く
、このため第２のラッチの出力は付勢され、コサイクル
の「新しい」波形振幅を負荷に送る。　その後、比較器
出力は論理ゼロのレベルになり、第１のラッチが付勢さ
れるので、古いレベルのデータの発振器波形の／、２乙
サイクルが供給される。　このように、発振器手段の波
形の７２＆”　（＝　、２’）サイクルを有する各期間
において、順次その数が増加してゆく波形のサイクルが
「新しい」レベルのデータを有して送られ、順次その数
が減少してゆく波形のサイクルが「現在」レベルのデー
タを有して送られる。　各期間において、「新しい」レ
ベルと「現在」レベルの発振器波形の合計サイクル数は
、インバータ９６に接続された第１のカウンタ９２のビ
ット出力（たとえば出力Ｂ８）を付勢するに要する第１
のカウンタ９２のカウント、たとえば７．２とサイクル
に等しい。

第２のカウンタ９４の出力Ｂｌ−Ｂ７のすべてが論理ｌ
の状態であるとき、比較器出力は発振器波形の７２７サ
イクルの間論理ルベルであり、新しいレベルの波形振幅
が出力端子２２Ｃに得られる。

７２ざ番目の発振器波形サイクルのとき、第１のカウン
タ９２が増数して、その出力Ｂ８が論理ルベルになる。

　このため第１のカウンタ９２−はゲート８６を経てク
リアされ、第一〇カウンタ９４は再び増数する。　第２
のカウンタ９４の出力Ｂ８は、このとき論理のルベルに
なる。　インバータ９８がフリップフロップ８２のクロ
ック入力に論理ルベルを供給して、そのＱ出力の論理ル
ベルを排除し、発振器波形がゲート８０を介して第７の
カウンタ９２にさらに伝達されることを防いでいる。　
これと同時に、フリップフロップ８２のＱ出力は論理ル
ベルとなり、このレベルはゲート１０２を介してゲート
１０４および１０６に伝達される。　ゲート１０６の出
力は論理ゼロのレベルに保持され、第２のラッチ３０ｂ
のデータ出力を付勢し、抵抗Ｒ４に「新しい」レベルの
データを継続して供給し、出力端子２２Ｃでの波形の振
幅を「新しい」振幅レベルに保持させている。

別な出力振幅変化が必要な時は、グビットのデータ入力
線に新しいデータを供給し、別な論理ゼロのスタート・
パルスを受は取ったことに応答して、ラッチ３０のいず
れかにクロック入力させる。　上記のスタート働パルス
はフリップフロップ９０のＱおよびＱ出力を反転させて
、上記の「新しい」データの組を第１のラッチ３０ａに
記憶させる。　このため第１および第２のラッチ３０ａ
および３０ｂに夫々記憶されるデータの役割、すなわち
「古い」および「新しいｊレベルのデータと云う呼び方
が逆転する。　この役割の逆転は、新しいレベルのデー
タが論理ゼロのスタート・パルスに応じて、ラッチ３０
ａおよび３０ｂのいずれかに記憶されるときはいつも起
きる。

次に第５図にエネルギ管理システム２００を示す。　該
システムは中央の設備から離れた遠隔場所にある複数の
負荷２０２を制御するための中央制御器２０１を含む。

　中央制御器自体は中央コンピュータ２０３を含み、こ
れはマイクロコンピュータ、ミニコンピユータ、主フレ
ーム・コンピュータ等であってよく、中央処理装置（Ｃ
ＰＵ）２０３ａ、ランダムアクセス・メモリ（ＲＡＭ）
　２０３ｂ　、読出し専用メモリ（ＲＯＭ）　２０３Ｃ
及び入力／出力伝送（Ｉｌｏ）手段２０３ｄを有する。

　周知のように、７つ又はそれ以上の入力／出力手段２
０５、例えばプリンタ、図形表示装置等が母線２０６を
介して中央制御器に接続される。

各遠隔場所では、制御モジュール２１０が制御データ母
線２１０ａを介して少なくとも７つの負荷に接続される
。　各々の負荷としては安定器及びけい光ランプの組合
せであってよい。　各制御モジュール２１０は、遠隔場
所にある局部制御手段２１０から、及び中央制御器デー
タ母線２１０Ｃを介して中央設備から夫り負荷制御デー
タを受取る。

制御モジュールはまた局部センサ２１２からデータを受
取る。　各制御モジュールは、該モジュールのアドレス
を特定する部分を持ち、このため複数のモジュールの各
々を個々にアドレスして、関連する負荷を中央設備から
制御することが出来る。

すなわち、第１の制御モジュール２１０−１は、それ自
身のアドレス選択部２１０１ａを含むと共に、関連する
複数の負荷、例えば安定器／ランプ負荷に接続された制
御データ出力母線１０ａ　−１を備える。　第１の制御
モジュールには関連する局部制御手段２１１−１と局部
センサ２１２−１が接続されていて、該モジュールの在
る遠隔場所に於ける現場の情報が与えられる。　同様に
、第２の制御モジュール２１０−２はそれ自身のアドレ
ス選択部２１０−２３を含み、その中には第１の制御モ
ジュールのアドレス選択部２１０−１８に設定されたア
ドレスとは異なるアドレスが設定されている。第２の制
御モジュール２１０−２には局部制御手段及び局部セン
サが何ら接続されていす、これは中央設備から遠隔制御
を行うだけであることを例示するものである。　その他
の遠隔場所にある別の制御モジュールは、特定の用途に
合わせて構成されたシステムの条件に応じて、中央およ
び現場の両方から制御できる。ようにしてもよいし、中
央のみから制御されるようにして臀よい。

次に第５ａ図を参照して説明すると、制御モジュールは
データ母線２１０孕を介して、負荷出力又はエネルギ消
費制御情報を少なくとも７つの関連する負荷に対して供
給する。　この例では、負荷は入力制御・安定器・ラン
プ装置である。　制御モジュール２１０は局部制御手段
２１１−１又は中央制御器（第５図）のいずれかから制
御情報を受取ることが出来る。　制御モジュール２１０
は少なくとも７つの現場の周囲状態感知装置、即ち局部
センサ２１２からのアナログ情報を受取る。　センサは
、（現場における照明状態を感知する）光電池２１２ａ
、（現場の周囲温度状態を感知する）サーミスタ２１２
ｂのようなセンサを含んでいてよい。

制御モジュール２１０はマイクロコンピュータのような
制御論理手段２１４を含み、この詳細については後で説
明する。

アナログ／デジタル変換手段（ＡＤＣ）２１６が局部セ
ンサ２１２からのアナログ電圧出力をデジタル・データ
に変換して、制御用マイクロコンピュータ２１４に送る
。　局部制御インターフェイス手段２２０により、局部
制御手段のデータを適当なフォーマットに１．て、制御
用マイクロコンビ閂−タ２１４に導入する。　以下に説
明するように、マイクロコンピュータ２１４は、予定の
態様で、中央制御器、局部制御手段及び局部センサから
の負荷指令データに従うようにプログラムされており、
このためマイクロコンピュータは最終的には負荷エネル
ギ消費又は負荷出力を制御するためのデジタル負荷制御
データを供給する。　　゛ デジタル／アナログ変換器（ＤＡＣ）手段２２６が可変
利得増幅器２２８及び発振器手段２３０を含み、発振器
手段２３０は略一定振幅の周期的な波形を発生する。　
可変利得増幅器２２８は発振器出力波形の特性を、その
時増幅器入力２２８ａに印加されたデジタル・データ値
に従って変調して、増幅器出力２２８Ｃから変調された
搬送波波形を送り出す。

変調された搬送波波形は伝送されて、ＤＡＣ２２６に接
続された少なくとも７つの負荷に対して制御データを与
える。　この実施例では、制御データはパルス振幅変調
波形として供送され、この場合、発振器手段が１０ＫＨ
２より僅かに低い周波数を持つ方形波を発生し、波形振
幅は長い期間又は／サイクル毎の基準で変えられて負荷
制御データを与える。

アドレス選択手段２３２が制御論理手段２１４に結合さ
れていて、中央制御エネルギ制御システム内の複数の制
御モジュールの各々７つに対する独特のアドレスを割当
てる。　制御モジュール２１０のアドレス選択手段２３
２に独特のアドレスが割当てられたことにより、制御モ
ジュールは、この特定の制御モジュールに割当てられた
独特のアドレスを受は取った後の中央制御器からの指令
及びデータに対してのみ応答し、その他の全ての制御モ
ジュールのアドレスの後の中央制御器からの指令及びデ
ータを無視する。

第！、乙、７及び７３図を参照する。　好ましい制御モ
ジュール２１０では、制御論理手段２１４としてテキサ
ス・インスツルメンツ社製のＴＭＳ／１００型グビット
・ジグビットップ・マイクロコンピュータを利用する。

　初期設定用ダイオード４５０及びキャパシタ４５１が
マイクロコンピュータ２１４′の初期設定人力ＩＮＩＴ
に接続される。　作動電圧を印加したとき、マイクロコ
ンピュータはダイオード４５０及びキャパシタ４５１に
−よってリセットされる。　マイクロコンピュータ２１
４内には内部クロック信号が設けられ、クロック信号の
周波数は入力Ｏ８Ｃに結合されたポテンショメータ４５
２の値に戸択可能である。

マイクロコンピュータ２１４は、グビットの／２！個の
ワードを持つＲＡＭと、２にバイトのメモリを持つＲＯ
Ｍと、ｙビットの７つの入力ボート（入力に１．に２．
に４及びに８）　　及び／対の出力ポートを持つＩ１０
部を含み、該出力ポートは、線００−０５を用いる並列
♂ビットの出力ポート０及び個々にラッチされる／／ビ
ットのボートＲ（線ＲＯ−Ｒ６）を含む。

アドレス選択手段２３２′が複数のアドレス選択素子Ａ
を有し、各素子は直列のダイオードと可融リンクとの組
合せを含む。　個々にセット／リセット可能な出力Ｒ３
−Ｒ６の各々が選ばれた７つの直列ダイオード・リンク
組合せのダイオードの陽極に接続される。　各組合せの
他方のリンク側端子が入力Ｋｌ−に８の１つに接続され
る。

中央制御器母線２１０Ｃ’が制御モジューＪしのＩ１０
手段２１４ｄ’に接続され、送られて来たデータ　゛が
受信データ緩衝器回路４６２に供給される。　緩衝器４
６２は差動入力増幅器４６５を含み、その出力４７３が
トランジスタ４５７に接続されている。

送信データ緩衝器回路４７５がマイクロコンピュータ２
１４′からのデータを、母線２１０Ｃ’を介して中央制
御器へ送る。　送信すべきデータは出力線Ｒ１から直列
に読み出され、オプトニレクロニック隔離器４７７の発
光ダイオード４７７ａへ送られる。　ホトトランジスタ
４７７ｂがダイオ−ｅ４７７ａから放出された光束に応
答する。　７対の雑音ｒ波容量素子４８６ａ、４８６ｂ
が接地電位点と入力／出力母線端子４６１　ａ　、　４
６１　ｂの対応する７つの端子との間に夫々接続される
。

局部制御インターフェイス手段２２０′は／対の入力２
２０ａ’、’　２２０ｂ’を持ち、該入力は母線２１０
ｂを介して少なくとも７つの単極双投スイ・ノチ手段２
１１の各々の／対の選択可能な端子に夫々接続されてい
る。　このスイッチ手段の各々の共通端子は母線の接地
電位線に接続される。　通常逆バイアスされているダイ
オード４９１ａ　、　４９１　ｂは母線入力電圧が作動
電圧を越えないようにし、ダイオード４９２ａ　、　４
９２ｂは母線入力電圧が正極性にならないようにする。

　雑音ｒ波相にキャパシタンス４９４ａ　、　４９４ｂ
が設けられる。

アナログ／デジタル変換手段２１６は、それに対する付
勢線として、個別に付勢される出力線Ｒ２を利用す仝。

ＤＡＣ手段２２６は発振器手段２３０及び可変利得増幅
器２２８′を利用する。　発振器手段２３０′は、照明
制御の場合には通常／θＫＨｚより低い周波数を持つ可
変振幅の方形波を出力するが、出力線００−０５がセッ
トされているとき、「オフ」信号を供給するために（略
同じ周波数を持つ）デユーティサイクル約／３％のパル
ス波形を供給するように用いることが出来る。　本実施
例では、これを出力線０５のみを用いて行う。

可変利得増幅器２２Ｂはｊビットの乗算形デジタル／ア
ナログ変換器であり、その増倍係数（利′得）がマイク
ロコンピュータ２１４′の出力線Ｏ〇−０４（母線２２
４）に現われ・るλ進データ・パターンによって設定さ
れる。　演算項−器５３０は例えば（ナショナルｅセミ
コンダクタ・コーポレーションの型名ＬＭ３３９のよう
な）￥重（ｑｕａｄ）比較器・増幅器集積回路のグ分の
／で構成するのが有利であり、残りの３部分を増幅器１
０１．４６５および５１０として用いる仁とが出来る。

比較器５３０は低周波増幅器であり、抵抗５３４及びキ
ャパシタｂ３５によりしゃ断点を比較的低い周波数にす
る。増幅器５３２の利得は負の作動電圧と反転入力５３
０Ｃとの間の実効抵抗によって決められ、抵抗５３９及
び調節可能な抵抗によって設定される。　この増幅器は
、抵抗３２０ａ’−３２０ｅ’　及び５３４と組合わさ
ってデンタル／アナログ変換器として作用し、このため
、抵抗３２０ａ’　−３２０６’の倍率を適当に決める
ことにより、増幅器の出力（トランジスタ５３２のエミ
ッタ）の電圧は、出力００−０５のデジタル値が逐次的
に変わるにつれて、組番−Ｊ’　／′１ｎｋｔ　釦１／
Ｐ　瘤ｔｒｊ〕＋、ｔトＯ出力は、正（又は接地）電位
に引上げて関連する７つの抵抗３ガを回路に組入れて、
出力振幅を設定することが出来るドレン開放形ＰＭＯＳ
デバイスを表わす、　出力デバイスは、不作動にされた
とき浮遊状態になり、関連す′る抵抗を回路利得設定動
作から切離す。　ダイオード５３２は、回路出力２１０
ａ’の電圧振幅を、その後の制御しようとする負荷の特
性に整合できるようにするオフセット電圧を供給する。

　帰還ループ・ダイオード５４９は、オフセット・ダイ
オード５３２によって与えられる任意の温度による影響
を補償するために用いられる。

図示の例では、出力２１０ａ’の波形振幅によって制御
される負荷は、「オフ」及び／ｊの相異なる個々の「オ
ン」レベルに制御できる。　従って、たソゲつの出力線
及び関連する抵抗素子が通常必要とされるだけである。

　ｊ、番目の出力線（０４）及び関連する抵抗素子（３
２０ｅ’）は、負荷が該特定の負荷の特性によりゼロ番
目の、即ちオフ・レベルに制御されるとき、すなわち線
形に変化するオン・レベルに比較して、線形ステップで
ない「オフ」入力電圧を必要とするとき”に利用される
。従って、抵抗３２０ｅの値は、抵抗３２０ａ　−３２
０ｄ　　ｃ７）値と組合わさって、出力００−０４が付
勢された時トランジスタが飽和するように選ばれる。

トランジスタ５３２のエミッタ電極に現われる可変直流
電圧は、比較器３０１′及び関連受動素子から成る方形
波発振器の帰還抵抗３０４　、５２２に結合される。　
比較器出力３０１ｂ’における波形の周波数は、負の作
動電圧＝■と比較器の非反転入力３０１Ｃとの間の実効
抵抗、並びに抵抗３０４　、３０５’。

５２３及びキャパシタ３０６′の関数である。　通常の
可変負荷出力動作の場合、マイクロコンピュ−タの出力
０５は不作動にされ（即ち、開回路状態にされ）、そし
て抵抗５２０　、３０２’は、抵抗素子３０３′と並列
になるとき、入力３０１　ａ’と作動電圧−■との間の
全等価抵抗が抵抗３０４′の値に等しくなるように選ば
れる１、　このようにして、出力３０１　ｂ’における
波形の各半サイクルに対して等゛しい時定数が与えられ
、このためステップ選択可能な振幅の方形波が得られる
。　発振器の方形波振幅は、デバイス３３４によって反
転されて、その前縁の立上９が抵抗５５５及びキャパシ
タ５５６によって制御されるようにする。　そして、増
幅され、た信号が出力２１０ａ’に供給される。

例示の実施例では、負荷（けい光ランプ及び安定器）は
、オン時負荷出力（光）範囲を制御するためにゼロから
ピーク６ｖまでの範囲の信号を必要とする。　然し、安
定器は１０Ｖピ一ク信号を受取った時にのみ負荷をオフ
に転じる。　もし作動電圧−■として使い易い大きさの
電圧（例えば−１ｓｖ＞を用いる場合、出力２１０ａ’
に於いて必要なピーク「オフ」電圧は方形波出力波形で
は得ることが出来ない。　従って、「オフ」信号は、実
質的に「オン」時方形波の繰返し周波数で発生されるパ
ルス電圧により供給される。　このパルスは、マイクロ
コンピュータ２１４′の出力０５を付勢し、このため抵
抗５２０が抵抗３０４′と実効的に並列になり、出力ａ
ｏｉ　ｂ’の通常の方形波が作動電圧の大きさに略等し
いピーク振幅を持つ非対称パルス波形に変えることによ
り発生される。　このパルス波形のデユーティサイクル
は、出力２１０ａの波形が結合コンデンサ５６２により
０電圧に対して非対称で、約／θＶの正レベル及び、２
Ｖの負レベルを持つ様に選ばれる。　この波形は出力端
子２１０ａに接続された特定の負荷をオフに転じるのに
充分である。　負荷をターンオフするためにパルス波形
を利用するので、トランジスタ５５４は必要な信号反転
を行って、キャパシタ５５６と、この「オフ」パルス出
力状態における最大出力振幅を保証するだめにトランジ
スタ５５２’、　５５３’を適切にバイアスするのに必
要な定電流源とによって制限された立上りを持つ増幅器
出力波形の前縁を与える。

例示の制御モジュール２１０の動作は、第７図及び第２
ａ図を参照して第ｆａ図乃至第１ｊ図の流れ図に示され
ている。　制御モジュール２１０′に電力を印加した時
、マイクロコンピュータ２１４はＲＯＭ中の予め選ばれ
たアドレスにリセットされる。　このアドレスばモメリ
のチャプタＯのページＦの位置０にある（第１ａ図のス
テップ５７０）。

スタート・ステップ５７０から、マイクロコンピュータ
はステップ５７５で第７の演算順序を開始し、ＺＭＥＭ
サブルーチンによりＴＡＭメモリをクリアする。　一旦
ＲＡＭが初期設定されると、プログラムはチャプタ０の
ページＯの位置Ｏへ分岐し、ステップ５８０からステッ
プ５８５−１での初期設定（ＩＮＩＴ）ルーチンを開始
する。　ステップ５８５で、スイッチ手段２１１′の７
つが閉じることを表わす入力に１又はに２の一方が付勢
されると、ステップ５８５は、少なくとも７つの入力が
作動状態であり、順序がそれを出てＩＮＩＴステップ５
８０へ戻ることを表わす。　このループは、ステップ５
８５が何ら作動状態の入力がないこと、すなわち入力／
出力（Ｉｌｏ）順序の初期設定が完了したことを表わす
まで続けられる。

こ＼でプログラムはステップ５８７に入り、特定の制御
モジュールに割当てられた物理的アドレスの読取り及び
記憶を行う。　ステップ５８７で。

／、２個のダイオード・リンク組合せＡＯ−Ａｌｌによ
ってプログラムされたアドレスが読取られる。

物理的アドレスの読取りを行うには、最初に出力線Ｒ４
を付勢する。　この結果、ビットＡ１用のダイオード・
リンク直列構成のように完全な（開路していない）リン
クを持つダイオード・リンク組合せが、最初のグつのア
ドレス・ビットＡＱ−Ａ３の内の関連するビットとして
、入力Ｋｌ−に８の内の関連する７つに論理１を供給す
る。　然し。

もしダイオード・リンク組合せが、（ビットＡ１用とし
図示するようＫ）関連するリンクな破断又は開放した状
態に予めプログラムされている場合には、関連する入力
線に論理０が現われる。　最初のｙつのアドレス・ビッ
トを読取った後、出力線Ｒ４は不作動にされ、そして出
力線Ｒ５が付勢されて、次のグつのアドレス・ビットＡ
４−Ａ７の群がマイクロコンピュータのクビット入力ポ
ートに読取られる。　その後、出力＃Ｒ５は不作動にさ
れ、そして出力線Ｒ３が付勢されて、アドレス・データ
のコビットＡｇ、　Ａ９がマイクロコンピュータの入力
Ｋｌ、に２に読込まれる。　次いで出力線Ｒ３け不作動
にされ、そして線Ｒ６が付勢されて、アドレス・データ
の最後コビットＡ１０．Ａ１１が読取られる。　これら
の直列に供給される並列アドレス・ビットの群が／２ビ
ットのワードに組立てられる。　こ＼でマイクロコンピ
ュータはステップ５８８に入り、再び作動状態の入力が
あるかどうか検査する。　入力、が作動されていれば、
先に得られたアドレス・ワードが誤りのビットを含゛ん
でいることがあシ、従ってプログラムは再びＩＮＩＴス
テップ５８０へ戻る。　他方、何ら作動状態の入力がな
ければ、アドレス・ワードは正しく読取られており、次
のステップ５８９に入り、そこで７２ビツト・ワードが
予め選ばれたＲＡＭ位置に記憶される。　この物理的ア
ドレスは、上記予め選ばれた位置から呼出されて、制御
モジュールによってその後に受取る全ての到来信号のア
ドレス部分と比較され、特定の制御モジュールが中央制
御器によってア□ドレスされたかどうか識別するために
用いられる。　また、物理的アドレスは。

特定の制御モジュールから中央制御器への情報伝送の際
に、その時データを伝送している特定の制御モジュール
を識別させるために用いられる。

ステップ５８９が終了すると、物理的アドレスの読取り
及び記憶が完了する。

次に初期設定ルーチンは、マイクロコンピュータのフラ
グを初期設定し、メモリに論理アドレスをセットする一
連のステップに入る。　論理アドレスは、夫々少なくと
も７つの制御モジュールを含むブロック、マツプ又はセ
クタが、限定されたブロック、限定されたマツプ又は限
定されセクタ内の全ての制御モジュールに対して同じ論
理アドレスを割当てることにより一群としてアドレスで
きるようにする。　ブロック、マツプ又はセクタをアド
レスする方式についての詳しいことは。

例えば米国特許第グ認／３／♂コ号に記載されている。

例として、／Ｌ２ビット物理的アドレス（グθ９乙の異
なる組合せの内の１つ）が割当てられるとき。

個々の制御モジュールは、２！乙の取り得る論理アドレ
スの内の７つ（論理１に設定された上側グビットと下側
のとアドレス・ビットとの１つ明確な組合せに対応する
）を割当てることが出来る。

例えば、論理ア鰺レスは、／６進アドレス［ＦＦＦＦＪ
　に対応する￥０９３（／θ進）のデフオールド（ｄｅ
ｆａｕｌｔ　）状態で設定することが出来、この場合、
全てのアドレス・ビットは２進／であるか、又は論理ｌ
の上側グビットを持つ任意の割当てられた下側とビット
・アドレスであってよい。　更にまた。ユニバーサル−
アドレスを割当てて、全ての制−モジュールが特定の７
．２ビツト・ユニバーサル・アドレスを受取ったとき応
答するようにすることが出来る。　本実施例では、この
ユニバーサル・アドレスＦｉＦＦＦＦＨデフオールド条
件に予めプログラムされる。　従って、特定アドレス、
又はブロック、マツプ又はセクタをアドレスするための
１つ又はそれ以上の論理アドレス、又は中央設備に接続
された全ての制御モジュールを制御するためのユニバー
サル・アドレスが利用される。

このため、フラグ及び論理アドレス初期設定順序がステ
ップ５９１で始まり、と＼で種々のマイクロコンピュー
タ・フラグが予め決められた初期条件に設定される。　
ステップ５９２で、出力線Ｒ２が付勢されて、ＡＤＣ２
１６’でセンサ２１２を読取るようにする。　例として
制御モジュール２１０がけい光ランプ照明システムに用
いられた場合、センサ２１２は光電池であって、負荷母
線２１０ａ’に接続された安定器・ランプ負荷の照明出
力状態に関するデータを供給するために利用される。　
その後、ステップ５９３で初期スイッチオン・レベルが
決定される。　最大レベルＭＡＸＯＮは／θθチに設定
されてＲＡＭに記憶される。　制御用マイクロコンピュ
ータが出力線Ｒ６を付勢し、そして入力に１及びに２に
現われる夫々チθ及びチ／として指定されたダイオード
・リンク組合せを読取る。

このようにして、ダイオード・リンク組合せの各々に特
定のスイッチオン・レベルを割当てることにより、局部
制御スイッチ手段２１１が用いられるとき、即時オンの
特徴を得ることが出来る。　簡略に云うと、もしチθ及
び％／マルチプレクサ入入力路路関連するリンクが共に
そのま＼である場合、スイッチ手段がオン側（例えば入
力２２２ａの方）へ閉じられたとき、第１のレベル、例
えば最大負荷の５０％を直ちに設定することが出来る。

捷たチθ枝路のリンクが開放している場合、入力に１の
２進θレベルと（チ／枝路のリンクがその１＼閉じてい
ることによる）入力に２の２進／レベルとにより、初期
スイッチオン・レベルを別の値１例えば７０チに設定で
きる。　同様に、係／枝路のリンクが開放し、チθ枝路
のリンクが閉成している場合、第３の初期スイッチオン
Φレベル。

例えば乙ｊ％を設定することが出来る。　最後に、両方
のリンクが開放している場合、第グの初期スイッチオン
・レベル、例えば乙θ係を予め選ぶことが出来ろ。　従
って、ステップ５９３で、出力Ｒ６を付勢して入力に１
及びに２の状態を読取ることにより、初期スイッチオン
台レベルを決定することが出来る。　ステップ５９４で
、負荷（ランプ）が、成る制御された初期値１例えば最
大負荷の２６Ｔｏ−４でオンに転じられる。　ステップ
５９５で、論理アドレスが予め選ばれた値、例えば／θ
進のりθ９夕に設定されて、初期設定順序が完了する。

　こ＼でプログラムはループの節６００に入る。

主又は実行ループ順序がループ節６００で開始される（
第、！？ａ図）。　もし負荷（ランプ）が「オフ」状態
にあれば、ルーチンはステップ６０２へ進み、と＼で線
Ｒ２を不作動にすることにより（光電池）センサ２１２
が不作動にされる。　ランプがオフであった場合にステ
ップ６０２．又はランプがオンであった場合にステップ
６０１が終了した後。

ステップ６０３で、線ＲＯを付勢することによりデータ
入力線が付勢される。　　これは制御モジュールがデー
タを受取るようにすると共に、データ送信器４７５が前
にデータ母線２１０Ｃ’を捕捉していた場合は該母線を
解放する。　ステップ６０２の完了時、ステップ６０４
に入り、マイクロコンピュータ２１４に設けられたウォ
ッチドッグ（ｗａｔｃｈ　−ｄｏｇ　）タイマが切換え
られて、外部回路（図示せず）［より、制御モジュール
が主ループを正しく実行しているかどうか決定できるよ
うにする。　次に第♂ａ図の流れ図中のその後のステッ
プに入る。

入力試験ルーチンが決定ステップ６２３ａから始まり、
このステップで、全ての局部制御スイッチ手段２１１％
「オフ」条件が局部制御インターフェイス手段出力２２
２ａの２進状態を検査することにより試験される。　も
し局部スイッチが「オフ」条件の位置にある場合、プロ
グラムはオフ／ダウン・スイッチング拳サブルーチン０
ＦＤ３Ｗ（第ざ６図）を呼出す。　オフ・スイッチを使
う必要がない場合、「薄明り」フラグＤＭＦＬＧがステ
ップ６３１でリセットされ、そして比較ステップ６３２
に入る。　ステップ６３２で、全ての局部制御オン−ス
イッチの条件が試験される。　成る論理レベルが存在す
る場合、少なくとも１つの局部オン・・スイッチが作動
状態にあり、プログラムはステップ６３５のオン／アッ
プ・′スイッチング・ルーチン０ＮＵＳＷ　（第ｆｃ図
）を呼出す。　もし局部オン・スイッチが作動状態にな
ければ、ステップ６３６で「明るい」フラグＢＲＦＬＧ
がリセットされ、決定ステップ６３７へ続く。　ステッ
プ６３７で、センサ（光電池）母線が付勢されているか
どうか検査される。

節６３０のオフ／薄明りスイッチング・サブルーチン０
ＦＤＳＷ（第ざ６図）は、オフ・スイッチの閉路が検出
されたとき呼出される。　ステ・７プ６７２で、マイク
ロコンピュータ２１４′はスイ・ノチ接点の閉路のデバ
ウンシング（ｄｅｂｏｕｎｃｉｎｇ　）のために用いら
れる。　中央制御器母線がステップ６７３で検査される
。　　もし母線が作動状態であれば。

ステップ６７４に入り、入力Ｋが再びオフ・スイ・ｌチ
閉路に対して検査される。　　もしオフ管スイッチが押
されていなかった場合、プログラムはループの節６００
へ出る。　オフ・スイッチが押されている場合、リセッ
ト・フラグがステップ６７５でクリアされ、そしてステ
ップ６７６　Ｋ入り、負荷（ランプ）がオフ状態にある
かどうか決定する。　ランプがオフ状態にあれば１局部
オフ・スイッチの閉路の他に何ら別の作用を行う必要が
なく、ステップ６７６はループの節６００へ出る。　負
荷がオンであれば、「明るい」フラグＢＲＦＬＣがリセ
ットされ（ステップ６７７）、「薄明り」フラグＤＭＦ
’ＬＧがステップ６７８で試験される。　フラグＤＭＦ
ＬＧ　がセットされていれば、制御はステップ６７０の
減光ルーチンＤＩＭ（第１ｄ図）に分岐する。

フラグ１）ＭＦＬＧがセットされていない場合、ステッ
プ６７８はステップ６７９へ進み、こ＼で％秒の遅延を
生じる。　中央制御器母線が作動状態であれば（ステッ
プ６２２’）、ＩＮＰＴ２サブルーチン（ステップ６２
４）が呼出される。　母線が作動状態でない場合、フラ
グＣＬＦＬＧがステップ６８０でクリアされ、（ステッ
プ６８１で）オフ・スイッチが検査される。　オフ・ス
イッチがもはや押されていない場合、これは使用者がラ
ンプの停止を要求したことを表わしているので、ステッ
プ６８２に入シ。

ランプをオフに転じ、そしてプログラムはループ６００
へ戻る。　％秒の遅延の後、スイッチがオフ状態に押し
続けられていると、これは使用者がランプをオフに停止
させるのでなく、減光するように要求していることを表
わす。　従って、ステ・ノブ６７００減光サブルーチン
ＤＩＭ（第ざ４図）が呼出される。　制御モジュール２
１０′は、照明制御システムに用いられる場合、スイッ
チの「オフ」側を短時間作動すると直ちにランプをオフ
に転じ。

オフ・スイッチを作動し続けるとランプを薄暗く。

すなわち減光するように動作する。　同様に、ランプｅ
レベルはスイッチの反対側すなわちオン部分を押し続け
ることにより増加（明るく）することが出来る。　短時
間の「オン」作動は即時オン信号として解釈される。　
第１Ｃ図のステップ６３５から始まるオン／アップ・ス
イッチング・サブルーチン０ＮＵＳＷを参照されたい。

サブルーチン０ＮＵ８Ｗのステップ６３５が呼出された
時、マイクロコンピュータは最初、ステップ６８４で、
オン赤スイッチ閉路のデバウンシングを行う。　もｂ最
大レベルＭＸＬＶＬが現在ゼロ・レベルに設定されてい
ると（ステップ６８５）、負荷はオンに転じることも増
加することも出来ず。

プログラムはループの節６００へ出る。　レベルＭＸＬ
ＶＬがゼロに設定されていなければ、ステップ６８６に
入り、中央制御器母線が作動状態にあるかどうか再び検
査する。　母線が作動状態であれば、プログラムはルー
プの節６００へ戻る。　母線が作動状態になければ、決
定ステップ６８７に入り。

局部制御オン・スイッチ手段の状態が検査される。

オン・スイッチ手段が押されていない場合、オン又はア
ップ・スイッチング条件は必要とされず、ステップ６８
７は再びループの節６００へ出る。　然し、オン・スイ
ッチが押されていれば、ステップ６８７はステップ６８
８へ出て、こ＼で「薄明り」フラグＤＭＦＬＧがクリア
される。　フラグＢＲＦＬＧがセットされていれば（ス
テップ６８９　）　、ランプは７レベル明るくすること
が出来、プログラムはフラグＣＬＦＬＧをクリアしくス
テップ６８９ａ　）、次いで第ｆｅ図の「明るい」サブ
ルーチンＢＲＩＴＥの節６６５へ行く。　負荷レベルを
減じようとする（ランプを薄暗くする）場合には、第２
４図のサブルーチンＤｉＭが用いられる。

ランプ出力サブルーチンＬＭＰＯＵＴ（第１ｆ図）は、
センサからの要求、中央制御器からの要求または局部制
御スイッチ閉路要求の内の７つに応答して、２つのレベ
ル間でゆっくりしたレベル変化を生じさせる為に用いら
れる。

負荷レベルの増加が指令された場合、負荷レベル増加ル
ーチンＢＲＩＴＥの節６６５（第と０図）が呼出される
。　ルーチンはステップ７３７で指令フラグＣＭＤＦＬ
を試験することから始まる。　その後のステップは図か
ら明らかであろう。

中央制御器母線の指令を復号するためのサブルーチンＣ
ＭＤＤＥＣが第２２図に示されている。

ＣＭＤＤ　Ｅ　Ｃの節８００には、特定の制御モジュー
ルにアドレスされたメツセージを受敗って、指示された
制御機能を実行することが要求された時に入る。　受信
したメツセージの機能ワードはＲＡＭ中の受信緩衝器Ｒ
ＢＵＦに記憶されており、そこからステップ８２２等で
検索される。

中央制御器がゆつくシしたレベル変化を指令した場合、
５ＬＯＬＶＬモード８３５（第！ｉ図）に入り、負荷（
ランプ）のオン／オフ状態が始めにステップ８９１で検
査される。、　もし負荷（ランプ）がオフであれば、何
らしベルの変化は生ぜず、制御はループの節６００へ分
岐する。　ランプがオン状態にあれば、新しいレベルの
データＮＬＶＬが入力データ緩衝器から得られる（ステ
ップ８９２）。

指令された新しいレベルのデータＮＬＶＬがゼロに等し
い場合（ステップ８９３）、それはステップ８９４で！
動的にゼロでないレベルに増分される。

もし新しいレベルが許容可能な最大レベルよシ小さけれ
ば（ステップ８９５　”）　、とのとき光電池センサが
ステップ８９６で不作動にされる。　新しいレベルのデ
ータが許容可能な最大レベル以上である場合、この新し
いレベルのデータはステップ８９７で許容可能な最大レ
ベルＭＸＬＶＬに等しくなる様に変更され、その後（ス
テップ８９８で）光電池センサが付勢される。　ステッ
プ８９６又は８９８での光電池センサの作動後、５ＬＯ
ＬＶＯの節９００に入る。　　「ゆっくりしたレベル変
化」サブルーチンは、サブルーチンＢＲＩＴＥの節６６
５を呼出すことによって終了する。

【図面の簡単な説明】

第７図は本発明の原理を利用したプログラマブル信号振
幅制御回路およびこの回路を用いるシステムの一部の概
略ブロック図、第１ａ図および第７ｂ図は第７．図の回
路中に用いられる制御回路網の別の例を夫々示す回路図
、第２ａ図および第２ｂ図は第１図の回路の１つの動状
モードにおいて該回路中に生じる波形を同じ時間軸で示
す波形図、第３ａ図および第３ｂ図は第１図の回路の別
の動作モードにおいて該回路中に生じる波形を同じ時間
軸で示す波形図、第３Ｃ図はパルス幅変調又はデユーテ
ィサイクル変調を用いた制御方法を第３ｂ図の波形と関
連して例示する波形図、第９図は第３ａ図および第３ｂ
図の動作モードに従って出力信号振幅を徐々に変化させ
るために、第７図のプログラマブル信号振幅制御回路に
用いる実施するための制御モジュールの好ましい実施例
の概略図、第と３図乃至第１ｊ図は第！図乃至第２ａ図
の制御モジュール回路によシその制御機態を行う態様を
理解するのに役立つ流れ図である。 図中、１０はプログラマブル信号振幅制御回路、１０′
は論理制御回路、１２は整流器／波器回路、２０．２０
は発振器手段、　２２．２２は演算増幅器、２３．３６
は分圧器、　３０．３２．３４　は振幅制御スイッチン
グ手段、　ａｏａ、　３０ｂはラッチ、８２゜９０　は
フリップフロップ、９２．９４はカウンタ、１００け比
較器を表わす。 第１頁の続き ０発　明　者　サルバトーレ・フランク・ナテイ・ジュ
ニア アメリカ合衆国ニューヨーク州 シラキューズ・ウェストプルツ ク・ヒルズ・ドライブ７−７（番 地なし） 手続補正書（ハ） １、事件の表示 昭和５７年特許願第０８８１６４号 ２、発明の名称 波形発生器の出方を変化させる方法および制御回路３、
補正をする者 事件との関係　　　　　　出願人 住　所　　アメリカ会衆１Ｂ、１２３０５、ニューヨー
ク州、スケネクタデイ、リバーロード、１番 名　称　　ゼネラル・エレクトリック・カンバニイ代表
者　　サムソン・ヘルツゴツト ４、代理人 住　所　　１０７東京都港区赤坂１丁目１４番１４号第
３５−和ビル　４＠ 日本ゼネラル・エレクトリック株式会社・極東特許部内
電話（５８８）５２００−５２．０７ ６、補正の対象 図面 ７、補正の内容 図面の浄１（内容に変更なし） ８、添付書類の目録 浄書図面　　　１通

Claims (1)

1. 【特許請求の範囲】 （１１制御信号（Ｖｏ）を初期値から所望値に変えるた
   め、波形発生器（２０）の出力を変化させる制御回路（
   ｔｏ’）であって。 各々予定数の波形サイクルを含む予定数の制御期間の各
   々の制御期間の間、波形の特性（たとえば振幅）を／サ
   イクル毎の基準で変化させる変、調子段（２２’、　Ｒ
   ４，ａｏａ、　ａｏｂ　）と、前記変調手段の出力を処
   理し、前記特性（たとえば振幅）の平均値に対応したレ
   ベルを持つ制御信号（Ｖｏ）を発生する手段（１２）と
   。 前記変調手段に結合されていて、前記初期値に対応した
   第１の状態および前記所望値に対応した第２の状態に前
   記特性を選択的に設定する第７の制御手段（３０）と。 前記第７の制御手段（３０）に結合されていて。 イ前記波形の特性を、最初の制御期・間の内の所定数の
   サイクルの間前記第２の状態に設定し、最初の制御期間
   の残シのサイクルの間前記第１の状態に設定し、口）そ
   の後の相次ぐ各制御期間の間、前記第２の状態のサイク
   ル鞠な増加すると共に前記第１の状態のサイクル数を減
   少し【、最後の制御期間では前記第一の状態だけの波形
   サイクルが得られるようにし、そして（ハ）その後、相
   次ぐサイクルの間、前記波形の特性を前記第一の状態に
   設定し第２の制御手段（９２，９４，１００）とを有す
   ることを特徴とする制御回路。 （２）　　前記波形が矩〆あシ、前記特性が振幅あるい
   はデユーティサイクルである特許請求の範囲第７項記載
   の制御回路。 （３）前記波形の特性を所定の最小および最大状態の範
   囲内に維持する手段（２２’、ｎ、Ｑ、　Ｒ’２．　Ｒ
   ′５゜Ｒ′ｌ）を含む特許請求の範囲第１項または第２
   項記載の制御回路。 （４）　　前記制御信号が可変直流レベルである特許請
   求の範囲第１項１、第一項または第３項記載の制御回路
   。 （５）　　前記変調手段が、第１および第２の抵抗（”
   Ｉ、Ｒ’２）　　よ″り成る入力分圧器と、第３および
   第グの抵抗ＣＲ／、、　Ｒ′ｌ＞　　よ構成る帰還分圧
   器とを備えた電圧ホロワとして接続された演算増幅器（
   ２２）と、少なくとも前記抵抗のひとつを／サイクル毎
   の基準で変化させる手段（Ｓ、、　Ｓ２．　Ｓ、）　　
   と≠構成されている特許請求の範囲第１項乃至第９項の
   いずれか７項に記載の制御回路。 （６）前記入力分圧器の少なくともひとつの抵抗を、前
   記制御信号の最小値が得られるように設定する手段（３
   ２）と、前記帰還分圧器の少なくともひとつの抵抗を、
   前記制御信号の最大値が得られるように設定する手段（
   ３４）とを含む特許請求の範囲第１項記載の制御回路。 （７）前記波形の特性が、最初の制御期間の／サイクル
   の間前記＃、２の状態に設定され、この第２の状態のサ
   イクルの数がその後の相次ぐ各制御期間毎に／サイクル
   ずつ増加される特許請求の範囲第１項乃至第６項のいず
   れか７項に記載の制御回路。 （８）前記第２の状態の波形のサイクル数が、最初の制
   御期間め後に続く各制御期間毎に２ｎずつ増加する特許
   請求の範囲第１項乃至第６項のいずれか７項に記載の制
   御回路。 （９）前記第１の制御手段が一対のラッチ回路（３０ａ
   、　３０ｂ）より成る特許請求の範囲第１項乃至第と項
   のいずれか７項に記載の制御回路。 ａｌ　　前記変調手段の出力を処理する前記手段が、整
   流器およびＦ波器回路（１２）より成る特許請求の範囲
   第７項乃至第９項のいずれか７項に記載の制御回路。 ０１１　　制御信号（ｖｏ）を初期値から所望値に変え
   るため波形発生器（２２’）の出力を変化させる方法で
   あって、 各々予定数の波形サイクルを含む予定数の制御期間の内
   の各々の制御期間の間、波形の特性（たとえば振幅）を
   ７サイクル毎の基準で変調し。 変調された波形を処理して、前記特性（たとえば、振幅
   ）の平均値に対応したレベルを持つ制御信号（Ｖｏ）を
   発生し。 前記特性を、前記初期値に対応した第１の状態および前
   記所望値に対応した第２の状態に選択的に設定し、　　
   　　゛ 前記波形の特性を、最初の制御期間の内の所定数のサイ
   クルの間前記第コの状態に設定し、最初の制御期間の残
   りのサイクルの間前記第１の状態に設定し、 その後の相次ぐ各制御期間の間、最後の制御期間が第２
   の状態のみの波形サイクルを営むようになるまで、第２
   の状態のサイクル数を増加すると共に、第１の状態のサ
   イクル数を減少させ、そして その後、相次ぐサイクルの間、前記波形の特性を第２の
   状態°に設定する。各段階を有する方法。 （１２＋　　前記波形が矩形である特許請求の範囲第１
   ／項記載の方法。 ＋＋３）　　前記波形の特性を所定の最小および最大状
   態の範囲内に維持する段階を含む特許請求の範囲第１／
   項または第７２項記載の方法。 （＋４１　　前記制御信号が可変直流レベルである特許
   請求の範囲第１／導、第７．２項または第７３項記載の
   方法。 ０５１　　前記波形の特性が振幅あるいはデユーティサ
   イクルである特許請求の範囲第１／項乃至第１４を項の
   いずれか７項に記載の方法。 ａυ　前記制御信号を初期値と所望値との間で急速に変
   化させるため制御期間の数を減少させる段階を含む特許
   請求の範囲第７）項乃至第１ｊ項のいずれか７項に記載
   の方法。 （１７１急速な変化を行わせるため制御期間の数をゼロ
   に減少させる段階を含む特許請求の範囲第１≦項記載の
   方法。 ａ８　　前記波形の特性を、最初の制御期間の／サイク
   ルの間前記第２の状態に設定し、この第２の状態のサイ
   クルの数をその後の相次ぐ各制御期間毎に／サイクルず
   つ増加させる段階を含む特許請求の範囲第１／項乃至第
   １７項のいずれか７項に記載の方法。 ａ９　　前記第２の状態の波形のサイクル数を、最初の
   制御則１間の後に続く各制御期間毎に２　ずつ増加させ
   る特許請求の範囲第１／項乃至第７２項のいずれか７０
   項に記載の方法。 ■　前記処理段階が、変調された波形の整流およびｐ波
   を行うことより成る特許請求の範囲第１／項乃至第１９
   項のいずれか／″項に記載の方法。