JPS58197556A - コンピユ−タ装置 - Google Patents
コンピユ−タ装置Info
- Publication number
- JPS58197556A JPS58197556A JP57082002A JP8200282A JPS58197556A JP S58197556 A JPS58197556 A JP S58197556A JP 57082002 A JP57082002 A JP 57082002A JP 8200282 A JP8200282 A JP 8200282A JP S58197556 A JPS58197556 A JP S58197556A
- Authority
- JP
- Japan
- Prior art keywords
- data
- computer
- mode
- output
- mode register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、コンピュータの動作に兼併する故障診１盾
を情えたコンピュータ装置に！−一するものである。、 従来のコンピュータ装置では、プログラム記憶装置、デ
ータ一時記憶装置、中央演算処珈部、入出力装置などを
機能ごとに独立したＬＳＩ（大規模Ｍｋ債回路）等で構
成するマルチチップタイプのシステムが多く用いられて
いたが、最近では上記機−能を１１１４のＬＳＩに内蔵
したシングルテングマイクロコ／ピユータ（以Ｆ１ コ
ンピュータと称す）が増加する傾向にある。ナして、シ
ングルチップコンピュータの中には６８００係の６８０
１のようにシングルチップモード以外にマルチテップモ
ードでも動作−Ｔｉｆ＠なものもある。シングルチップ
およびマルチチップタイプのコンピュータシステムにか
かわらず一般にクオノチドッグと呼ばれＬＶｈる故障診
断システムを備えたものが多い。
を情えたコンピュータ装置に！−一するものである。、 従来のコンピュータ装置では、プログラム記憶装置、デ
ータ一時記憶装置、中央演算処珈部、入出力装置などを
機能ごとに独立したＬＳＩ（大規模Ｍｋ債回路）等で構
成するマルチチップタイプのシステムが多く用いられて
いたが、最近では上記機−能を１１１４のＬＳＩに内蔵
したシングルテングマイクロコ／ピユータ（以Ｆ１ コ
ンピュータと称す）が増加する傾向にある。ナして、シ
ングルチップコンピュータの中には６８００係の６８０
１のようにシングルチップモード以外にマルチテップモ
ードでも動作−Ｔｉｆ＠なものもある。シングルチップ
およびマルチチップタイプのコンピュータシステムにか
かわらず一般にクオノチドッグと呼ばれＬＶｈる故障診
断システムを備えたものが多い。
以玉図面により従来装置について説明する。
６ｇ１図はシングルチップコンピュータとしてＭｅす８
０１を用いた場合の内部構成を示すブロック図ｃ６す、
図において（１１はシングルチップのコンピュータ（Ｍ
Ｏ６８０１）を示し、（２）は中央演算処理部（以ド、
Ｕ Ｐ ＬＪと記す） 、ｔＪ）はリセット１ｊ号（）
Ｌｇ８ＷＴ）に同期して動作モードｔｗＩｔ込んだデー
タを蓄積する七−ドレジスタ、（４）は入出力ボート２
、（５）はタイマ、（６）はシリアルＩ１０ 、（７）
は入出カポ−トｌ 、 （８）はデータバスとアドレス
を時系列的に合成するマルチプレクサ、（９）はモード
に＝９マルチグレクサ（８）の出力を外部に伝達したり
。
０１を用いた場合の内部構成を示すブロック図ｃ６す、
図において（１１はシングルチップのコンピュータ（Ｍ
Ｏ６８０１）を示し、（２）は中央演算処理部（以ド、
Ｕ Ｐ ＬＪと記す） 、ｔＪ）はリセット１ｊ号（）
Ｌｇ８ＷＴ）に同期して動作モードｔｗＩｔ込んだデー
タを蓄積する七−ドレジスタ、（４）は入出力ボート２
、（５）はタイマ、（６）はシリアルＩ１０ 、（７）
は入出カポ−トｌ 、 （８）はデータバスとアドレス
を時系列的に合成するマルチプレクサ、（９）はモード
に＝９マルチグレクサ（８）の出力を外部に伝達したり
。
入出力ｊミートとして動作するボー）３、ＱＩはアドレ
スまたは人出力ボートとして動作するボート４、Ｏυは
ｆ−夕の一時記憶装置（以下、ＲＡＭと記す）、そして
０７Ｊはコンピュータ（１）の動作仕様を規定するプロ
グラムを内蔵しｆｃ記憶装置（以Ｆ、 ｌ−ＬＯＭと記
す）である。
スまたは人出力ボートとして動作するボート４、Ｏυは
ｆ−夕の一時記憶装置（以下、ＲＡＭと記す）、そして
０７Ｊはコンピュータ（１）の動作仕様を規定するプロ
グラムを内蔵しｆｃ記憶装置（以Ｆ、 ｌ−ＬＯＭと記
す）である。
Ｍ０６８０１のコンピュータ（１）は、丁記第１表に示
すように、モードレジスタ（３）のモードセットピッ）
Ｐｃｏ−Ｐｃ、の状態に応じて８檀類の動作を行うこ
とができ、モー ドレジスタ（３）のデータはリセット
解除時のボー）２ｔ４３のデータと一致している。
すように、モードレジスタ（３）のモードセットピッ）
Ｐｃｏ−Ｐｃ、の状態に応じて８檀類の動作を行うこ
とができ、モー ドレジスタ（３）のデータはリセット
解除時のボー）２ｔ４３のデータと一致している。
第 １ 表
また、第２図には上記コンピュータ（１）をシングルナ
ツプモー ド（モード７）で１史用している故障−断礪
総を備えた従来のコンピュータ装置を小している。図に
おいて（至）は故障診断機能を備えたコンピュータ装置
を示し、シυは入力処理回路、■は出力処理回路、（至
）〜（至）はプルアップ抵抗、（至）は電源投入時にリ
セット１６号を発生するり七ノド回路（リセット信吋発
生回路ともいう）、（２）はコンピュータ（１）の出力
端子Ｐ１．より出力されるパルス信号の周波数が一定値
以下となったときコンピュータが異常と判定し、リセッ
トパルスを出力する異常検出装置、そして（至）はリセ
ットパルスを入力とするオア回路でおる。一 つぎに上記した従来装置の動作について説明する。コ／
ピューメ装［Ｃｌに電源（図示せず）が印加されると、
各回路に所定の電圧が印加されると同時にリセット回路
（至）より一定時間リセットパルスが発生し、オア回路
（至）を通してコンピュータ（１）にリセット信号が印
加されると同時に異常検出績［１２！ηのリセットパル
スが禁止され、リセットパルス解除後も所定時間保持さ
れる。リセット状態ではボートはすべて人カモ〜ドとム
るためボート２（４）のＰ２゜〜Ｐ、端子はプルアップ
抵抗（至）〜（至）の働きでｌ−１ｉ ｙＡ （以下、
′Ｈ′と記す）状態となる。上記リセットＩｆｉ号がＬ
ＯＷ（以Ｆ％′Ｌ′と記す）状態から′Ｈ′となり、リ
セットが解除されるときのＰｌ。〜Ｐ□端子のロジック
レベルがモードレジスタ（３）Ｋ読込まれると、コンピ
ュータ（１）の動作モードが決まるので、モードレジス
タ（３）にはＰｅａ〜Ｐｃ、４子の各々のＨ′のデータ
が蓄積され、動作モードは上記した第１表によりシング
ルチップモードとなる。
ツプモー ド（モード７）で１史用している故障−断礪
総を備えた従来のコンピュータ装置を小している。図に
おいて（至）は故障診断機能を備えたコンピュータ装置
を示し、シυは入力処理回路、■は出力処理回路、（至
）〜（至）はプルアップ抵抗、（至）は電源投入時にリ
セット１６号を発生するり七ノド回路（リセット信吋発
生回路ともいう）、（２）はコンピュータ（１）の出力
端子Ｐ１．より出力されるパルス信号の周波数が一定値
以下となったときコンピュータが異常と判定し、リセッ
トパルスを出力する異常検出装置、そして（至）はリセ
ットパルスを入力とするオア回路でおる。一 つぎに上記した従来装置の動作について説明する。コ／
ピューメ装［Ｃｌに電源（図示せず）が印加されると、
各回路に所定の電圧が印加されると同時にリセット回路
（至）より一定時間リセットパルスが発生し、オア回路
（至）を通してコンピュータ（１）にリセット信号が印
加されると同時に異常検出績［１２！ηのリセットパル
スが禁止され、リセットパルス解除後も所定時間保持さ
れる。リセット状態ではボートはすべて人カモ〜ドとム
るためボート２（４）のＰ２゜〜Ｐ、端子はプルアップ
抵抗（至）〜（至）の働きでｌ−１ｉ ｙＡ （以下、
′Ｈ′と記す）状態となる。上記リセットＩｆｉ号がＬ
ＯＷ（以Ｆ％′Ｌ′と記す）状態から′Ｈ′となり、リ
セットが解除されるときのＰｌ。〜Ｐ□端子のロジック
レベルがモードレジスタ（３）Ｋ読込まれると、コンピ
ュータ（１）の動作モードが決まるので、モードレジス
タ（３）にはＰｅａ〜Ｐｃ、４子の各々のＨ′のデータ
が蓄積され、動作モードは上記した第１表によりシング
ルチップモードとなる。
シングルチップモードでは、第１図に示すＲＯＭｔｌａ
より命令を読込みその内容に応じて入力信号Ｐ、。〜Ｐ
４１）を処理し、出力端子Ｐ、。〜Ｐａｎに出力する。
より命令を読込みその内容に応じて入力信号Ｐ、。〜Ｐ
４１）を処理し、出力端子Ｐ、。〜Ｐａｎに出力する。
Ｍ３図にはＯＰ Ｕ （２）の演算処理の一列のフロー
チャートを示している。第３図の列では自動車の工／ジ
ン制御装置の演算処理を示しており、点火時期制御処３
１（１００）、燃料噴射速制御処理（１０１）。
チャートを示している。第３図の列では自動車の工／ジ
ン制御装置の演算処理を示しており、点火時期制御処３
１（１００）、燃料噴射速制御処理（１０１）。
排気ガス制御処３！（１０２）を実行した庚、ボート１
（７）のＰ０出力の反転処理（１ρ３）を行い、また点
火時期制御（１００）に戻っている。従って、該装置が
正常に動作している時はボー）１（７）のＰ８．出力に
は演算サイクルで決まる周期のパルスが出力されるので
、異常検出装置（至）よりリセットパルスは出力されな
い。
（７）のＰ０出力の反転処理（１ρ３）を行い、また点
火時期制御（１００）に戻っている。従って、該装置が
正常に動作している時はボー）１（７）のＰ８．出力に
は演算サイクルで決まる周期のパルスが出力されるので
、異常検出装置（至）よりリセットパルスは出力されな
い。
次に、外部ノイズ等によりコンピュータ（１）が誤動作
をしてボー）１（７）のＰｌ、出力反転処ｊｉ（１０３
）が実行されなくなると、Ｐ、。出力端子からはパルス
が出なくなる。異常検出装置（５）は入力パルスの周波
数が一定値以下となったことを検出してリセットパルス
を出力するので、オア回路（至）を通してコンピュータ
（１）はリセットがかけられ、再度・すべての処理を最
初から実行して正常な状態に復帰する０ ところで、外部ノイズ等により動作モードレジスタ（３
）の内容が変化し、シングルチップモード（モード７）
よりモード５やモード６になるとボー）３（９）よりデ
ータバスやアドレスバスが出力される。この場合はコン
ピュータ（１）は内部ＲＯＭ（１３により動作しており
、ボー） １ （７）に関連した制御は正常に実行され
るので、Ｐ、、出力端子からは演算周期に応じたパルス
が出力されており、異常検出装置（ロ）からリセットパ
ルスが出力されず正常な状態に復帰で舞なくなる。
をしてボー）１（７）のＰｌ、出力反転処ｊｉ（１０３
）が実行されなくなると、Ｐ、。出力端子からはパルス
が出なくなる。異常検出装置（５）は入力パルスの周波
数が一定値以下となったことを検出してリセットパルス
を出力するので、オア回路（至）を通してコンピュータ
（１）はリセットがかけられ、再度・すべての処理を最
初から実行して正常な状態に復帰する０ ところで、外部ノイズ等により動作モードレジスタ（３
）の内容が変化し、シングルチップモード（モード７）
よりモード５やモード６になるとボー）３（９）よりデ
ータバスやアドレスバスが出力される。この場合はコン
ピュータ（１）は内部ＲＯＭ（１３により動作しており
、ボー） １ （７）に関連した制御は正常に実行され
るので、Ｐ、、出力端子からは演算周期に応じたパルス
が出力されており、異常検出装置（ロ）からリセットパ
ルスが出力されず正常な状態に復帰で舞なくなる。
本発明は、以上の点に鑑み、かかる従来の欠点を除去す
るためになされたもので、モードレジスタのデータの変
化が生じても確実に故障検出し、異常検出装置よりリセ
ットパルスを出力して正常に復帰する故障診断を備えた
コンピュータ装置を提供することを目的とするものであ
る。
るためになされたもので、モードレジスタのデータの変
化が生じても確実に故障検出し、異常検出装置よりリセ
ットパルスを出力して正常に復帰する故障診断を備えた
コンピュータ装置を提供することを目的とするものであ
る。
このような目的を達成するため、この発明は、コンピュ
ータのリセット信号に同期してコンピュータの動作モー
ドデータを蓄積する読出し可能なレジスタと、動作モー
ドに対応したデータを記憶する記憶部と、この記憶部の
ｆ−夕とｍ記しジスタのデータを比較する比較器と、こ
れらデータが不一致のとき異常信号を外部に出力する出
力端子と、この出力端子の異常信号によりコンピュータ
にリセット信号を印加するリセット回路とを備え、コン
ピュータのモード変化を検出してコンピュータにリセッ
トをかけるようにしたものである。
ータのリセット信号に同期してコンピュータの動作モー
ドデータを蓄積する読出し可能なレジスタと、動作モー
ドに対応したデータを記憶する記憶部と、この記憶部の
ｆ−夕とｍ記しジスタのデータを比較する比較器と、こ
れらデータが不一致のとき異常信号を外部に出力する出
力端子と、この出力端子の異常信号によりコンピュータ
にリセット信号を印加するリセット回路とを備え、コン
ピュータのモード変化を検出してコンピュータにリセッ
トをかけるようにしたものである。
以下、この発明によるコンピュータ装置の一実施ガにつ
いて第４図のフローチャートにより説明する。
いて第４図のフローチャートにより説明する。
ここで、第１図乃至第３図と同一符号は同一または相当
部分を示し、上記した従来列と同様にリセット信号が％
ＬＩから１Ｈ′になると、コンピュータ（１）の動作
モードがモードレジスタ（３）に読込まれシングルテッ
プモードとなり、内部ＲＯＭＱ３の命令に志して処理を
開始する。そして、第４図のフローチャートに示すよう
に２点火時期制御処理（１００）。
部分を示し、上記した従来列と同様にリセット信号が％
ＬＩから１Ｈ′になると、コンピュータ（１）の動作
モードがモードレジスタ（３）に読込まれシングルテッ
プモードとなり、内部ＲＯＭＱ３の命令に志して処理を
開始する。そして、第４図のフローチャートに示すよう
に２点火時期制御処理（１００）。
燃料噴射量制御部ｍ（ｉｏｘ）、排気ガス制御処理（１
０２）を実行した後、動作モードレジスタ（３）のデー
タを読込み、ＲＯＭＱａの一部に蓄積されているシング
ルチップモードに応じたデータと比較する。
０２）を実行した後、動作モードレジスタ（３）のデー
タを読込み、ＲＯＭＱａの一部に蓄積されているシング
ルチップモードに応じたデータと比較する。
このとき、正常な場合はボー）１（７）のｐＨ１出力反
転処理（１０３）を実行した後、点火時期制御処理（１
００）に戻ることになる。これにより、モードレジスタ
（３）のデータが正常な場合は上記した従来例と全く同
じ動作をする。
転処理（１０３）を実行した後、点火時期制御処理（１
００）に戻ることになる。これにより、モードレジスタ
（３）のデータが正常な場合は上記した従来例と全く同
じ動作をする。
つぎに、外部ノイズ等によりモードレジスタ（３）のデ
ータが変化すると、ＲＯＭ（１ａのデータと一致しない
ため異常と検出し、ボー）１（７）のＰｌ、出力反転処
３Ｍ（１０３）を通らずに点火時期制御処理（１００）
に戻る。従つで、Ｐ１０出力端子よりパルスが出力され
なくなり、異常検出装置ｆ（２７）よりリセットパルス
が出力され−Ｃコンピュータ（１）にリセットがかけら
れる。七して再度モード挽込みが実行されることによす
、モードレジスタ（３）の内容が正常になるため、動作
も正常に復帰することになる。
ータが変化すると、ＲＯＭ（１ａのデータと一致しない
ため異常と検出し、ボー）１（７）のＰｌ、出力反転処
３Ｍ（１０３）を通らずに点火時期制御処理（１００）
に戻る。従つで、Ｐ１０出力端子よりパルスが出力され
なくなり、異常検出装置ｆ（２７）よりリセットパルス
が出力され−Ｃコンピュータ（１）にリセットがかけら
れる。七して再度モード挽込みが実行されることによす
、モードレジスタ（３）の内容が正常になるため、動作
も正常に復帰することになる。
なお１．Ｅ記実施例ではシングルチップのコンピュータ
としてＭＯ６８０１の場合について説明したが、８０４
８等のコンピュータでも同様の効果を奏することは明ら
かである。
としてＭＯ６８０１の場合について説明したが、８０４
８等のコンピュータでも同様の効果を奏することは明ら
かである。
また、異常検出の手段についても、一定周波数以下のと
き異常としたが、所定の周波数範囲をはずれた場合を異
常としても同様の効果を奏することは明らかである。
き異常としたが、所定の周波数範囲をはずれた場合を異
常としても同様の効果を奏することは明らかである。
以上のように、この発明によれば、コンピュータの動作
モードをＲＯＭに記憶し、モードレジスタの内容と比較
し、一致しないときはモードレジスタをセットし直すよ
うにしたので、外部ノイズ等で誤動作しても短時間で正
常に復帰することができるという効果がある。
モードをＲＯＭに記憶し、モードレジスタの内容と比較
し、一致しないときはモードレジスタをセットし直すよ
うにしたので、外部ノイズ等で誤動作しても短時間で正
常に復帰することができるという効果がある。
第１図はシングルチップコンピュータ（ＭＯ６８０１）
の内部構成を示すブロック図、第２図はコンピュータ装
置を示すブロック図、第３図は従来装置の動作に供する
フローチャート、ｇ４図はこの発明の一実施例を示すフ
ローチャートである。 （１１・・・・シングルチップコンピュータ（Ｍ０６８
０１）、（２）・・・・中央ＫＫ処理ｍ（ＣＰＵ）、（
３）・・・・モードレジスタ、（４）・・・・ボー）２
、Ｏυ・・・・データ一時記憶装置（ＲＡＭ）、仏邊・
・・・プログラム記憶装置（ａｏ、ｖ）、ｇυ・・・・
入力処理回路、四・・・・出力処理回路、（至）・・・
・リセット回路、＠・・・・異常検出装置、（至）・・
・・オア回路。 代理人 搗 ｅ 直 − 第１Ｌｙ１ 第２ ｉ’１ ０ 第３図 第４図
の内部構成を示すブロック図、第２図はコンピュータ装
置を示すブロック図、第３図は従来装置の動作に供する
フローチャート、ｇ４図はこの発明の一実施例を示すフ
ローチャートである。 （１１・・・・シングルチップコンピュータ（Ｍ０６８
０１）、（２）・・・・中央ＫＫ処理ｍ（ＣＰＵ）、（
３）・・・・モードレジスタ、（４）・・・・ボー）２
、Ｏυ・・・・データ一時記憶装置（ＲＡＭ）、仏邊・
・・・プログラム記憶装置（ａｏ、ｖ）、ｇυ・・・・
入力処理回路、四・・・・出力処理回路、（至）・・・
・リセット回路、＠・・・・異常検出装置、（至）・・
・・オア回路。 代理人 搗 ｅ 直 − 第１Ｌｙ１ 第２ ｉ’１ ０ 第３図 第４図
Claims (1)
- プログラム記憶装置、データ一時記憶装置、中央演算処
理部′、入出力装置を備えたコンピュータ装置において
、コンピュータのリセット１５号に同期してコンピュー
タの動作モードデータを蓄積する読出し０］′能なレジ
スタと、前記動作モードに対応したデータを記憶する紀
１部と、該記憶部のデー タト前記レジスタのデータを
比較する比４ｉ１２器と、前記各データがモ一致のとき
膜製信号を外部に出力する出力４子と、該出力１子の異
奢信号によりコ／ピ１−夕にリヒットＩＢ号を印加する
リセット回路とを（Ｉｌｉｉｔたこと七′＃儀とするコ
ンピュータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57082002A JPS58197556A (ja) | 1982-05-12 | 1982-05-12 | コンピユ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57082002A JPS58197556A (ja) | 1982-05-12 | 1982-05-12 | コンピユ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58197556A true JPS58197556A (ja) | 1983-11-17 |
| JPS6362776B2 JPS6362776B2 (ja) | 1988-12-05 |
Family
ID=13762295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57082002A Granted JPS58197556A (ja) | 1982-05-12 | 1982-05-12 | コンピユ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58197556A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58201154A (ja) * | 1982-05-19 | 1983-11-22 | Nissan Motor Co Ltd | アンチスキッド制御装置用マイクロコンピュータのモード監視制御装置 |
| JPS6479841A (en) * | 1987-09-22 | 1989-03-24 | Aisin Seiki | Abnormality monitoring device for microcomputer |
| US7962274B2 (en) | 2007-07-27 | 2011-06-14 | Mitsubishi Electric Corporation | Vehicle-mounted engine control apparatus |
-
1982
- 1982-05-12 JP JP57082002A patent/JPS58197556A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58201154A (ja) * | 1982-05-19 | 1983-11-22 | Nissan Motor Co Ltd | アンチスキッド制御装置用マイクロコンピュータのモード監視制御装置 |
| JPH0319571B2 (ja) * | 1982-05-19 | 1991-03-15 | Nissan Motor | |
| JPS6479841A (en) * | 1987-09-22 | 1989-03-24 | Aisin Seiki | Abnormality monitoring device for microcomputer |
| US7962274B2 (en) | 2007-07-27 | 2011-06-14 | Mitsubishi Electric Corporation | Vehicle-mounted engine control apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6362776B2 (ja) | 1988-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3566368A (en) | Delta clock and interrupt logic | |
| JPH0346854B2 (ja) | ||
| JPH07129426A (ja) | 障害処理方式 | |
| KR20150007973A (ko) | 마이크로컴퓨터 | |
| JPS60103477A (ja) | 多重プロセツサ計算機システム | |
| JPS5968004A (ja) | 車載用コンピユ−タのフエイルセ−フ方法 | |
| US10042692B1 (en) | Circuit arrangement with transaction timeout detection | |
| JPS58197556A (ja) | コンピユ−タ装置 | |
| JP3529994B2 (ja) | 照合回路 | |
| JP2007011639A (ja) | 入出力制御装置，情報制御装置，入出力制御方法及び情報制御方法 | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JP3081234B2 (ja) | Ｃｐｕボードのチェック方法 | |
| JP6645467B2 (ja) | マイクロコンピュータ | |
| JPH04324537A (ja) | マイクロコンピュータの暴走防止回路および暴走防止方法 | |
| JPS60124734A (ja) | Ｃｐｕに対する割込み処理装置 | |
| JPH03266110A (ja) | コンピュータのリセット装置 | |
| JPS623346A (ja) | フエイルセ−フ回路付き制御装置 | |
| JPS6212534B2 (ja) | ||
| JPH05233576A (ja) | 二重システム | |
| JPH0251748A (ja) | マイクロコンピュータ | |
| JPS6145337A (ja) | デイジタル制御装置の診断方法 | |
| JPH04236637A (ja) | マイクロプロセッサ障害検出回路 | |
| JPH01123329A (ja) | 割込み回路 | |
| JPS59106057A (ja) | アドレス・ストツプ方式 | |
| JPS63282535A (ja) | シグナルプロセツサ |