JPS58196700A - メモリ管理制御方式 - Google Patents
メモリ管理制御方式Info
- Publication number
- JPS58196700A JPS58196700A JP57078575A JP7857582A JPS58196700A JP S58196700 A JPS58196700 A JP S58196700A JP 57078575 A JP57078575 A JP 57078575A JP 7857582 A JP7857582 A JP 7857582A JP S58196700 A JPS58196700 A JP S58196700A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- data
- error
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57078575A JPS58196700A (ja) | 1982-05-11 | 1982-05-11 | メモリ管理制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57078575A JPS58196700A (ja) | 1982-05-11 | 1982-05-11 | メモリ管理制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58196700A true JPS58196700A (ja) | 1983-11-16 |
| JPS635784B2 JPS635784B2 (enExample) | 1988-02-05 |
Family
ID=13665694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57078575A Granted JPS58196700A (ja) | 1982-05-11 | 1982-05-11 | メモリ管理制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58196700A (enExample) |
-
1982
- 1982-05-11 JP JP57078575A patent/JPS58196700A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS635784B2 (enExample) | 1988-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI421679B (zh) | 錯誤校正裝置及方法 | |
| US6636991B1 (en) | Flexible method for satisfying complex system error handling requirements via error promotion/demotion | |
| JP4956230B2 (ja) | メモリコントローラ | |
| JPS58196700A (ja) | メモリ管理制御方式 | |
| JPH011038A (ja) | 制御メモリ誤り訂正制御方式 | |
| JPS5856165A (ja) | レコ−ド更新方式 | |
| JP2682271B2 (ja) | シングルイベントアップセットエラー蓄積防止回路 | |
| JPH05274227A (ja) | 電子ディスク装置 | |
| JPH10143448A (ja) | メモリシステム | |
| JPH0520215A (ja) | 情報処理装置 | |
| JPH0317760A (ja) | データ書込み確認方式 | |
| JPH04115340A (ja) | 二重化記憶回路 | |
| JP2518333B2 (ja) | 記憶装置 | |
| JP3178913B2 (ja) | 半導体ファイル装置 | |
| JPH04162161A (ja) | 記憶制御装置 | |
| US7085922B2 (en) | Automatically overcoming failed boot attempts to flash media | |
| JPH03220649A (ja) | パリティチェック回路 | |
| JPH06131888A (ja) | 半導体ファイル装置 | |
| JPH04278654A (ja) | バッファメモリの障害エリア除去方式 | |
| JP2003248594A (ja) | データ誤りチェックシステム | |
| JPS61282949A (ja) | メモリエラ−処理方式 | |
| JPH10187202A (ja) | マイクロプロセッサ制御装置 | |
| JPH0488434A (ja) | データ処理装置 | |
| JPS61139836A (ja) | パイプライン計算機の命令制御方式 | |
| JPH0291748A (ja) | 誤り発生データ修復方式 |