JPS58194451A - 光通信用変復調装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、構成簡単にして、しかも安価に構成された光
通信用変復調装置に関するものである。

光伝送ケーブルを用い各種のデータや制御信号の送受を
相手側との間で行なう場合光通信用変復調装置が必要と
されるが、従来のものにあっては徒らに構成が複雑化し
てしまい安価に得られないという欠点がある。

）寺間昭５８−１９４４５１（２） 第１図、第２図はそれぞれ従来技術に係る光通信用変復
調装置全相手側のものとの関係で示ｌ、た２′との間に
Ｖｉ１対の送受胴元ファイバケーブルＦＣＡ　、　ＰＣ
Ｂが設けられるようになっている。このうち第１図に示
すものにおいては送受用光フアイバケーブルＦＣＡ　、
　ＰＣＢ上には送信データのみが送信可とされ、単に送
受信ガータをバッファするだけであり、各種制御信号の
送信機能や受信解釈機能を有しないものとなっている。

これに対し第２図に示すものは内部にマイクロコンビ・
ユータなどの処理機能を有し、送受用光ケーブルＦＣＡ
　。

ＦＣＢＫは送信データと同時に制御信号をも選択的に伝
送し得るようになっている。即ち、通信能力を有する端
末にハンドシェーク機能によって接続可となっているも
のである。この第２図に示す変（、（ 復調装置は第１図に示すものに比しはるかに複雑・高価
となるが、５第１図に示すものもけして安価であるとは
云えない。これは、電気−光変換部とし５頁 での送信部と光−電気変換部としての受信部が高価な構
成にならざるをえないからである、このうち、特に受信
部が複雑、高価となる。これは、受光素子による光電変
換出力は一般に極めて微弱であって論理レベル（ＴＴＬ
レベルなど）まで増幅する必要があるからである、更に
受信されるデータの周波数が高い場合には周波数特性が
良好なもの全使用しなければならないが、周波数特性が
良好となる程に光電変換出力は微弱となるから、上記不
具合はより一層顕著となる。

よって本発明の目的は、構成簡単にして、しかも安価に
構成されながらも高度な機能′にもった光通信用変復調
装置金供するにある。

この目的のため本発明は、送信データ送信中であること
ケ示す、搬送波信号としての制御信号をクロック信号に
同期せしめた状態で送信データによって所定に変調した
うえ（被）変調イ呂号を相手側に光信号の形で送信する
一方、相手側からの変調信号は電気信号に変換されてか
ら簡単安価に構れたうえ上記変調原理にもとづき復調さ
れ、送信データと制御信号とに分離されるようになした
ものである。

以下、本発明を第３図、第４図により説明する。

第３図、第４図は、本発明による装置の一実施態様での
構成とその動作を示したものである。

これによるとクロック発振器１からの１６ＭＨｚの原ク
ロツク信号は分周回路２で１／２分周、１／８分周され
ることによって２種類の新たなりロック信号が作成され
るようになっている。即ち、ｇＭＨｚ　＋２ＭＨｚのク
ロック信号が分周回路２より得られるものである。この
うち、８ＭＨｚのクロック信号は後述するように受信信
号より制御信号を得るのに用いられ、また、２ＭＨｚの
クロック信号Ａは変調クロック信号作成用として用いら
れるようになっている。

最初に先ず送信データの送信について説明すれば以下の
ようである。

即ち、データの送信に際しては処理装置（図示７ｒｉ ようになっている。この制御信号Ｃ０ＮＴＲ０ＬＩＮが
出力されている間中、処理装置からの送信データ（シリ
アルデータ）　Ｄ　Ａ　Ｔ　Ａ　Ｉ　Ｎは送信データと
して相手側に送信されるようになっているものである。

このように制御信号はデータの存在区間を示すが、これ
に限定されず後述するように各種のステータスを示すの
にも用いられる。図示の如く分周回路２からのクロック
信号Ａ＃′ｉＤ型エツノトリガフリッグフロツｆ（以下
、単にフリラグフロ・ソゲと称す場合はこの型のものを
指すものとする）６にクロック入力として常時毎えられ
、そのフリップフロップ６のリセット出力りはまたアン
ドダート７を介しデータ入力として用いられるようにな
っている。したがって、インバータ４，５を介する制御
信号Ｃ０ＮＴＲ０Ｌ、、　’（１クンドｒ−ドアに入力
せしめれば、フリップフロッグ６は制御信号Ｃ０ＮＴＲ
０ＬＩＮが立上がってからの最初のクロック信号Ａの立
上り時点から反転動作全開始し、反転動作は制御信号Ｃ
０ＭＴＲ０Ｌ、、が立下がってからの最初のクロック信
号Ａの立上り時点まで継続されるもので１□□８ｏ５８
−１９４４５１　（３’ｊ　　・ある。図示の如くに回
路構成する場合はフリッグフロツｆ６ｕ必ずリセット状
態で反転動作全停止することになるが、フリップフロッ
プ６が反転動作１−でいる間そのセット出力Ｃ，リセ゛
ソト出力ＤｉＩＭＨｚの変調用クロック信号として得る
ものである。このうち、セット出力Ｃは７リツプ７０ツ
ｆ１０に反転動作用クロック入力として与えられ、これ
によりフリップフロップ１０はセット出力Ｃが立上がる
度ＶＣ反転されるようになっている。−万、リセット出
力りはアンドゲート７の他、フリップフロッグ８にクロ
ック人力として与えられる。図示の如くインバータ３ケ
介する送信データＤＡＴＡ、Ｎとフリップフロッグ１０
のリセット出力Ｆとは排他的論理和ｒ−ト９を介しフリ
ップフロラｆ８にデータ入力として与えられており、し
かして、その排他的論理和出力Ｈにリセット出力りの立
上りで〕１１ツブフロツプ８にセットされるようになっ
ているものである。よって、フリップフロッグ８の　　
　　！“１リセツト出力Ｉとフリップフロップ１０のセ
ット出力Ｅ１に排他的論理和ゲート１１に入力せしめる
よう９　　　　ｊ＋ にすれば、排他的論理和ｐ−）１１からは（被）変調出
力Ｊが得られるところとなるものである。この変調出力
Ｊは光信号に変換された状態で相手側に送信されるが、
光信号への変換は発光ダイオード１４ヲスイツチングト
ランジスタ１２によって／Ｊイパス制御することにより
行なわれる。変調出力Ｊがいわゆるハイレベル状態にあ
る場合はスイッチングトランジスタ１２がオン状態とな
り、電流制限抵抗１３からの電流はスイッチングトラン
ジスタ１２を流れることによって発光ダイオード１４の
発光は抑えられるものである。しかし、いわゆるローレ
ベル状態にある場合にはスイッチングトランジスタ１２
によってバイパスされなく発光ダイオード１４は発光状
態におかれるわけである。

第４図からも判るように送信データのデータ状態がクロ
ック信号Ａ２周期分以上の幅で変化する場合は、その変
化は変調量力にクロック信号Ａ２周期分の状態不変期間
として現われ、データ状態が変化しない場合はクロック
信号Ａ１周期分の時間幅で変調出力の状態は変化するこ
とになる。な０Ｃ１ お、送信データの１ビット当りの時間は第３図において
は可変とされているが、一般的にはクロック信号ＡＩＤ
周期分以上の一定値に選定されるようになっている。ｆ
７’ｊ、制御信号Ｃ０ＮＴＲ０ＬＩＮが出力されない間
、フリップフロラｆ　８　、１０は強制的にリセットさ
れる。

ところで第３図において排他的論理和ｆ−）９゜１１や
フリップフロッグ８，１０よりなる回路部分は公知のマ
ンチェスターエンコーダーを構成しているが、本発明で
はフリップフロッグ８．１０に与えられるクロックは制
御信号の存在を前提にして発生されるようになっている
。即ち、変調出力は制御信号が存在している場合のみ状
態変化するものであり、相手側では受信された変調信号
が変化しているか否かを検出することによって送信デー
タの存在区間を知れるものである。このことは本発明の
特徴の１つとして挙げ得るものである。

さて次に受信された変調信号から送信データと制御信号
を得る場合について説明する。図面の簡単化の友め変調
出力Ｊにもとづいて発光駆動され１１　　　頁 る発光ダイオード１４からの光信号が受光素子１８によ
って受光されるとすれば、以下のようになる。

即ち、受光素子１８、例えばＰＩＮフォトダイオードに
よる光電変換出力は一般に微弱であるから、先ずその光
電変換出力を一般の論理レベルにまで増幅する必要があ
る。従来にあってはその増幅は複雑、高価な増幅器によ
って行なわれていたが、本例では反転機能をもつ高速Ｃ
−ＭＯ８）１″−Ｉｆ主体としてなる構成簡単な増幅回
路で以て増幅せんとするものである。

図示の如＜Ｃ−ＭＯＳインノ々−夕２］、２２，２５．
２７゜ム抵抗加、２４．２６およびコンデンサおよりな
る回路部分がその＼増幅回路である。Ｃ−ＭＯＳインバ
ータ２］、２２，２５．’２７．２８Ｖｉ反転増幅形オ
イレーショナルアンプとして機能するが、この場合抵抗
部はＣ−ＭＯ８インバータ２１に対する帰還で自己のし
きい値レベルヲ得るための自己バイアス用のものであり
、抵抗部も同様となっている。また、抵抗部は抵抗１９
と同様プルダウン用のものであり、その抵抗値は抵抗１
９の抵抗値が抵抗部のそれよりも特開昭５８−１９４４
５１（４） 相当大きいのと同様抵抗調のそれよりも相当大きくなっ
ている８更にコンデンサ器は交流結合用としてＣ−ＭＯ
Ｓインバータｎ、２５間に設けられたものである。

この増幅回路の回路動作についての説明は後述するとこ
ろであるが、結果としては回路構成簡単安価にして、し
かも高周波特性良好にして最終段のＣ−ＭＯＳインバー
タ四より通常のＴＴＬ論理レベル出力が得られるもので
ある８このＣ−ＭＯＳインバータ郡より変調出力Ｊと同
一の波形信号を得るわけである。このようにして得られ
た変調信号は次にフリラグフロップ四、排他的論理和ゲ
ートＩコンデンサ（ハザード防止用）３１およびワンシ
ョット回路３２によって復調されるが、復調は以下のよ
うにして行なわれる。

即ち、フリツゾフロツｆ２９は予めノリセット状態にお
かれている一方、ワンショット回路３２は排、□□、、
、−ｔ−ａｏｏ６カ７，１２．４．４−０．゛（行時点
でトリガされ、且つ出力Ｍがローレベル状態にある間に
強制的にリセット状態におかれるよ３ うになっており、しかもそのトリガ出力Ｎ、Ｏのパルス
幅はクロック信号Ａの１周期より長く２周期よりも短く
設定されているところから、インバータ公より得られる
出力Ｋが第４図に示す如くに変化する場合は、フリツゾ
フロツｆ２９のセラＨｆｊ力りもまた図示の如くに変化
するというものである。セット出力しの変化からも判る
ようにセット出力りはあたかも反転送信データＧが僅か
に遅延されたものとしてほぼ同一波形として得られるか
ら、セット出力Ｌｋインバータ３７によって反転すれば
、送信データＤＡＴＡＩＮが受信データＤＡＴＡｏｕｔ
として得られるわけである。なお、第４図に示す例にお
いては、トリが出力Ｎ、Ｏの）平ルス幅はクロック信号
Ａの周期の１．２倍程度に設定されている。

このようにして送信データＤ　Ａ　Ｔ　Ａ　Ｉ　Ｎの復
調が可能となるが、この際制御信号も筺た得られなけれ
ばならない。制御信号に受信データの存在区間を示すも
のであるからである。制御信号はインバータ公の出力Ｍ
の変化状態を監視することによって１’ｉ　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　１４その発生は容易である。本例
ではワンショット回路３２のトリガ出力Ｏを、８ＭＨｚ
のクロック信号をカウント可となっているカウンタ３３
ニリセット信号として与えるようになっている。カウン
タおは予めビットウェイト矛のフリラグフロップ（ＪＫ
フリッグフロップでも可）のみがプリセットされており
、そのセントａｔ力Ｐはインバータ３５を介し８Ｍ　Ｈ
ｚクロック信号のアンドケ”−１３４に一介してのカウ
ンタおへの入力會阻止するようにしてなる。即ち、Ｃ−
ＭＯＳインバータ公の出力Ｋが変化するようになればワ
ンショット回路おがらはトリガ出力０が連続的に得られ
、最初のトリが出力Ｏによってカウンタ３３は８ＭＨｚ
クロック信号をカウントし得るようになるが、そのカウ
ント値はトリが出力０が連続的に得られている間は８に
は達することはないものである。しかしながら、出力に
の状態が再びハイレベル状態のまｆ変化しないようにな
ればトリガ出力Ｏは得られなくなるがら、最後のトリガ
出力Ｏによってリセットされてから８個目の８ＭＨｚク
ロック信号をカウントし次状態でビッｌ５　　頁 トウエイト２ｓの７リツグフロツグは再びセット状態に
おかれ、これにより受信された送信データの終了を知れ
るものである。】μＳ以上トリガ出力０が得られない場
合は再び出力Ｐ’ｔ−ハイレベル状態におくものであり
、したがって出力Ｐｆｆｉ制御信号としい用い得るとい
うものである。出力ＰＦｉ、本例での場合インバータ加
によって反転され制御信号Ｃ０ＮＴＲ０Ｌｏ、、はハイ
レベル状態信号として得られるようになっている。なお
、送信データＤＡＴＡ、Ｎが送信中であって、しかも相
手側からの送信データが復調されている間アンドゲート
１５、インバータ（オープンコレクタ形）１６を介し発
光ダイオード１７が発光駆動されるように力っている。

これは、ハンドシェークが行なわれていることを表示す
るためのものである。

さて、ここで既述の増幅回路の動作について説明する。

第５図はＣ−ＭＯＳインバータの構成を示したものであ
るが、これによるとＰチャンネルＭＯ８−Ｆ’ＥＴＱ　
ｔ　、およびＮチャンネルＭＯＳ　　ＦＥＴＱ＊よりな
り、極めて簡単な構成であると云える。反特開昭５８−
１９４４５１ＣＦ”）　　”転機能をもつＣ−ＭＯＳダ
ートとしては他にもあるが、通常はＣ−ＭＯＳインバー
タを用いることになる。

第６図（ｍｌ〜ｆｆｌはそれぞれ第３図におけるＣ−Ｍ
ＯＳインバータ２１人力、Ｃ−ＭＯＳインバータ２１出
力、Ｃ−ＭＯＳインバータｎ出力、Ｃ−ＭＯＳ（７バー
　タδ入力、Ｃ−ＭＯＳインバータ５出力、Ｃ−ＭＯＳ
インバータ２７出力金示したものである。ただ、第３図
に示す増幅回路による場合は、コンデンサ乙によ！ｌ１
石流成分が阻止されていることから、一般に交流用とし
て用いられ直流領域をカバーし得ないという不具合があ
る。直流領域會もカバーしようとすれば第７図に示すよ
うな回路構成が考えられる。図示の如く抵抗ｕ、２６が
不要とされ、また、コンデンサおの代シに抵抗間、３９
よりなる分圧回路を設け、Ｃ−ＭＯＳインバータ５の入
力をそれら抵抗間、３９の接続点より得るようにし７’
Ｃ％のである。これにより直流領域をもカバーし得るわ
けで　　（（あり、コンデンサが含まれないから受光素
子をも含め全体をチップ化するのに有利であると云える
。

１７　　　ｉ＋ ところで、Ｃ−ＭＯＳの製造上バラツキがあるため抵抗
ア、３９の分圧はある程度余裕全もつように（例えば３
７４など）しなければならない。このような状態で使用
すると、Ｃ−ＭＯ８インバータｎの出力が小さくなって
いる場合、分圧された電圧がスレッシュホールド（ＴＨ
）よジ小さくなる可能性がある。このときＣ−ＭＯＳイ
ン・々−タ乙の出力は常にｒＨＪレベルになってしまい
増幅されないことになる。ところが、第３図のようにコ
ンデンサを使用した場合には、Ｃ−ＭＯＳイン・々−タ
５と抵抗２４によジ自己バイアスをかけているので、常
にスレツシュホールドレベルカ維持すｈ、Ｃ−ＭＯＳイ
ンバータηの出力が小さい状態でも比較的楽に増幅でき
る。これはＣ−ＭＯＳインバータ２１の入力と同様の原
理である。従って、コンデンサ２３により交流結合し几
方が、増幅という面でとらえ次場合有利になるので第３
図に示す例ではコンデンサ結合としている。

因みに本発明に係る復調データの県差について言及すれ
ば以下のようになる。既に述べたように８−Ｉ クロック発振器１の発振周波数ｆ　１６　Ｍ　Ｈｚとし
た場合、変調出力Ｊの周波数はデータ状態無変化時には
ＩＭＨｚであり、ま友、データ状態変化時には５００Ｋ
Ｈｚとなる。一方、復調もＩＭＨｚの相手側からの変調
出力に対処し得るように回路構成されていることから、
結局、復調データの誤差はＩＭＨｚ　’ｒ：基準として
考えられることになる。ＢＯち、復調データの誤差は、
復調データの誤差＝±１００Ｘ（送信データの周波数）
／１０’％）として求められるというものである。実際
には装置自体による誤差も存するが、これはＩＭＨｚの
値に比して十分小さく無視し得る。ここで仮に送信デー
タの周波数音１００ＫＨｚとすれば誤差は上記関係より
土１０％と求められるが、この値は実用上十分な値とな
る。通常処理装置における非同期受信データは１ビツト
に対して３０〜４５％程度の誤差が許容され識別可能と
なっているからであり、しかも変復調装置では誤差は累
積加算されることはないからである。したがって送信デ
ータの送信レートが１００にビット／秒程度以下であれ
ば特に通信に問題は生じないことになる。なお、通常変
復調装置での送受信データの送受信レートは１１０〜１
９２００ビット／秒であり、仮ニ送ｆｉｔレートが１９
２００ビット／秒であっても唱差は１１．９２％と極小
に抑えられ実用上全（問題が生じないことが判る。

最後に本発明の適用例について説明する。

！！９図のシステムは、ＣＰＵ　１００とＩｌｏ、例え
ばプリンタ１０３とｔ本発明によるモデム１０１　、１
０２を使用してインタフェースし几ものである。プリン
タ１０３は印字タイミングのためのデータ格納用バッフ
ァを持つ。プリンタ１０３Ｆｉマイコンを内蔵するが、
グリント制御用やデータ受信用の機能のみであり、デー
タ処理能力は持っていないものとする。但し、持ってい
てもよい。本実施例では持っていない場合が特に効果が
ある。ＣＰＵ　１００からプリンタ１０３ヘデータを送
信してプリント了ウドする場合、モデム１０１は制御信
号を立上げておき、ＣＰＵ１００からの転送用データと
共にモデム１０１は′光通信により相手方モデム１０２
へ転送する。モデム１０２は、モデム１０１がらの光信
号全受信し）復調し、データのみをプリンタ１０３へ送
る。復調し比制御信号はそのまま捨て去る。プリンタ１
０３はこのデータを受取り制御信号、即ち、ビジー信号
全モデム１０２へ送ると共に、上記転送データ會バッフ
ァに格納する。モデム１０２は、ビジー信号を受取り、
所定のｆ謂を行いモデム１０１に送る。この際、モデム
１０２は、ビジー信号の他にデータは存在しないが、約
束により、Ｌ（又はＨ）のレベルのデータをミキサする
。ＣＰＵ１００は、モデム１０１で復調したビジー信号
及びＬレベルのデータと金取込み、Ｌレベルのデータは
不要として捨て去り、ビジー信号のみを選択する。勿論
、モデム１０１内でデータを捨て去ってもよい。ＣＰＵ
　１００はビジー信号を認識すると、自己がデータ伝送
中であるか否かによって、異った処理態様を示す。デー
タ転送中であれば、そのデータ伝送終了全待ち、且つビ
シ−信号の解除を待って新たなデータ伝送を行い、デー
タ伝送終了後であれば、ビジー信号　　　　ｊが解除さ
れるのｔ待って新たなデータ伝送を行う。

ビジー信号の解除は、プリンタ１０３の指示によつ２１
　　　白 てなされ、例えば、プリンタ１０３での印字終了により
ビシ−信号の解除されるか、又はプリンタ１０３がデー
タを受信した時点でビジー信号の解除が行なわれる。プ
リンタでの印字は、バッファへの格納中、又は格納後行
なわれる。

更に新しいデータの転送に際しては、モデム１０１での
制御信号はその筐ま立上った状態が維持（尚、この制御
信号はプリンタ１０３が立上っている限り立上っている
。但し、この制御信号ｔｉグリンタへは影響會及はさな
い）されており、ＣＰＵ１００が新しいデータをモデル
１０１に転送し、モデム１０１が制御信号とデータとを
ミキサして転送する。プリンタ１０３は前述と同様にデ
ータ全受取り、再びビジー信号１に発生する。以下、各
回毎に同様な動作が行われる。各回毎に送るデータ長は
固定である。

この適用例ではプリンタ以外にはマイコンやノ臂ソコン
等の端末も使用できる。本例によれば、簡単な構成のモ
デムを使用することによジ、ソフト処理技術を自己に持
っていないプリンタの如ぎ端末とのインターフェースを
簡単に行なうことができた。特に、ビジー信号音そのま
ま利用できるため、事実上のハンドシェイクのインター
フェースを達成でき友。

Ｗ、１０図は、２つのＣＰＵ　１００　、１０４全モデ
ム１０１゜１０２によってインターフェースしたシステ
ム図である。ＣＰＵｌ００　、１０４は共に制御信号を
立上げる機能を持つ点で、第９図の適用例と異なる。

ＣＰＵ　１００からＣＰＵｌ０４へのデータ転送を考え
る。

先ず、ＣＰＵ　１００は制御信号をＯＮとする。一方、
ＣＰＵ　１０４はＣＰＵ　１００からデータを受信する
に際しては自己の制御信号がＯＮになっていなければな
らぬ。その手段には、ＣＰＵ１００からの制御信号をモ
デム１０１　、１０２　ｋ介して受取り自己の制御信号
を立上げる方法、及びすでに以前の段階で立上がってい
る状態による場合との２種類がある。前者は第９図で述
べたＣＰＵとプリンタとの関係と同じ手順によってなさ
れる。データ伝送に先立って、ＣＰＵ１００はＣＰＵｌ
０４の制御信号が立上っていることの確認をデータ伝送
に先立って、行っておく。

久　　−ＣＩ この確認は、ＣＰＵｌ００　、１０４共に、相手の制御
信号をモデム１０１　、１０２　（又Ｆ！１０２　、１
０１　）を介して送信要求端子に取込むことによって行
う。この状態下では、ＣＰＵ１００−１０４への伝送の
他に、ＣＰＵ　１０４→１００への伝送モードも可能と
なっている。従って必要に応じて片方向伝送、時分割に
よる双方向（ＣＰＵ間コミュニュケーション）伝送が可
能である。

データの転送に際してはＣＰＵ　１００は伝送データ全
確立してモデム１０１へ送り、ミキサされた後モデム１
０２へ送られる。モデム１０２での復調後、ＣＰＵ　１
０４はデータを取込む。ＣＰＵ　１０４はＣＰＵ１００
からのデータの受信全継続して行ない、例えば、自己の
データ用バッファがオーバフローすればその段階で自己
の制御信号の解除を行い、ＣＰＵ１００へ連絡する。或
いは、他の処理割込みが入ることにより解除されること
もある。ＣＰＵ　１００は解除状態ｔみて、ＣＰＵ　１
０４がビジー状態であること？認識してデータ転送全停
止する。

以上はＣＰＵ　１００から１０４へのデータ転送であつ
特開昭５８−１９４４５１（７５− たが、ＣＰＵ　１０４から１００への転送に際しても全
（同じである。

本例によれば、データ伝送をシリアルに行うことができ
、且つ伝送元のＣＰＵ　Ｕ相手ＣＰＵがデータオーバー
クローになったことをビジー信号によって検出できる利
点がある。データオーバーフロー以外には相手ＣＰＵの
故障の連絡用にもビジー信号を使用できる。

尚、〕平ソコン、オフコンのＣＰＵ及び入出力装置等は
、シリアルインターフェースの共通化が図られており、
その際、送信要求端子（ＲＴＳと一般的に呼ばれる）送
信可端子（ＣＴＳと呼ばれる）が、制御信号端子に相当
する。そして、ＲＴＳが相手からの制御信号の受は側端
子、ＣＴＳが自己から相手への制御信号の出側端子とな
る。この他に送信ライン用端子と、受信ライン用端子を
持ち、シリアルデータ伝送が可能となっている。

］１ 以上説明したように本発明は、送信データ送信中である
ことを示す、搬送波信号としての制御信号をクロック信
号に同期せしめ次状態で送信データ２５　　　白 によって所定に変調したうえ（被）変調信号音相手側に
光信号の形で送信する一方、相手側からの変調信号は電
気信号に変換されてから反転機能を有するＣ−ＭＯＳグ
ートヲ主としてなる増幅回路によって論理レベルまで増
幅されたうえ上記変調原理にもとづき復調され、送信デ
ータと制御信号とに分離されるようになしたものである
。したがって本発明による場合は、高度な機能を有しな
がらも構成簡単安価にして変復調を行ない得るという効
果がある。

【図面の簡単な説明】

ＷＪ１図、第２図は、従来技術に係る光通信用変復調装
置を相手側との関係で示す図、第３図、第４図は、本発
明による装置の一実施態様での構成とその要部における
一例での入出力信号波形図示す図、第５図は、Ｃ−ＭＯ
Ｓインバータの基本構成？示す図、第６図ｔａ＋〜（ｆ
ｌは、それぞれ第３図における要部の一例での入出力信
号波形図、第７図は、本発明に係る増幅回路の他の構成
を示す図、第８図（ａｌ〜ｆｆｌは、それぞれ第７図に
おける要部の一例２６゜ での入出力信号波形図、＠９図、第１０図は、本発明に
よる装置の適用例全説明するための図である。 ６．８，１０．２９・・・（Ｄ型エッノトリガ）フリッ
ゾフロツ！、１４・・・発光ダイオード（送信用）、１
８・・・受光素子（受信用）、２１　、２２　、２５　
、２７　、２８・・・Ｃ−ＭＯＳインバータ（光電変換
出力増幅用）、３２・・・ワンショット回路、羽・・・
カウンタ 特許出願人　　関東電子機器販売株式会社代理人弁理士
　　秋　　本　　正　　実第５図 第６図 第７図 第８図 （ａ）　　　　　　（ｂ） （ｃ）　　　　　　（ｄ）

Claims (1)

1. 【特許請求の範囲】 １、原クロツク信号を発生したうえ該信号？所定に分局
   するクロック信号発生・分局部と、送信データ存在区間
   を示す搬送波信号としての制御信号音、上記クロック信
   号発生ｅ分周部からのクロック信号に同期せしめ良状態
   で送信データによって変調したうえ、相手側に光信号の
   形でシリアル送信する変調・送信部と、相手側からのシ
   リアル元送信信号を光電変換したうえＣ−ＭＯＳ）！′
   −トにより論理レベルまで増幅する受光−増幅部と、該
   受光・増幅部からの論理レベル信号を復調し窺うえ、上
   記クロック信号発生・分局部からのクロック信号による
   補助の下に該レベル信号の状態変化より制御信号を発生
   する復調部とからなる構成を特徴とする光通信用変復調
   装置。 ２、受光・増幅部における光電変換出力の増幅回路は、
   反転機能をもつディジタル論理用Ｃ−ＭＯ８ｆ−）が複
   数段縦続されるようにしてなる特許績２Ｃ＋ 求の範囲第１項記載の光通信用変復調装置。 ３、変調・送信部における変調回路は、制御信号が得ら
   れている間のみクロック信号によって反転動作を繰り返
   す第１のフリップフロッグと、該第１のフリップフロッ
   グの何れが一方の出力によって反転動作を繰り返す第２
   のフリップフロッグと、該第２のフリップフロッグの出
   力と送信データとを所定に排他的論理和する第１のダー
   トと、該第１のダート出力をデータ入力とＬ、且つ上記
   第１のフリップフロッグの他方の出力をクロック入力と
   する第３のフリップフロッグと、該第３のフリップフロ
   ッグおよび上記第２の７リツプフロツグの出力全所定に
   排他的論理和する第２のダートとからなる特許請求の範
   囲第１項ま几は第２項記載の光通信用変復調装置。 ４、　　Ｃ−ＭＯ８ｆ−トはインバータとされる特許請
   求の範囲第２項記載の光通信用変復調装置。 ５、復調部は、受光・増幅部からの論理レベル信号全デ
   ータとして入力する復調データ発生用のフリップフロッ
   プと、該フリップフロッグの所定３頁 の出力と上記論理レベル信号と全排他的論理和するダー
   トと、該ダート出力の所定の状態変化時、所定のレベル
   状態時それぞれトリガ、リセットされ、且つトリガ出力
   のノ母ルス幅が所定範囲内に設定され、トリガ出力は上
   記フリップフロッグにデータセット用として与えられる
   ワンショット回路と、該ワンショット回路からのトリが
   出力が人力する度にリセットされ、カウント値が所定値
   に達した時点で上記クロック信号発生・分局部からのク
   ロック信号のカウント全上記所定カウント状態で停止す
   る制御信号発生用のカウンタとからなる特許請求の範囲
   第３項記載の光通信用変復調装置。