JPS58190133A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS58190133A JPS58190133A JP7285882A JP7285882A JPS58190133A JP S58190133 A JPS58190133 A JP S58190133A JP 7285882 A JP7285882 A JP 7285882A JP 7285882 A JP7285882 A JP 7285882A JP S58190133 A JPS58190133 A JP S58190133A
- Authority
- JP
- Japan
- Prior art keywords
- output
- resistance
- oscillation
- comparator
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 27
- 239000003990 capacitor Substances 0.000 abstract description 4
- 238000009412 basement excavation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 241000255789 Bombyx mori Species 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L3/00—Starting of generators
Landscapes
- Electronic Switches (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、複数の入出力部と１−の発振回路部とを有し
、任意の入力部を選択することにより対応する出力部か
ら発振出力ｔ−取９出し可能な発振回路に関する。
、任意の入力部を選択することにより対応する出力部か
ら発振出力ｔ−取９出し可能な発振回路に関する。
従来の斯かる発掘回路に購１−に示す如きものがある。
抵抗Ｒ，ｒＲ＠Ｆｉ電源ｖｔｍ會分圧して比軟４ＩＣの
非反転入力端に供給するようになっている。比較器工０
の反転入力端はコンデンサｃ１に介して接地さ几ている
。比ｄＩＲ器ＩＣの出力端と非反転入力端とＶｉ抵抗Ｒ
１を介して、また出力端と反転入力端とは抵抗Ｒ４を介
して各々接続されている。出力端はまた抵抗Ｒ，を介し
て電源Ｖ□に播枕されている。これらにより＠振回路部
１を構成している。
非反転入力端に供給するようになっている。比較器工０
の反転入力端はコンデンサｃ１に介して接地さ几ている
。比ｄＩＲ器ＩＣの出力端と非反転入力端とＶｉ抵抗Ｒ
１を介して、また出力端と反転入力端とは抵抗Ｒ４を介
して各々接続されている。出力端はまた抵抗Ｒ，を介し
て電源Ｖ□に播枕されている。これらにより＠振回路部
１を構成している。
比較器ＩＣの出力端は、ダイオードＤｌｌｌと抵抗Ｒ１
，の直列−ｗＩを介して電ｍＶｅｅＫ接続されている。
，の直列−ｗＩを介して電ｍＶｅｅＫ接続されている。
抵抗Ｒ１１とダイオードＤＩＩｌの接続点は、ダイオー
ドＤＩｌとスイッチＳ１の直列回路よりなる入力部を介
して接地されている。また抵抗Ｒ１，とダイオードＤ［
１の接続点は、ダイオードＤｌｌｌｌと抵抗Ｒｎｘｔｌ
−介して接地され、ダイオードＩ）ｕｔｔ と抵抗Ｍｄ
ｉのｆｔＭ点より出力Ｖｏｌが取り出δれるように出力
部を形成している〇 さらに（ｌ数の人出力部を形成するために、抵抗Ｒ１，
に対応して抵抗Ｒ１２〜ＲＩｎ、ダイオードＤ□、に対
応してダイオードＤ１１２〜ＤＩＩ１１１ ダイオー
ドＤ１．にズ・ｊ応してダイオードＤ［２〜Ｄ Ｉ Ｉ
ＩＩ 、スイッチＳ、に対応してスイッチＳ、〜８ ｍ
、ダイオードＤｌｌｌｌに対応してダイオードｌ１ｔ
ｕｚ〜Ｄｌｆｆｍ、抵抗Ｒｕｔに対応してＲ■２〜Ｒ■
１、が谷々設けられている。
ドＤＩｌとスイッチＳ１の直列回路よりなる入力部を介
して接地されている。また抵抗Ｒ１，とダイオードＤ［
１の接続点は、ダイオードＤｌｌｌｌと抵抗Ｒｎｘｔｌ
−介して接地され、ダイオードＩ）ｕｔｔ と抵抗Ｍｄ
ｉのｆｔＭ点より出力Ｖｏｌが取り出δれるように出力
部を形成している〇 さらに（ｌ数の人出力部を形成するために、抵抗Ｒ１，
に対応して抵抗Ｒ１２〜ＲＩｎ、ダイオードＤ□、に対
応してダイオードＤ１１２〜ＤＩＩ１１１ ダイオー
ドＤ１．にズ・ｊ応してダイオードＤ［２〜Ｄ Ｉ Ｉ
ＩＩ 、スイッチＳ、に対応してスイッチＳ、〜８ ｍ
、ダイオードＤｌｌｌｌに対応してダイオードｌ１ｔ
ｕｚ〜Ｄｌｆｆｍ、抵抗Ｒｕｔに対応してＲ■２〜Ｒ■
１、が谷々設けられている。
次にその動作を説明すると、比較器ＩＱの非反転入力端
には、その出力Ｖ、がＨレベル（ｔｆＥＶ□）であると
き基準を圧Ｖａ （＝Ｖ、、−Ｒ１（Ｒ，＋Ｒｓ ）／
（Ｒ，Ｒ，十Ｒ，Ｒ，−１−Ｒ，Ｒ，）） カ、また−
ｔｏ出力ｖ。
には、その出力Ｖ、がＨレベル（ｔｆＥＶ□）であると
き基準を圧Ｖａ （＝Ｖ、、−Ｒ１（Ｒ，＋Ｒｓ ）／
（Ｒ，Ｒ，十Ｒ，Ｒ，−１−Ｒ，Ｒ，）） カ、また−
ｔｏ出力ｖ。
がＬレベル（零）であると無基準電圧Ｖ Ｌ （−Ｖａ
ｔ・Ｆｔ、Ｒ，／（Ｒ，Ｒ２十ＲＩＲ３＋Ｒ，Ｒ１））
が、各々与えられ、その毎にコンデンサＣに光放電
がくり返されて発振回路部１は発振している。
ｔ・Ｆｔ、Ｒ，／（Ｒ，Ｒ２十ＲＩＲ３＋Ｒ，Ｒ１））
が、各々与えられ、その毎にコンデンサＣに光放電
がくり返されて発振回路部１は発振している。
ターイオードＤＩＬ〜Ｄ１弯、スイッチＳ、−Ｓ鳳よ妙
なる入力ｓ２のスイッチ５ｌ−８１１１がいずれも閉成
されているとき、ダイオードＩ）ｔｉｌｔ〜ＤＩＩＩＩ
１１抵抗Ｒ■１〜Ｒｕｎよりなる出力部３Ｆｉ、ダイオ
ードＤ］ｌｌ１−ＤＩＩＩｎ がいずれもオフしてい
るため出力奮発しない。
なる入力ｓ２のスイッチ５ｌ−８１１１がいずれも閉成
されているとき、ダイオードＩ）ｔｉｌｔ〜ＤＩＩＩＩ
１１抵抗Ｒ■１〜Ｒｕｎよりなる出力部３Ｆｉ、ダイオ
ードＤ］ｌｌ１−ＤＩＩＩｎ がいずれもオフしてい
るため出力奮発しない。
入力部２の例えばスイッチＳ１が選択され開成されると
、比＃＊ＩＣの出力Ｖ、がＨレベルのときダイオードＤ
ｕｔ＃−ｉオフ、ダイオードＤ１１１１ がオダイオ
ードＤＩＬＩＩがオフとなって、出力Ｖｏｌには発振出
力が導出される（ｉｉｇ２図参照）。
、比＃＊ＩＣの出力Ｖ、がＨレベルのときダイオードＤ
ｕｔ＃−ｉオフ、ダイオードＤ１１１１ がオダイオ
ードＤＩＬＩＩがオフとなって、出力Ｖｏｌには発振出
力が導出される（ｉｉｇ２図参照）。
しかしながら斯かる発振回路においては、発掘回路部１
と、入出力部２，３とが相互に独立しており、スイッチ
Ｓ、〜８ｎの開閉と同期して発振を開始させることかで
右なかった。
と、入出力部２，３とが相互に独立しており、スイッチ
Ｓ、〜８ｎの開閉と同期して発振を開始させることかで
右なかった。
斯かる欠点を除去するため、第３図に示す如く抵抗Ｒ６
〜Ｒ６，ダイオードＤ、）ジンジスタＴｒ。
〜Ｒ６，ダイオードＤ、）ジンジスタＴｒ。
ダイオードＤｒＶ１〜ＤＩＶｏよりなる制＃部を設け、
スイッチＳ１〜Ｓ、が閉成されているときはトランジス
タＴｒをオフとして、比較器ＩＣの反転入力端に高電圧
を印加し、発振を停止させておき、スイッチ５Ｉ−８Ｉ
、のいずれかが開成されたときトランジスタＴｒをオン
として発振を開始させるようにしたものがある。
スイッチＳ１〜Ｓ、が閉成されているときはトランジス
タＴｒをオフとして、比較器ＩＣの反転入力端に高電圧
を印加し、発振を停止させておき、スイッチ５Ｉ−８Ｉ
、のいずれかが開成されたときトランジスタＴｒをオン
として発振を開始させるようにしたものがある。
この場合においては５ｇ４図に示す如く、スイッチ８１
〜Ｓｎの開成と発掘の開始とを同期させることがｏＩＩ
Ｉしでおるが、そのためｅこ付加する部品点数が多く、
構成が４に雑になる欠点がめった〇本＠明は斯かる状況
に鑑みなされたもので、簡単な構成でスイッチの開成と
同期して発振を開始させることができる発振（２）路を
提供すること′ｔ−目的とする。
〜Ｓｎの開成と発掘の開始とを同期させることがｏＩＩ
Ｉしでおるが、そのためｅこ付加する部品点数が多く、
構成が４に雑になる欠点がめった〇本＠明は斯かる状況
に鑑みなされたもので、簡単な構成でスイッチの開成と
同期して発振を開始させることができる発振（２）路を
提供すること′ｔ−目的とする。
以下第５図及び第６図を参照して本発明の詳細な説明す
る。尚これらの図において、藁１図乃至第４図における
場合と対応する部分には同一の符号が付してあり、その
詳述は省略する。
る。尚これらの図において、藁１図乃至第４図における
場合と対応する部分には同一の符号が付してあり、その
詳述は省略する。
本発明に係る発振回路は、Ｗｋｔ図に示しｆｃ発振回路
における抵抗ＲｓをＰＡ除し、その代わりに比較器ＩＣ
の出力端を抵抗Ｒｅ ’に介して接地するようにしてめ
る。その他の構成は４１図に示した場合と同様でおる。
における抵抗ＲｓをＰＡ除し、その代わりに比較器ＩＣ
の出力端を抵抗Ｒｅ ’に介して接地するようにしてめ
る。その他の構成は４１図に示した場合と同様でおる。
尚本発嶽回路においては、抵抗Ｒ１１〜Ｒ１，の値が、
抵抗ＲＩ−Ｒ４、Ｒ＠並びに抵抗Ｈｉｌｌ−Ｒ１ｉｎ
の値より充分小となるように設定されている。
抵抗ＲＩ−Ｒ４、Ｒ＠並びに抵抗Ｈｉｌｌ−Ｒ１ｉｎ
の値より充分小となるように設定されている。
次にその動作全脱明する。スイッチ８ Ｉ−８ｍがすべ
て閉成されているとき、ダイオードＤ■１〜Ｄｉｎはオ
フしている。この状Ｍにおいて、抵抗ＲＩ Ｐ Ｈｌ
、 ｐｉ、を経てコンデンサＣは光′区され、比較器Ｉ
Ｃの非反転入力端の電圧Ｖ＋は反転入力端電圧Ｖ−より
大急く、出力電圧Ｖ、はＨレベルになり得る。しかしな
がら出力端には負荷抵抗が接続されておらず、電圧ルー
プしか有していないので、出力電圧Ｖ。Ｖ１反転入力端
電電圧−（＝Ｖ＋ Ｒｇ ／ （Ｒ３十Ｒｅ ） ）と
等しくなって定常状態となり、発掘は開始されない。
て閉成されているとき、ダイオードＤ■１〜Ｄｉｎはオ
フしている。この状Ｍにおいて、抵抗ＲＩ Ｐ Ｈｌ
、 ｐｉ、を経てコンデンサＣは光′区され、比較器Ｉ
Ｃの非反転入力端の電圧Ｖ＋は反転入力端電圧Ｖ−より
大急く、出力電圧Ｖ、はＨレベルになり得る。しかしな
がら出力端には負荷抵抗が接続されておらず、電圧ルー
プしか有していないので、出力電圧Ｖ。Ｖ１反転入力端
電電圧−（＝Ｖ＋ Ｒｇ ／ （Ｒ３十Ｒｅ ） ）と
等しくなって定常状態となり、発掘は開始されない。
スイッチ８１〜Ｓｆｌのうち例えばスイッチＳ。
が開成さ几ると、抵抗ＲＩＩが比較器Ｉ（３の負荷抵抗
として接続されることになり、出力電圧ｖ０は配圧Ｖａ
ｃＫ達することになり、スイッチＳ１の開成と同期して
ぶ１図における実施例で説明した場合と同様に発掘が開
始さｎる（第６図参照）。
として接続されることになり、出力電圧ｖ０は配圧Ｖａ
ｃＫ達することになり、スイッチＳ１の開成と同期して
ぶ１図における実施例で説明した場合と同様に発掘が開
始さｎる（第６図参照）。
このときプルダウン用抵抗Ｒ，の値を変えるこトニより
、スイッチ８１〜Ｓ１の開成と同期する１回目のパルス
の時間巾（ＴＩ）を、抵抗Ｒ，〜Ｒ＋、＆Ｕコノデンサ
Ｃの１直により定まる発蚕周ｔ＆畝と無関係に任意の１
１＃［に設ボすることができる。
、スイッチ８１〜Ｓ１の開成と同期する１回目のパルス
の時間巾（ＴＩ）を、抵抗Ｒ，〜Ｒ＋、＆Ｕコノデンサ
Ｃの１直により定まる発蚕周ｔ＆畝と無関係に任意の１
１＃［に設ボすることができる。
勿−先駈停止時の比較−ＩＣの出力電圧’１０ｓ（−Ｙ
＋Ｈｏ／（Ｒｓ 十Ｒｏ）＝Ｖ−） カ、ａｔ 力ｄ
ｆ Ｌ カラＨレベルに反転する時の基準電圧ＶＬ （
−Ｗｏｅ Ｒ＊ Ｒｓ／（Ｒ，Ｒ，十Ｒ，Ｒ，＋Ｒ，Ｒ
１））と等しくなるように抵抗Ｒ０の値を設定しておけ
ば、時間巾Ｔ１を通常発振時の時間巾と郷しくすること
かで襄る。
＋Ｈｏ／（Ｒｓ 十Ｒｏ）＝Ｖ−） カ、ａｔ 力ｄ
ｆ Ｌ カラＨレベルに反転する時の基準電圧ＶＬ （
−Ｗｏｅ Ｒ＊ Ｒｓ／（Ｒ，Ｒ，十Ｒ，Ｒ，＋Ｒ，Ｒ
１））と等しくなるように抵抗Ｒ０の値を設定しておけ
ば、時間巾Ｔ１を通常発振時の時間巾と郷しくすること
かで襄る。
出力電圧ｖａｍを基準電圧ｖＬより大きくすれば時間巾
Ｔ、は短かくなり、小さくすれば氏くなる。
Ｔ、は短かくなり、小さくすれば氏くなる。
以上の如く本発明においては極めて簡単な構成によりス
イッチの開成と同期して発振を開始させることができる
。
イッチの開成と同期して発振を開始させることができる
。
第１図は従来の発振回路の回路図、第２図はそのタイミ
ングチャート、第３図は従来の他の実施例、第４図はそ
のタイミングチャート、第５図は本発明の発振回路の回
路図、纂６図はそのタイミングチャートを各々表わす・ １・・・・・・発振回路部 ２・・・・・・人力部
３・・・・・出力部 ＩＣ・・・比較器時肝出
−人 株式会社東海理化電機製作所−Ｌｌ ■ 第２図 Ｖ。
ングチャート、第３図は従来の他の実施例、第４図はそ
のタイミングチャート、第５図は本発明の発振回路の回
路図、纂６図はそのタイミングチャートを各々表わす・ １・・・・・・発振回路部 ２・・・・・・人力部
３・・・・・出力部 ＩＣ・・・比較器時肝出
−人 株式会社東海理化電機製作所−Ｌｌ ■ 第２図 Ｖ。
Claims (1)
- ４に数の入力部と、複数の出力部と、１個の発振回′Ｎ
Ｉｓとを有し、複数の入力部のうちの１つの入力部が選
択されたとき、複数の出力部のうち選択された入力部に
対応する出力部から発振出力が導出される発振回路にお
いて、該発揚回路部の出力端を抵抗を介して接地したこ
とｔｔ￥Ｉ黴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7285882A JPS58190133A (ja) | 1982-04-30 | 1982-04-30 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7285882A JPS58190133A (ja) | 1982-04-30 | 1982-04-30 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58190133A true JPS58190133A (ja) | 1983-11-07 |
| JPH0315373B2 JPH0315373B2 (ja) | 1991-02-28 |
Family
ID=13501465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7285882A Granted JPS58190133A (ja) | 1982-04-30 | 1982-04-30 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58190133A (ja) |
-
1982
- 1982-04-30 JP JP7285882A patent/JPS58190133A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0315373B2 (ja) | 1991-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4912469A (en) | Interpolation circuit for use in A/D converter | |
| EP0623997A1 (en) | Hysteresis comparator working with a low voltage supply | |
| JPH02190022A (ja) | データ遅延回路 | |
| JPS58190133A (ja) | 発振回路 | |
| US4012645A (en) | Timing circuit | |
| US3810026A (en) | Duty factor correction circuit | |
| KR910005597A (ko) | (fm검출회로와 같은) 전자회로 | |
| US3673435A (en) | Electronic relay | |
| US4371794A (en) | Monolithic integrated circuit | |
| US4019146A (en) | Circuit arrangement for storing an electrical analog signal | |
| US3715604A (en) | Integrated circuit frequency divider having low power consumption | |
| US3178585A (en) | Transistorized trigger circuit | |
| KR100343464B1 (ko) | 씨모스 알씨 지연 회로 | |
| JPH09289439A (ja) | 位相調整回路 | |
| JPH04351007A (ja) | 寄生容量に依存しない発振回路 | |
| JPS6210917A (ja) | 差動増幅型ヒステリシスコンパレ−タ回路 | |
| JPH0332114Y2 (ja) | ||
| JP2749036B2 (ja) | 位相比較回路 | |
| JPH03195170A (ja) | 信号受信回路 | |
| JP2811854B2 (ja) | ディジタル回線終端制御装置 | |
| JPS62245807A (ja) | 可変位相回路 | |
| JP2994173B2 (ja) | 映像レベル出力回路 | |
| SU1238108A1 (ru) | Автоколебательный развертывающий преобразователь | |
| SU775835A1 (ru) | Устройство дл получени фазоимпульсного модулированного сигнала | |
| SU535756A1 (ru) | Устройство дл расшивровки многочастотных кодированных сигналов |