JPS58178669A - 同期分離装置 - Google Patents

同期分離装置

Info

Publication number
JPS58178669A
JPS58178669A JP6160182A JP6160182A JPS58178669A JP S58178669 A JPS58178669 A JP S58178669A JP 6160182 A JP6160182 A JP 6160182A JP 6160182 A JP6160182 A JP 6160182A JP S58178669 A JPS58178669 A JP S58178669A
Authority
JP
Japan
Prior art keywords
video signal
transistor
circuit
synchronization
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6160182A
Other languages
English (en)
Inventor
Noriyasu Shika
鹿 徳保
Eiichi Tanaka
栄一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6160182A priority Critical patent/JPS58178669A/ja
Publication of JPS58178669A publication Critical patent/JPS58178669A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はテレビ、モニター等の映隙再生fflにgの同
期分離装置eこ関するものである。
従来、テレビ、モニター等の映像再生機器において、複
合映像信号から同期信号を分離する場合、第1図、第2
図Vど示すようVC複合映障信弓゛の同期信号を抜き出
すレベル(相対Qレベル2)がら映稼力向に対して分離
トランジスタ3がカットオフ。
同期方向VC対して分離トランジスタ3が導通するるよ
うにバイアスを加えて行なっていた。すなわち、同期パ
ルスの極性が分離トランジスタ3のベース・エミッタ接
合に対して順バイアスとなるよう(C1同期成分が負方
向の場合PNPのトランジスタ3.同期成分が正方向の
場合NPNのトランジスタ3に容量結合で複合映像信号
を加えて同期分附を行なうという手段であった。ところ
がこの手段では同期信号を抜き出すレベル(相対Oレベ
ル2)が映像信号部分の影響を受けて変動する為、同期
信号が完全な矩形波ではなく、少し波形かなまっている
様な複合映像信号の状態(特にVTR等で見受けられる
。)では、抜きとった同期信号のパルス幅が変化して同
期のかかりが悪くなり、再生画面に影響を及ぼすという
欠点かあった。この相対0レベルの変動を第2図、第3
図、第4し1盆用い又説明する。第2図の結合各音4V
i、第2図の入力端子6の電圧波形(第3図)のP点で
分離トランジスタ3が導通する為にトランジスタ3のベ
ース・エミッタ抵抗を通して第3図のv8により比較的
短期間に充電される。この時の等価回路は第4図のaと
なる。なお、トランジスタ3のベース・エミッタ抵抗は
無視した。次に第3図の0点でトランジスタ3はカット
オフとなる為((結合容量4に充電された電荷は比較的
高抵抗6を通して放電される。この放電の際VCは、入
力端子6VCは映像部分の電圧かかかっており、このこ
とをvAPL(映1床部分の平均電圧)で簡略化して考
えると、第4図bi/こ示す等両回路(・こなる。この
等両回路においては次の微分方程式か成り立つ。
q:電向厳 it (1)の−膜層は、次の辿りである。
初ル」条件 (を二〇でq=CVo) 結合容量4の両端電圧をV。とすると次式か成立する。
次にトランジスタ3が導通するのは、入力端子5の電圧
がこのV。より高くなっだ時([・ランジスタ3のベー
ス・エミッタ間のオン電圧■cEは簡略化の為省略。〕
、すなわち第3図のP′点であるか、式(3)かられか
る様に、この時の入力端子6の電圧はvAPLによって
左右される。したがって、相対OレベルかVApL湾動
によって変動する結果となる具体数値例を第6図および
下記に示す。結合容量の値C=o、1uF  、抵抗6
の値R=33KQ。
トランジスタ3のオン時の抵抗値RoN−10oQとす
る。
Vp −−4,8(ボルト)とすると 同様Vこして VQ’ −4,93(+ル))、VQ”=4.92(ボ
ルト)。
V oII=4.96(ボルト) 以1−の考案から、vAPLの変動、すなわち、映像信
号部分の変動しこより、同期信号抜き取りの相対○レベ
ルが変動することがわかる。′同様のことが第1図Vこ
おいても言える。このスライスレベルの変動は第6図a
に示すようVこ同期信号が完全な矩形波であれば問題は
ないが、第6図b &C示すようVC波形がなまってい
ると相対○レベルの変動は抜き取られた同期パルスのパ
ルス幅の変動となって表われ、この為に水平、垂直の同
期回路の同期か不安定となり、画面の縦振れや横振れの
原因となる。この様な同期パルスのなまりはVTR等の
複合映像信号で多く見受けられる。
本発明の目的は、L証の相対0レー〈ル変@vこよる同
期の乱れを解決することであり、以下本発明の一実施例
υ′こついて図面を参照して説明する。
スライスレベル変動の問題点を解決する為には複合映像
信号から何らかの手段によって映像信号部分をスライス
することか考えられるが、本発明では第7図に示すよう
にコレクタ接地されたトランジスタ7のエミッタに抵抗
器8,9及びダイオード10によって一定バイアスを加
え、トランジスタ70ベース電圧がこの一定バイアスよ
りベース・エミッタ間のオン電圧分たけ高くなった時に
トランジスタ7が導通し、その時エミッタに現われた電
圧でダイオード1oをオフし、一定バイアスを解除する
ことで複合映像信号から映像信号部分をスライスし同期
パルスのみを取り出し、従来の同期分離回路に入力する
ことによって安定した同期パルスを取り出した。
第8図は他の実施例であり、ツェナーダイオード11の
ツェナ電圧vZをトランジスタ7のlミッタ(′こ一定
バイアスとして加え映像信号部分をスライスしている原
理は第7図と同様である。第9図、第1o図は同期信号
が負極性の時の回路である。第9図は第8図と同様にツ
ェナーダイオード11によってトランジスタ7のエミッ
タに一定バイアスを加え映像信号部分をスライスしてい
る。
第10図は第7図と同様に改善回路である。
以上のように不発明によれば映像部分か急激に変化する
ような複合映像信号での同期の不安定(画面の縦振れや
横ゆれ等)をなくすことができるものである。
【図面の簡単な説明】
第1図、第2図はそれぞれ従来例にお村る同期分離装置
の回路図、第3図は第2図の回路説明の形図、第7図は
本発明の一実施例における同期分離装置の回路図、第8
図、第9図、第10図Q:ヨそれぞれ同地の実施例VC
おける同期分離装置の回路図である。 7、。、、、、 トランジスタ、8 、9 、、、、、
、抵抗、10、。010.ダイオード、11 、、、、
、。ツエノーーダイオード5、 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第3
図 第4図 a        b ・第5図 第6図 ノ、jし @8図 ρV□

Claims (1)

    【特許請求の範囲】
  1. 複合映像信号をコレクタ接地されたトランジスタのベー
    スVC人力し、このトランジスタのエミッタV(一定バ
    イアスを加え、前記トランジスタの導通期間VC前記一
    定バイアスを解除することによって複合映像信号の映像
    信号部分をスライスし、同期信号部分のみを取り出すこ
    とを%徴とする四ル]分離装置。
JP6160182A 1982-04-13 1982-04-13 同期分離装置 Pending JPS58178669A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6160182A JPS58178669A (ja) 1982-04-13 1982-04-13 同期分離装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6160182A JPS58178669A (ja) 1982-04-13 1982-04-13 同期分離装置

Publications (1)

Publication Number Publication Date
JPS58178669A true JPS58178669A (ja) 1983-10-19

Family

ID=13175843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6160182A Pending JPS58178669A (ja) 1982-04-13 1982-04-13 同期分離装置

Country Status (1)

Country Link
JP (1) JPS58178669A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5486869A (en) * 1992-02-18 1996-01-23 Cooper; J. Carl Synchronizing signal separating apparatus and method
US5754250A (en) * 1992-02-18 1998-05-19 Cooper; J. Carl Synchronizing signal separating apparatus and method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5486869A (en) * 1992-02-18 1996-01-23 Cooper; J. Carl Synchronizing signal separating apparatus and method
US5754250A (en) * 1992-02-18 1998-05-19 Cooper; J. Carl Synchronizing signal separating apparatus and method
USRE40411E1 (en) * 1992-02-18 2008-07-01 Cooper J Carl Synchronizing signal separating apparatus and method
USRE40412E1 (en) 1992-02-18 2008-07-01 Cooper J Carl Synchronizing signal separating apparatus and method

Similar Documents

Publication Publication Date Title
JPS58178669A (ja) 同期分離装置
JP2517603Y2 (ja) 映像信号の垂直輪郭補正回路
KR940011875B1 (ko) 수평동기신호 분리장치
JPS5939173A (ja) 垂直偏向装置
KR0137212Y1 (ko) 동기 분리 회로
JP3030971B2 (ja) 同期分離装置
JPS60130971A (ja) 同期信号分離回路
JPS5877374A (ja) テレビジヨン受像機の水平afc装置
JPS60220664A (ja) 垂直同期信号分離装置
JPH0441659Y2 (ja)
JP3252968B2 (ja) 垂直同期分離回路
JPH0528848Y2 (ja)
JPH02192268A (ja) 表示制御装置
JPH0260192B2 (ja)
JPH0413375A (ja) 同期分離回路
US5844626A (en) HDTV compatible vertical sync separator
JPS632468A (ja) 同期分離回路
KR800001740Y1 (ko) 자동이득 제어장치(自動利得制御裝置)
JP2894785B2 (ja) データ信号復調装置
JPS5932280A (ja) 陰極線管表示装置
JPS5936059Y2 (ja) 同期信号分離回路
JPS6397069A (ja) 同期分離回路
JPH03195273A (ja) 同期信号処理回路
JPS612410A (ja) ピ−ク検波装置
JPS5990463A (ja) テレビジヨン信号のフイ−ルド識別回路