JPS58173475A - 水中探知信号を用いる船速デ−タ−検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、水中に超音波パルスを送受波して水中の探
知物を探知する水中探知装置において、水中探知信号を
用いて自船の速度を検出することを目的とする。

水中探知信号が非常に微弱な信号であったり、雑音との
区別を明確に行なう必要がある場合、前回の探知信号と
今回の探知信号との相関を取ることが多く行なわれてい
る。

これは周知のように、探知物体からの反射波が周期的に
受波されるのに対して雑音信号は非周期的に現われるの
を利用して探知物体からの反射波を識別するものである
。従って、前回の探知パルス送波時と今回の探知パルス
送波時において、自船と探知物との相対位置関係が変化
しなｈかあるいはその変化が無視し得る程度に小さい場
合に用いて非常に有効である。

ところが、探知パルスを送波してから次の探知パルスを
送波するまでの間に生じる自船と探知物の相対的位置変
化が無視できないときは、上記のよう逐相関を行なうこ
とはできない。例えば、自船の前方向に超音波パルスを
送波して水中採知を行なう場合、超音波パルスの送受波
方向と自船の移動方向が一致するから、探知パルスを送
波してから次の探知パルスを送波するまでの間に生じる
自船の位置変化が比較的大きい。従って、第１図に示す
ように、探知パルスＳ１によって反射パルス塩１、胸が
受波されたとき、次の探知パルスＳｔを送波したときは
反射パルスＲ，０，、Ｒ，のようにΔを時間だけ早く受
波される。このΔを時間は自船の移動によって生じるも
のである。

このような受波信号ａ１、ａ９の相関を行なうためには
、第１図から明きらかなように、受波信号ａ１をΔを時
間だけシフトすればよい。このシフトは、例えば、受波
信号ａ１を記憶させたときの読出し番地を制御すること
により行なわれる。

従って、第１図の受波信号ａｌ、　ａｌの相関を行なう
ときは、次の探知パルスを送波したときの反射パルスの
変位時間Δｔ、すなわち、自船の位置変位を測定する必
要がある。

自船の位置変位は航行速度から求めることができる。

従来、自船の速度を検出する装置として電磁ログ、ドブ
ランナー等が用いられている。これらの装置は船速の測
定器としては好適であるが、装置が極めて複雑で高価で
ある。

この発明は、上記のような専用の測定器を別個に設ける
ことなく、相関を行なう水中探知信号を用いて船速を測
駕し得る装置を実現するもので、以下この発明の実施例
について説明する。

第２図はこの発明の実施例ケ示し、超音波送受波器１は
送信器２に基づいて自船の進行方向に超音波パルスを送
波して、探知物体からの反射波を受波する。送信器２は
マイクロプロセッサ−３によって匍ｊ御され、マイクロ
プロセッサ−３の出力がインターフェイス４を経て導か
れる毎に第３図に示す送信パルスＳ１、Ｓｌ、Ｓ、を順
に送出する。この送信パルスＳ、、　Ｓ、、Ｓ６は切換
回路５を経て超音波送受波器１を励振して超音波パルス
を送出する。そして、探知物体から帰来する反射波は、
送受波器１に受波された後切換回路５から受悩増巾器６
に導かれる。受信増巾器６は受波信号を増巾した後検波
回路７へ送出して、検波回路７から第１図に示すような
送受波信号の検波出力が得られる。

検波回路７の検波出力（第１図）はＶＩ）変換器８にお
いて検波出力のアナログレベルがディジタルデーターに
変換される。そして、Ａ／／Ｄ変俣出力はバッファメモ
リ９へ送出されてアドレス回路１０によって指定される
記憶番地に記憶される。

マイクロプロセッサ−３は、送信器２に送信パルスを送
出させると同時に、クロックパルス送出回路１１にクロ
ックパルスを送出させ、さらに、バッファメモリ９に書
込み動作を行なわせる。クロックパルス送出回路１１は
インターフェイス４の出力に基づいて、バッファメモリ
９の記憶番地と同数のクロックパルスを送出する。例え
ば、説明の便宜上バックアメモリ９が５１２の記憶番地
で構成されているとき、５１２ビツトのクロックパルス
を送出する。仁のりｎツクパルスはＯＲ回路にを経てア
ドレス回路１０へ送出される。アドレス回路１０は例え
ば計数回路が用いられ、上記り四ツクパルスが印加され
るときバッファメモリ９の記憶番地を１番地から順に指
定していく。そして、バッファメモリ９はクロックパル
ス送出回路１１のクロックによって番地指定が行なわれ
るとき、Ａ／Ｄ変換器８のディジタルデータを指定番地
に記憶する。

上記において、バッファメモリ９は第３図に示す送信パ
ルスＳ１、Ｓｌ、Ｓ、から７０時間内に受波される受渡
信号を記憶する。すなわち、バックアメモリ９が５１２
の記憶番地で構成されているとき、クロックパルス送出
回路１１は、との１０時間に５１２ビットのクロックパ
ルスを送出する。

マイクロプロセッサ−３は、上記のようにしてバッファ
メモリ９に送信パルスＳｓ、８１、ｓｌの送波後１０時
間内の受波信号を記憶させた後、インターフェイス１３
を介してバッファメモリ９の記憶内容をシフトレジスタ
１４Ａあるいは１４Ｂのいずれがへ転送する。この転送
はインターフェイス１３に基づいチクロックパルス送出
回路１５のクロックパルスがＯＲ回路１２を経てアドレ
ス回路１０へ導かれることによシ行なわれる。クロック
パルス送出回路１５は、インターフェイス１３によって
、起動される毎にバックアメモリ９の記憶番地と同数の
５１２ビツトのクロックパルスを送出する。そして、こ
のクロックパルスは、上記記憶時にクロックパルス送出
回路１１から送出されるクロックに比して周期が十分短
かく設定されている。従２て、バッファメモリ９は、第
３図において、送信パルスｓ１の送出後Ｔ。

時間内の受波信号を記憶した後、極めて短時間Ｔ１・内
にその記憶データーが読出される。又、この読出しは、
少なくとも次の送信パルスｓ１が送出されるまでの間に
終了するようになされている。

バッファメモリ９から読出された記憶データーは、シフ
トレジスタ１４Ａあるいは１４Ｂのいずれかへ導かれる
とき、ビット圧縮器１６を経て導かれる。

ビット圧縮器１６は上記の受渡信号（第１図）を量子化
するもので、バッファメモリ９の記憶しているディジタ
ルデータを１ビツトの２進値データーに変換する。すな
わち、バッファメモリ９は第１図のアナログ信号のアナ
ログレベルをディジタル数値で記憶しておシ、ビット圧
縮器１６はこれを第４図のような整形波に整形して送出
する。

ビット圧縮器１６は、例えば、数値比較器が用いられ、
レベル設定器１７で設定した数値とバッファメモリ９か
ら送出されるデーターの数値とを比較して、バッファメ
モリ９の出力数値がレベル設定器１７の設定数値より大
きいとき高レベル出力、従って、数値「１」を送出する
。逆に、バッファメモリ９の出力数値がレベル設定器１
７の設定数値よシ小さいときは、低レベル出力、従って
、数値源」を送出する。レベル設定器１７の設定数値は
スライスレベルに相当するものであシ、通常この設定レ
ベルは受波信号の８／Ｎ比を考慮して決定される。

シフトレジスタ１４Ａ及び１４Ｂは、バッファメモリ９
の記憶番地と同数のビット数を有し、クロックパルス送
出回路１５のクロックパルスによってビット圧縮器１６
の出力を順次シフトする。従って、シフトレジスタ１４
Ａあるいは１４Ｂのシフト動作はバッファメモリ９の読
出し動作に同期して行なわれ、バッファメモリ９の記憶
データーが一順して読出されたとき、その記憶データー
がシフトレジスタ１４Ａあるいは１４Ｂのいずれかへ転
送される。そして、シフトレジスタ１４Ａあるいは１４
Ｂは、バッファメモリ９記憶データーを１ビツト２進値
のデーターに変換して記憶する。

シフトレジスタ１４Ａ、　１４Ｂは、バッファメモリ９
の記憶出力が一ット圧縮器１６を経て導かれるとき、切
換スイッチ１８によっていずれかのシフトレジスタが選
択される。切換スイッチ１８はインターフェイス１３を
経てマイクロプロセッサ−３によって制御され、マイク
ロプロセッサ−３は、第１図に示す各周期の受波信号ａ
１、ａ、を交互にシフトレジスタ１４Ａと１４Ｂに導く
。このとき、切換スイッチ１８に連動して切換スイッチ
１９が切換動作を行ない、クロックパルス発生器１５の
クロックパルスをシフトレジスタ１４Ａと１４Ｂに切換
えて導く。なお、クロックパルス発生器１５のクロック
ハル、’（ハＯＲ回路２０を経てシフトレジスタ１４Ａ
に、又、ＯＲ回路２１を経てシフトレジスタ１４Ｂに導
かれる。又、バックアメモリ９の記憶内容が切換スイッ
チ１８からシフトレジスタ１４Ａあるいは１４Ｂのいず
れに転送されるとき、さらに、切換スイッチ２２あるい
は２３を経てそれぞれのシフトレジスタに導かれる。

切換スイッチ２２と２３は互いに連動して切換動作を行
ない、インターフェイス１３を経てマイク四プロセッサ
ー３によって制御される。すなわち、切換スイッチ２２
．２３の各々は、通常はＢ接点側に接続され、バックア
メモリ９の記憶データーを転送するときのみＡ接点側に
切換えられて、記憶データーがシフトレジスタ１４Ａあ
るいは１４Ｂのいずれかに導かれる。又、切換スイッチ
２２．２３はＢ接点側に接続されているときは、各シフ
トレジスタ１４Ａ、１４Ｂの出力が入力に帰環されて、
それぞれのシフトレジスタ内において記憶データーが回
動される。

シフトレジスタ１４Ａと１４Ｂは、上記のようにして探
知パルスの１周期だけ異なる受波信号を記憶した後、イ
ンターフェイス２４を介してマイクロプロセッサ−３に
よって各シフトレジスタ１４Ａ、　１４Ｂの記憶データ
ー〇相関が行なわれる。この相関は、インターフェイス
２４に基づいてクロックツくルス発生器２５が動作して
、クロックパルスをシフトレジスゲ１４Ａと１４Ｂに同
時に送出する。このときクロックパルス発生器２５はイ
ンターフェイス２４によって駆動される毎にシフトレジ
スタ１４Ａ、　１４Ｂのビット数と同数のクロックパル
スを送出する。従って、シフトレジスタ１４Ａと１４Ｂ
はそれぞれの記憶データーが同時に続出される。そして
、読出された記憶データーはＡＮＤ回路２６へ導かれて
論理積が取られる０ シフトレジスタ１４Ａ、　１４Ｂの各々は受波信号を前
述のように２進値で記憶しており、それぞれの出力に受
波信号が同時に存在するとき、ＡＮＤ回路２６は高レベ
ル出力を送出する。この高レベル出力はゲート回路２７
を経てカウンター２８に導かれてＡＮＤ回路２．６が高
レベル出力を送出した回数が計数される。カウンター２
８のその計数値はインターフェイス２４を経てｉイクロ
プロセッサー゛３に取り込まれて記憶される。

マイクロプロセッサ−３はカウンター２８の計数値を記
憶した後、インターフェイス２４を介してシフトパルス
発生回路２９を駆動する。シフトパルス発生回路２９は
パルス波を１個だけ発生するもので、発生したパルス波
は切換スイッチ３０を経てシフトレジスタ１４Ａあるい
は１４Ｂのいずれかに導かれる。

この切換スイッチ３０は切換スイッチ１８．１９に連動
して切換動作を行ない、切換スイッチ１８．１９がシフ
トレジス゛り１４ＡｍＫ接続されているとき、切換スイ
ッチ３６はシフトレジスタ１４Ｂ側に接続される。

又、切換スイッチ１８及ｉ１９がシ７トレジスｌ　１４
Ｂ側に接続されているときは、切換スイッチ３０はシフ
トレジスタ１４Ａ側に接続される。

従って、バッファメモリ９の記憶内容がシフトレジスタ
１４Ａに転送されたとき、シフトパルス発生器２９のパ
ルス波はシフトレジスタ１４Ｂへ送出されてその記憶デ
ーターをシフトレジスタ内で１ビツトだけシフトする。

その後、マイクロプロセッサ−３は、インターフェイス
２４を介してカウンター２８をリセットすると同時にク
ロックパルス発生器２５を駆動させて、上記と同様にし
て、シフトレジスタ１４Ａと１４Ｂの記憶データーを同
時に読み出す。このとき、シフトパルス発生器２９に基
づいて、シフトレジスタ１４Ａの記憶デニターに比して
１ビツトだけ先行して読出される。すなわち、バックア
メモリ９の言１′憶データー′＠；シフトレジスタ１４
Ａに転送されたとき、シフトレジスタ１４Ｂは前周期の
探知信号を記憶している。例えば、シフトレジスタ１４
Ａに第１図のａ、の受波信号が転送されたとき、シフト
レジスタ１４Ｂは前回の受波信号町を記憶している。そ
して、シフトレジスタ１４Ｂの記憶データーを１ビツト
だけシフトさせることは、第１国電の受波信号をクロッ
クパルスの１周期間りは矢印入方向に移相させることに
等しい。従って、ＡＮＤ回路２６は受波信号ａ１をクロ
ックパルスの１周期移相させたもやと受波信号−との論
理積出力をカウンター２８へ送出する。

マイクロプロセッサ−３はカウンター２８の計数値を上
記と同様に取シ込んで記憶した後、シフ、トパルス発生
器２９を再び駆動させてシフトレジスタ１４Ｂの記憶デ
ーターを１ビツトだけシフトする。

その後、ジットレジスタ１４Ａと１４Ｂの記憶チーター
が同時に読出されて、上記と同様にして論理積出・力が
送出される。以後同様にして、シフトレジスタ１４Ｂの
記憶データーを１ビツトずつシフトする毎に、シフトレ
ジスタ１４Ａと１４Ｂの記憶データーの論理積が検出さ
れる。カウンター２８は各々毎に論理積出力の一致回数
を計数してマイクロプロセッサ−３へ送出する。

マイク１０プロセツサー３は各々毎の計数値を記憶して
、その内で計数値が最も大きくなるときのシフトレジス
タ１４Ｂの記憶データーのシフト回数、すなわち、シフ
トパルス発生器２９の駆動回数を検出する。

第１図において、受波信号ｓ１とａｌとから明きらかな
ように、受波信号ａ１をΔｔ１時間だけ矢印Ａ方向に移
相したとき、同一物体からの反射波Ｒヨと賜、〜Ｌ　Ｒ
ｆｉが時間軸上の同一位置に位置する。そして、この状
態において、両受波信号ａ８と幻の論理積を検出すると
、それぞれの反射波の時間的一致回数が最大になること
は明きらかである。従って、マイクロプロセッサ−３が
検出した上記のシフトパルス発生器２９の駆動回数は、
第１図における受波信号ａ１とａ、の時間的ずれΔｔ、
に相当し、これは前述したように、受波信号−１を得て
から次の受波信号ａｔを得るまでの間における自船と探
知物との相対的位置変位に相当する。マイクロプロセッ
サ−３はこのようにして検出した受波信号の移相データ
ーを船速データーとして用いる。

なお、上記において、カウンター２８はゲート回路２７
を経てＡＮＤＩＰ！Ｊ路２６の論理路用６を計数°する
ようになされており、ゲート回路２７はゲート波生成回
路３１のゲート波の持続時間のみ入出力間が導通するよ
うになされている。ゲート波生成回路３１はマイクロプ
ロセッサ−３に基づいて、クロックパルス発生回路２５
の起動時を基準にして第１図すに示すようなゲート波を
生成する。従って、カウンター２８はゲート波すの持続
時間内にＡＮＤ回路２６から送出される論理積出力の送
出回数を計数し、これによって、探知パルスＳ１、Ｓｌ
、Ｓ、の送波直後に生じる残響によって論理積出力が送
出されるのを防ぐことができる。又、上記において、シ
フトパルス発生器２９によるシフトレジスタ１４Ａある
いは１４Ｂのシフト回数は、探知パルスＳｓ、８＊、Ｓ
ｓの１周期間に自船が移動する最大速度ケ考慮して設定
すればよい。又、上記の移相データーの検出は、クロッ
クパルス発生器２５のクロツクパルスヲ高速パルスを用
いることにより、探知パルスＳ１、ｓ、、ｓ、　ｏ　周
期に比して十分に短かい時間内に行なわれる。

マイクロプロセッサ−３は、上記のようにしてシフトレ
ジスタ１４Ａと１４Ｂの記憶データーに基づいて得た船
速データーをインターフェイス３２を経て相関回路３３
へ送出する。

相関回路３３は例えば記憶回路で構成され、第１図に示
すような複数周期の受波信号ａ１、ａ、を記憶する。そ
して、各周期の受波信号ａ１．８１間の相関を行なう。

そして、相関回路３３はマイクロブ、ロセツサ−３から
送出される船速データーを用いて、受波信号ａ１を６１
時間たけ矢印Ａ方向に移相させて、反射パルスＲＱ１と
Ｒ１，！、Ｉｔｔｌと亀、を時間的に一致させて相関を
行なう。なお、相関回路３３に導かれる受波信号ａｌｑ
ａｔはバッファメモリ９に記憶された受波信号がインタ
ーフェイス１３を介してマイクロプロセッサ−３に（又
り込まれ、マイクロプロセッサ−３によって相屯回路３
３に導かれる。

相関回路３３り相関結果は表示器３４へ送出されて表示
される。斐示器３３は相関回路３３の相関結果を用いて
受波信）を表示するもので、任意のものを用いることが
Ｃきる。例えば、従来から広く用いられている記々紙上
を記録ぺ／が機械的あるいは電子的に走査ｌる記録器、
又はプ２ウン管のよりな電子的表示画面を有する表示器
等を用いることができる。表ｉ器３４の表示形態は任意
のものを用いることが可能でありそれについては省略す
る。

以上説明のように、この発明は表示あるいは相関処理等
に使われる水中探知信号を用いて船速データーを得るこ
とができるから、前記のような相関処理を行なう装置に
用いて好適である。

【図面の簡単な説明】

第１図はこの発明を説明するための波形図、第２図はこ
の発明の実施例、第３図及び第４図はその動作を説明す
るための波形図を示す。 出願人　　古野電気株式会社

Claims (1)

1. 【特許請求の範囲】 自船のほぼ前方に向けて超音波パルスをくシ返し送波し
   て、′探知物体からの反射波を受波する超音波送受波装
   置と、 上記超音波パルスの送波によって得られる今回の受波信
   号を記憶する第１の記憶回路と、上記超音波パルスの送
   波によって得られる前回の受波信号を記憶する第２の記
   憶回路と、上記第１の記憶回路の記憶内容をくり返し読
   出す第１の読出し回路と、 該第１の読出し回路に連動して、上記第２の記憶回路の
   記憶内容全読出す第２の読出し回路と、上記第１の記憶
   回路の記憶内容が−拘り読出される毎に第１の記憶回路
   から読出される読出信号と第２の記憶回路から読出され
   る読出信号との相対位置関係を特定量９だけずらせて読
   出すように醗出し制御を行なう読出し制御回路と、 上記第１の記憶回路から読出される信号と上記第２の記
   憶回路から読出される信号との一致回数を上記第１の記
   憶回路の記憶内容が一通シ読出される毎に記憶する記憶
   回路とを具備し、□該記憶回路に記憶される一致回数の
   うち上記第１記憶回路の記憶内容のくシ返し読出しが所
   定回数行なわれる間の最大一致数を船速データーとして
   用いることを特徴とする船速データー検出装置。