JPS58171850A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、夫々光電変換部とスイッチング素子との組合
せで形成される多数の撮像画素が、行列配置をもって１
次元的に配列された撮像面を有する固体撮像素子に関し
、特に、撮像面の各撮像画素に於いて、光電変換部が信
号電荷として電子を発生する光電変換層で構成されると
ともに、ここで得られる信号電荷にもとすく撮像出力信
号を導出するだめのスイッチング素子が、Ｐチャンネル
形の絶縁ゲート電界効果トランジスタ（以下、ＭＯＳ　
−ＦＥＴという）で構成されることにより、緒特性が改
善された固体撮像素子に関する。

光電変換部とスイッチング素子との組合せで形成される
撮像画素が、多数所定のノ（ターン、例えば、行列配置
をもってλ次元的に配列された撮像画を有する固体撮像
素子と、斯かる固体撮像素子のスイッチング素子を選択
的に開状態として、各撮像画素の光電変換部で得られる
信号電荷にもとずく撮像出力信号全導出せしめる走査回
路とを、主費構成要素とする固体撮像装置が提案されて
いる。この種の固体撮像装置に用いられる固体撮像素子
に於いて、各スイッチング素子は、例えば、ＭＯＳ−Ｆ
ＥＴで構成され、また、光電変換部は、スイッチング素
子の個々に対応して形成された多数の受光ダイオード主
で、あるいは、スイッチング素子の２次元的配列上に形
成された光電変換薄膜層で構成される。

従来提案されている斯かる固体撮像素子を、これを動作
させるに必要となる走査回路及び出力回路と共に等価回
路で表わすと、第１図に示される如くとなる。この等価
回路に於いて、／は固体撮像素子全体を示し、この固体
撮像素子／には水平方向（矢印Ｈ方向）及び垂直方向（
矢印Ｖ方向）に行列配置されたスイッチング素子として
のＮチャンネル形のＭＯＳ・ＦＥＴ　Ｓｌ／〜Ｓｍｎが
配され、これらＭＯ８＠ＦＥＴ　　Ｓ／、−８ｍｎ　の
一端、例えば、ソースに光電変換部Ｄｌｌ−Ｄｍｎが夫
々接続されており、これらＭＯ８Ｌ１ＦＥＴ　Ｓｌ／〜
Ｓｉｎと光電変換部Ｄ／／〜Ｉ）ｍｎにより撮像面が構
成されている。ここで、各Ｎチャンネル形のＭＯＳ・Ｆ
ＥＴ　　Ｓ／／〜Ｓｍｎのひとつと、光電変換部Ｄ／／
″−Ｄｍｎのひとつとの組合せが撮像画素Ｂ／／〜Ｅｍ
ｎの夫々を形成している。そして、これら各撮像画素Ｅ
／／〜Ｅｍｎ’ｆｒ形成するＮチャンネル形のＭＯＳ−
ＦＥＴ　Ｓ／／〜Ｓｍｎのうちの各水平方向の打音構成
するもののゲートは共通接続されて、垂直走査回路２か
らの垂直走査信号が供給されるｍ個の制御端子Ｖ／〜ｖ
ｍに夫々接続される。また、ＭＯＳ　＊　ＦＥＴ　　Ｓ
ｌｌ−８ｍｎのうちの各垂直方向の列を構成するものの
ドレインが共通接続されて、スイッチング素子としての
Ｎチャンネル形のＭＯ８ＩＩＦＥＴ　Ｔ／〜Ｔｎの各ソ
ースへ夫々接続される。これらのＮチャンネル形のＭＯ
Ｓ−ＦＥＴＴ／〜Ｔｎの各ゲートは水平走査回路３から
の水平走査信号が供給されるｎ個の制御端子ｈ／〜ｈｎ
に夫々接続され、また、各ドレインは共通接続されて、
出力抵抗素子ＩＩ−ヲ介して動作電圧Ｖｖ’を供給する
電源ｊに接続される。そして、ＭＯＳ−ＦＥＴ　　Ｔ／
〜Ｔｎのドレインの共通接続点と出力抵抗素子≠の間か
ら、出力端子乙が導出される。

なお、垂直走査回路２は、例えば、シフトレジスタを含
んで構成され、垂直走査信号を発生して、ｍ個の制御端
子ｖｌ−ｖｍの夫々を介して、ＭＯ８ＬＩＦＥＴ　Ｓｌ
ｌ−８ｍｎのゲートに供給し、ＭＯＳ　＠　ＦＥＴ　　
８７／−８ｍｎ”、打金構成するもの毎に順次開状態と
する制御を行う。また、水平走査回路３は、例えば、シ
フトレジスタを含んで構成され、垂直走査回路２からの
垂直走査信号より充分高い周波数の水平走査信号を発生
して、ｎ個の制御端子ｈｌ−ｈｎの夫々を介してＭＯＳ
　−ＦＥＴＴ／−Ｔｎのゲートに供給し、ＭＯ８ＬＩＦ
ＥＴ　　Ｔｉ〜Ｔｎｔ”順次開状態とする制御を行う。

また、光電変換部Ｄ／ｌ−Ｄｍｎの夫々の、ＭＯＳ・Ｆ
ＥＴ　　Ｓ／／〜Ｓｍｎの夫々のソースに接続された側
とは反対側の端部は、共通接続されて端子７が導出され
ており、この端子７には所定の電圧ＶＴが与えられる。

上述の如くに構成された固体撮像素子／の撮像画素Ｅ／
／〜Ｅｍｎのうちの任意の／っＥの、これに対応するＭ
Ｏ８ΦＦＥＴ　　Ｔ／−Ｔｎのうちの７つＴ等との接続
関係は、第２図に示される如くになる。即ち、撮像画素
Ｅを形成する光電変換部りとＮチャンネル形のＭＯＳ−
ＦＥＴ　　Ｓとに於いて、ＭＯＳ・ＦＥＴ　　Ｓのソー
スに光電変換部りの一端が接続される。そして、ＭＯＳ
−ＦＦＩ：ＴＳのドレインにＮチャンネル形のＭＯＳ　
＠ＦＥＴＴのソースが接続され、このＭＯＳ−ＦＥＴＴ
のドレインに出力抵抗素子≠を介して電源ｊが接続され
るとともに、出力端子乙が接続される。

また、光電変換部りの他端は端子７に接続されて、電圧
ＶＴが供給される。さらに、ＭＯＳ　−Ｆ’ＥＴＳのゲ
ートは制御端子Ｖ／〜ｖｍのうちの／っＶに接続され、
ＭＯ８＠ＦＥＴ　　Ｔのゲートは制御端子ｈ／〜ｈｎの
うちの１つｈに接続される。

斯くの如くに接続される１つの撮像画素Ｅの具体的構成
は、第３図に示される如くである。第３図は固体撮像素
子／の具体的構成の一例に於ける、上述の７つの撮像画
素Ｅが形成される部分の断面を示す。ここで、Ｐ形の半
導体基体ＫＫ２つの独立したＮ形の領域が形成され、こ
れら領域に跨って絶縁層／／ヲ介してゲート電極／２が
設けられて、これらのＮ形の領域を夫々ドレインタ及び
ソース１０とする、Ｎチャンネル形のＭＯ８Ｌ１ＦＥＴ
Ｓが構成されている。そして、ドレイ／９にＭＯ８＠Ｆ
ＥＴ　　Ｓのドレイン電極／３が設けられソース１０に
ＭＯＳ−ＰＥＴ　　Ｓのソース電極／弘が設けられてい
る。斯かるＭＯＳ　−ＦＥＴ５が構成される部分上に、
ソース電極／弘上を除いて、絶縁層／３が配され、その
上に、例えば。

アルミニウム層で形成された電極／乙が配され、この電
極／乙はソース電極／弘に接続されている。

そして、電極／６上に、例えば、アモルファス・シリコ
ン薄膜で形成された光電変換層／７が配され、さらに、
光電変換層／７の上には透明電極（ターゲット電極）／
すが配されている。このＭＯＳ−ＰＥＴ　　Ｓが構成さ
れる部分上に拡がる光電変換層／７の一部分が、光電変
換部Ｄ’に形成しているのである。即ち、固体撮像素子
／に於いては、光電変換部Ｄ／／〜Ｉ）ｍｎの夫々は独
立した受光ダイオード等の受光素子で形成されているの
ではなく、受光面に拡がる光電変換層／７の一部分で形
成されているのである。なお、撮像面への光はターゲッ
ト電極／トラ透過して入射せしめられる。そして、半導
体基体どには端子／りを介して基体電圧ＶＢが供給され
、また、ターゲット電極／ｆには端子７からの電圧（タ
ーゲット電圧）ＶＴが供給されて用いられる。

上述の如くに構成された固体撮像素子／の撮像面の各撮
像画素Ｅ／／”ｇｍｎに被写体からの光が入射すると、
光電変換部Ｄ／ｌ−Ｄｍｎで光電変換が行ＥＴ　　Ｓｌ
／−ｇｍｎの夫々のソースに蓄積されて信号電荷が得ら
れることになる□。そして、蓄積された信号電荷にもと
すく信号が、垂直走査回路λからの垂直走査信号により
ＭＯ８ＩＩＦＥＴ　Ｓｌｌ〜Ｓｍｎが各行毎に選択的に
開状態とされ、かつ、水平走査回路３からの水平走査信
号によりＭＯＳ・ＦＥＴ　　’ｒｌ−’ｒｎが選択的に
開状態とされることにより、出力端＋６に導かれて撮像
出力信号とされる。

このため、垂直走査回路２はｍ個の制御端子Ｖ／〜ｖｙ
ｙ１に、夫々、第ψ図Ａに示される如くの垂直走査信号
φＶ／〜φｖｍｔ供給し、また、水平走査回路３はｎ個
の制御端子ｈ／−ｈｎに、夫々、第≠図Ｂに示される如
くの水平走査信号φ）１／〜φｈｎ’＆供給するものと
されている。即ち、垂直走査信号φＶ／〜φｖｍは、映
像信号の／水子期間に対応する期間ｔｈに高レベルをと
るパルスψＶ／〜ｆｖｍが、／垂直期間内にｍ個の割合
で順次発生していくものとされ、また、水平走査信号φ
ｈ／〜φｈｎは、短期間高レベルｔとるパルスψｈｌ〜
ψｈｎが、垂直走査信号・φＶ／〜φｖｍの各パルス９
　ｖ　／　−９ｖ　ｍの夫々の期間内でｎ個順次発生し
ていくものとされる０ＭＯ８＠　ＦＥＴ　　Ｓ／／　〜
５ｙｙＨ及びＴ／”Ｔｎは、それらのゲートに、垂直走
査信号φｖｌ〜φｖｍのノくルスｆｖ／〜ψｖｍ及び水
平走査信号φｈ／〜φｈｎのノ（ルス９ｈ）〜ψｈｎが
供給されるとき開状態とされる。

従って、先ず、垂直走査回路２からの垂直走査信号φＶ
／のパルス９ｖ／が最初の行を形成するＭＯＳ　”　Ｆ
ＥＴ　　Ｓ／／＝Ｓ／ｎのゲートに供給されて、これら
のＭＯ８＠ＦＥＴ　５ｌｌ−８ｌｎが開状態とされ、夫
々のソースに蓄積された信号電荷にもとずく信号がＭＯ
８＠ＦＥＴ　Ｔ／〜Ｔｎのソースに伝達される。そして
このパルスψｖ／の期間に、水平走査回路３からの水平
走査信号φｈ／〜φｈｎのパルスψｈｌ〜？ｌＢ１がＭ
ＯＳ−ＰＥＴ　　Ｔ、〜Ｔｎのゲートに順次供給されて
、ＭＯ８’・ＦＥＴＴ／〜Ｔｎが順次開状態とされ、こ
れによりそれらのソースに伝達されてきていた信号にも
とすく信号電流が出力抵抗素子＜ｚ’を順次流れ、その
結果、出力端＋６にＭＯＳ−ＦＥＴ　Ｓ／ｌ−８／ｎに
対応する撮像画素Ｅ／／〜Ｅｍｎによる撮像出力信号が
得られる。次に、垂直走査信号φＶλのパルスψｖＪが
次の行を形成するＭＯＳ　曇ＦＥＴ　　Ｓａ／〜Ｓλ。

のゲートに供給されて、これらのＭＯＳ−ＦＥＴ　　Ｓ
λ／〜Ｓ、２ｎが開状態とされるとともに、水平走査信
号φｈ／〜φｈｎのパルスψｈ／〜ψｈｎによりＭＯＳ
−ＦＥＴ　　Ｔ、〜Ｔｎが順次開状態とされ、同様にし
て、出力端＋６にＭＯ８＠ＦＥＴ　Ｓ、２／〜Ｓ、２ｎ
に対応する撮像画素Ｅ、２１”Ｅ２ｎによる撮像出力信
号が得られる。以下、同様にして、ＭＯＳ−ＦＥＴＳｍ
／−８ｍｎに対応する撮像画素Ｅｍ／−Ｅｍｎによる撮
像出力信号までが、／垂直期間に対応する期間内に於い
て順次、出力端＋６に得られ、これが繰返される。

斯かる従来の固体撮像素子／に於ける撮像面の任意の７
つの撮像画素Ｅでの信号電荷の蓄積について、第２図及
び第３図を参照して考察する。先ず、ＭＯＳ・ＦＥＴ　
　Ｓ及びＭＯＳ−ＰＥＴ　　Ｔが開状態とされて撮像画
素Ｅによる撮像出力信号が導出された後、再びＭＯ８＠
ＦＥＴ　　Ｓ及びＭ閉 ０８−ＦＥＴ　　Ｔが≠状態とされたとする。このとき
、ＭＯＳ−ＰＥＴ　　Ｓのドレインタ及びソース１０に
付随する容量は電源ｊの動作電圧ｖｖで充電されており
、ＭＯＳ・ＦＥＴ　　Ｓのドレインタ及びソース１０の
電位はｖｖとなっている。この状態に於いて、光電変換
部Ｄ’に形成する光電変換層／７中に、入射光に応じて
発生された電荷である電子が、ターゲット電圧ｖＴが供
給されて電位ｖＴとされているターゲット電極／了とソ
ース１０との［ｈ−の電界により、ソース１０に集めら
れていき、ソース１０の電位が低下していく。即ち、Ｍ
Ｏ８＠ＦＥＴ　　Ｓのソース１０に信号電荷の蓄積がな
されていくのである。この場合、ソース１０の電位はタ
ーゲット電極／ｇの電位ｖＴまで低下し得るが、ソース
１０での信号電荷の蓄積量が犬となって、ソース１０の
電位が、基体電圧ｖＢが供給された半導体基体どの電位
ｖＢより低くなると、半導体基体ど、ドレインタ及びソ
ース１０で形成される、第３図に於いて破線で示す如く
の寄生ＮＰＮ　トランジスタＱが導通状態になることな
り、ソース１０の信号電荷が寄生ＮＰＮトランジスタＱ
を通じてドレインタに流れることになる。このドレイン
タに流れた信号電荷にもとすく信号は、他の撮像画素に
よる撮像出力に混入する不所望な信号となり、いわゆる
、プルーミング現象を起すという不都合を生ずるものと
なってしまう。斯かるプルーミング現象を防止するには
、電源５の動作電圧Ｖ　Ｖ　＞ターゲット電圧ＶＴ＞基
体電圧ｖＢとなるように各電圧を設定することが考えら
れるが、この場合には、光電変換層／７に加わる電位差
（ＶＶ　　ＶＴ）が小となり、光電変換効率が低下して
感度が劣化してしまうので好ましくない。

従って、この場合、ソース１０の電位が半導体基体どの
電位ｖＢと同一になるまでの信号電荷の蓄積ができるこ
とになり、出力ダイナミック・レンジはＶｖ−ＶＢとな
る。この出力ダイナミック・レンジを拡大するには、電
源ｊの動作電圧ｖｖを高くすることが考えられるが、動
。作電圧ｖｖを高くすることは、ＭＯＳ−ＦＥＴ　　Ｓ
ｔ−開状態にするためそのゲートに供給する垂直走査信
号の振幅を大にすることが必要になり、ＭＯＳ−ＦＥＴ
Ｓの耐圧特性の点や垂直走査回路の負担増加の点から困
難となる。従って、出力ダイナミック・レンジを大とす
ることができない。

さらに、入射光の漏れ込みにより、半導体基体ｇ内で発
生した電荷のうちの電子は、電位が高い近接する撮像画
素のＭＯＳ−ＦＥＴのソース及びドレインに流入するこ
とになり、いわゆる、スメア−現象を生じてしまうとい
う不都合もある。

このように、上述の従来の固体撮像素子／は、プルーミ
ング現象やスメア−現象が発生し、また、出力ダイナミ
ック・レンジを大にできないという欠点を伴うものであ
った。

斯かる点に鑑十本発明は、撮像面に於ける各撮像画素を
光電変換部と共に形成するスイッチング素子を、Ｐチャ
ンネル形のＭＯＳ−ＦＥＴで構成するようにして、上述
の如くの欠点を伴わず、さらに、走査信号の振幅の低減
ができ、設計の自由度が拡大される等の利点が得られる
固体撮像素子を提供するものである。以下、本発明の実
施例について説明する。

第５図は本発明に係る固体撮像素子の一例を、これを動
作させるに必要となる走査回路及び出力回路と共に、等
価回路で示すものである。この第５図に於いて、第１図
に示される各部に対応する部分には、第７図と共通の符
号を付して示し、重復説明を省略する。ここで１．２ｏ
が本発明に係る固体撮像素子を全体的に示し、この固体
撮像素子２０は、第１図に示される固体撮像素子／に於
ける撮像画素Ｅｌ／〜Ｅｍｎと同様に配された、撮像画
素Ｌ／／−ｒｍｎにより構成された撮像面を有している
。これら撮像画素ビ１ｌ−Ｆ！ｍｎの夫々は、光電変換
部ＤＩ／〜Ｉ）ｍｎの夫々とスイッチング素子としての
Ｐチャンネル形のＭｏ８＠ＦＥＴ　　Ｓ’／／　−８／
ｍｎの夫々との組合せで形成されている。そして、Ｐチ
ャンネル形のＭｏ５ＩＩＦＥＴ　ｓ′／／〜ｓ′ｍｎの
夫々のドレインが光電変換部Ｄ／ｌ−Ｄｍｎに夫々接続
され、また、Ｍｏ８＊ＦＥＴ　　Ｓ／／’　　−８’ｍ
ｎのうちの各水平方向の行を構成するもののゲートが共
通接続されて、制御端子Ｖ　／　””’　Ｖ　ｍに夫々
接続されるとともに、垂直方向の列を構成するもののソ
ースが共通接続されて、Ｎチャンネル形のＭｏ８・ＦＥ
Ｔ　　Ｔ／〜Ｔｎの各ソースに夫々接続されている。他
の構成は、第１図に示される固体撮像素子／と同様であ
る。

斯かる本発明に係る固体撮像素子、２０の撮像画素ＴＨ
−Ｅ’ｍｎのうちの任意の／っビの、これに対応するＭ
ｏ８−ＦＥＴ　Ｔ／〜Ｔｎのうちの７つＴ等との接続関
係は、第６図に示される如くになる。即ち、撮像画素Ｅ
／−ｙ、形成する光電変換部りとＰチャンネル形のＭｏ
８−ＦＥＴ　　Ｓ’とに於いて、Ｍｏ８−ＦＥＴ　　Ｓ
’のドレインに光電変換部りの一端が接続される。そし
て、Ｍｏ８−ＦＥＴ　　Ｓ’のソースにＮチャンネル形
のＭｏ８＠ＦＥＴ　　Ｔのソースが接続され、このＭｏ
８−ＦＥＴ　　Ｔのドレインに出力抵抗素子≠を介して
電源ｊが接続されるとともに、出力端子乙が接続される
。また、光電変換部りの他端は端子７に接続されて、電
圧ｖＴが供給される。さらに、Ｍｏ８−ＦＥＴ　　Ｓ’
のゲートは制御端子Ｖ／〜ｖｍのうちの／っＶに接続さ
れ、Ｍｏ８−ＰＥＴ　　Ｔのゲートは制御端７−ｈ／〜
ｈｎのうちの１つｈに接続される。

斯くの如くに接続、さ５れる１つの撮像画素ビの具体的
構成の一例は、第７図に示される如くである。

第７図は本発明に係る固体撮像素子、２０の具体的構成
の一例に於ける、上述の７つの撮像画素ビがが形成され
る部分の断面を示す。この第７図に於いても、第３図に
示される各部に対応する部分は第３図５と共通の符号を
付して示す。ここでは、Ｐ形の半導体基体ｒ中に、Ｎ形
の半導体領域であるＮ形つェル２／が形成されている。

そして、このＮ形つェル、２／に、２つの独立したＰ形
の領域が形成され、これら領域に跨って絶縁層／／’ｚ
介してゲート電極／、２′が設けられて、これらのＰ形
の領域を夫々ドレインタ′及びソース７０′とする、Ｐ
チャ／ネル形（７）Ｍｏ８−ＦＥＴ　　Ｓ’が構成され
ている。そして、ドレインタ′にＭｏ８＠ＦＥＴ　　Ｓ
’のドレイン電極７３′が設けられ、ソース／αにＭｏ
８−ＦＥＴ　　Ｓ’（Ｄ７−ス電極／ｌｌ−′が設けら
れテいる。斯かるＭｏ８−ＦＥＴ　　Ｓ’が構成される
部分上に、ドレイン電極／３′上を除いて、絶縁層／ｊ
が配され、その上に、例えば、アルミニウム層で形成さ
れた電極／乙が配され、この電極／乙はドレイン電極／
３′に接続されている。そして、電極／６上に、例えば
、アモルファス・シリコン薄膜で形成された、受光によ
り信号電荷そして電子を発生する光電変換層／７が配さ
れ、さらに、光電変換層／７の上には透明電極（ターゲ
ット電極）７ｇが配されている。このＭｏ８−ＰＥＴ　
　Ｓ’が構成される部分上に拡がる光電変換層／７の一
部分が光電変換部Ｄｉ影形成ているのである。即ち固体
撮像素子２０に於いても、光電変換部Ｄ／／〜Ｉ）ｍｎ
の夫々は独立した受光ダイオード等の受光素子で形成さ
れているのではなく、受光面に拡がる光電変換層／７の
一部分で形成されているのである。そして、半導体基体
ｇに端子／りから基体電圧ｖＢが供給されるとともに、
Ｎ形つェル、２／に端子、２２を介してウェル電圧ｖｗ
が、供給され、また、ターゲット４電極／ｇに端子７か
らターゲット電圧ｖＴが供給されて用いられる。ここで
、Ｎ形つェル２／と半導体基体どとの間が順方向バイア
ス状態とされないよう、ウェル電圧ｖｗ〉基体電圧ｖＢ
に選定される。

上述の如くに構成された固体撮像素子２０の撮像面の各
撮像画素ｒ、、−Ｅ’ｍｎに被写体からの光が入射す４
．、と、光電変換部Ｄｌｌ−Ｄｍｎで光電変換が行われ
て、各撮像画素Ｅ’／／〜ビｍｎへの入射光量に応じた
電荷（電子）が発生し、この電荷がＭＯ８・Ｆ　Ｅ　Ｔ
　　Ｓ’／　／−ｓ’ｍｎの夫々のドレインに蓄積され
て信号電荷が得られることになる。そして、蓄積された
信号電荷にもとすく信号が、垂直走査回路２からの垂直
走査信号によｐＭＯ８−ＦＥＴＳ′／／〜Ｓ’ｍｎが各
行毎に選択的に開状態とされ、かつ、水平走査回路３か
らの水平走査信号によりＭＯ８＠ＰＥＴ　　Ｔ、−Ｔｎ
が選択的に開状態とされることにより、出力端子乙に導
かれて撮像出力信号とされる。

このため、垂直走査回路λはｍ個の制御端子ｖ／〜ｖ　
ｐｎ　Ｋ、夫々、第ｒ図Ａに示される如くの垂直走査信
号φ′ｖ／〜φ’ｖｍｋ供給する。この垂直走査信号φ
′ｖ／〜φｖｍは、映像信号のｌ水平期間に対応する期
間ｔｈに低レベルをとるパルスψ′ｖ／〜ψｖｍが、ｌ
垂直期間内にｍ個の割合で順次発生していくものとされ
る。また、水平走査回路３はｎ個の制御端子り、−ｈｎ
に、第ｇ図Ｂに示される如く、第≠図Ｂに示されると同
様の水平走査信号φｈ／〜φｈｎｆｆｉ供給する。ＭＯ
８ＬＩＦＥＴ　ｓ′／／〜ｓ′ｍｎ及びＴ／〜Ｔｎは、
それらのゲートに、夫々、垂直走査信号φ’ｖ／〜φ’
ｖｍの低レベルのパルスψ（／ｖｌ〜ψ’ｖｍ及び水平
走査信号φｈ／〜φｈｎの高レベルのパルスψｈ／〜ψ
ｈｎが供給されるとき開状態とされる。

従って、撮像出力信号の出力端乙への導出は、第１図に
示される固体撮像素子／の場合と同様に行われる。

斯かる本発明に係る固体撮像素子２０の撮像面の任意の
１つの撮像画素ビに於ける、信号電荷の蓄積及び蓄積さ
れた信号電荷にもとすく信号の導出について、第４図及
び第７図を参照して考察する。ＭＯ８−ＦＥＴ　　Ｓ’
及びＭＯ８＠ＰＥＴ　　Ｔが開状態とされて撮像画素ビ
にょる撮像出力信号が導出された後、再びＭＯ８・ＦＥ
Ｔ５’及びＭＯ８・ＦＥＴ　　Ｔが閉状態とされた初期
状態にされたとすると、このとき、ＭＯ８＠ＦＥＴ　　
Ｓ’ソース１０′及びドレインタ′に付随する容量は電
源ｊの動作電圧ｖｖで充電されており、ＭＯ８−ＦＥＴ
　　Ｓ’のノース／θ′及びドレインタ′の電位はｖｖ
となっている。ここで、ＭＯ８−ＦＥＴ　　Ｓ’はＰチ
ャンネル形であるので、ソース７０′及びドレイン２′
の電位がＮ形つェル、２）の電位より低くなるよう、動
作電圧−Ｖ　Ｖ　＜ウェル電圧ｖｗとされている。この
状態に於いて、光電変換部りを形成する光電変換層／７
中に、入射光に応じて発生された信号電荷である電子が
、ターゲラ）を圧ｖＴが供給されて電位ｖＴとされてい
るターゲット電極／どとドレイン７′との間の電界によ
り、ドレインタ′に集められていき、ドレインタ′の電
位がｖｖから低下していく。即ち、ＭＯ８−ＦＥＴ　　
Ｓ’のドレイン７′に信号電荷の蓄積がされていくので
ある。このドレインタ′の電位はターゲット電極／ざの
電位ｖＴまで低下し得ることになるが、ドレイン７０′
での信号電荷の蓄積に伴って、ドレインｌびの電位がＮ
形つェル２／の電位に比して次第に低くなっていくこと
になる。このため、Ｎ形つェル２ノ。

ドレイン７′及びソース１０′で形成される、第７図に
於いて破線で示す如くの寄生ＰＮＰ）ランジスタＱ′が
導通状態とされることはない。従って、ドレィンタ′に
蓄積された信号電荷が寄生ＰＮＰ）ランジスタＱ′を介
してソース７０′側へ流れてしまうということがなく、
この結果、プルーミング現象は生じないことになる。ま
た、ドレインタ′とＮ形つェル２／との間に印加される
ことになる電位差は、入射光量が小のとき小で、入射光
量が大のとき大となるので、入射光量が小の場合の暗電
流が極めて小となり、撮像出力信号の信号対雑音比が向
上する。そして、このとき、ドレインタ′とウェル電圧
ＶＷが供給されたＮ形つェル、２／との間に印加される
電位差の最大値は、ＶＷ−ｖＴであり、これがドレイン
タ′とＮ形つェル２／との間のＰＮ接合のブレークダウ
ン電圧ＶＤｔ越えなければ、ＭＯＳ　−Ｆ　Ｅ　Ｔ　　
Ｓ’について耐圧上の問題は生じないノテ、Ｖ　ｗ　　
Ｖ　Ｔ　＜　Ｖ　Ｄ、従つ−ｒ、ｖＴ＞ＶＷ−ｖＤに選
定しておけばよい。即ち、この条件及びターゲット電極
／ｇとドレインタ′とめ間に所定の電位差を印加するだ
めの条件Ｖ　Ｔ　＜　Ｖ　ｖ　’に満す範囲内で、ター
ゲット電圧Ｖｔｔ選定することができ設計の自由度が増
す。

さらに、ＭＯＳ−ＰＥＴ　　Ｓ’のドレインタ′の電位
はｖｖからＶｔｔで変化し得るので、出力ダイナミック
・レンジはｖｖ−ｖＴとなり、出力ダイナミック・レン
ジが大なるものとなる。

一方、ＭＯＳ　＠ＦＥＴ　　ダのドレイ／り′に蓄積さ
れた信号を導出するため、ＭＯＳ−ＦＥＴ　　Ｓ’を開
状態とするために、ＭＯＳ−ＰＥＴ　　Ｓ’のゲートに
供給される垂直走査信号のレベルは、ＭＯＳ　ｍ　ＦＥ
Ｔ　　Ｓ’（７）スＬ／７シＥｌ−／ｌ／ド電圧１Ｖｔ
ｈｓ（く０）とすると、ｖｖ−ＩＶｔｈｓｌ以下であれ
ばよい。また、ＭＯＳ−ＰＥＴ　　Ｓ’のソース／αに
付随する容量の値は、ドレイン／αに付随する容量の値
に比して著しく大であシ、ＭＯＳ−ＦＥＴダが開状態と
なってドレイン／αに蓄積された信号電荷の移動があっ
てもソース／　０’の電位はほとんど変化せず、ソース
／αの電位は常時ｖｖとされていると見なせるので、Ｍ
ＯＳ−ＦＥＴ　　Ｓ’を閉状態とするためＭＯＳ−ＦＥ
Ｔ　　Ｓ’のゲートに供給される垂直走査信号のレベル
は、ｖｖ−ｌｖｔｈｓｌより高ければよい。従って、Ｍ
Ｏ８＠ＦＥＴ　　Ｓ’に開・閉制御するだめの垂直走査
信号の振幅を比較的小なるものとすることができる。

さらに、入射光の漏れ込みがあって、Ｎ形つェル２／及
び半導体基体ｇ内で電荷（正孔及び電子）が発生した場
合、正孔は半導体基体どに落ち込んで吸収され、電子は
Ｎ形つェル、２／で吸収され、近接する撮像画素のＭＯ
Ｓ−ＦＥＴのドレイン及びソースにはほとんど流入しな
い。従って、スメア−現象が生じないことになる。

なお、ＭＯＳ−ＦＥＴ　　Ｓ’からの信号を導出すべく
Ｎチャンネル形のＭＯＳ−ＦＥＴ　　Ｔ’！＆開状態に
するため、ＭＯＳ・ＦＥＴ　　Ｔのゲートに供給される
水平走査信号のレベルは、ＭＯＳ−ＦＥＴＴがエンハン
スメント形の場合には、スレッショールド電圧’ｔ：　
ｖｔｈ’ｒ（）　０　）とすると、ｖｖ＋ＶｔｈＴよシ
高ければよいことになる。ここで、このＭＯＳ−ＰＥＴ
　　Ｔとしてディプリーション形のものを用いれば、そ
のスレッショールド電圧Ｖ’　ｔ　ｈ　Ｔは負となり、
ＭＯ８＠ＦＥＴ　　Ｔｉ開状態にするためそのゲートに
供給される水平走査信号のレベルを、エンハンスメント
形の場合に比して、ｖｔｂｔ　＋　ｌ　ｖ’ｔｈＴｌだ
け低減することができる。このように、水平走査信号の
高レベル側を低減できる場合には、水平走査回路の負担
が軽減され、消費電力も低減されることになる。

以上説明した如く、本発明に係る固体撮像素子は、光電
変換部が受光により電子を信号電荷として発生する光電
変換層で構成され、との光電変換部と共に撮像画素を形
成するスイッチング素子がＰチャンネル形のＭＯＳ−Ｆ
ＥＴで構成されることにより、プルーミ／グ現象やスメ
ア−現象を生ずることがなく、出力ダイナミック・レン
ジが、従来に比して、著るしく拡大されており、しかも
、各撮像画素を形成するスイッチング素子を開・閉制御
するための走査信号、即ち、垂直走査信号の振幅を小と
することができるものとなっている。

さらに、その他、上述した如くの種々の長所を有してお
り、斯かる本発明に係る固体撮像素子によれば、走査回
路の負担を軽減せしめたうえで、良質の撮像出力信号を
得ることができる。

【図面の簡単な説明】

第７図及び第２図は従来の固体撮像素子及びその周辺回
路部の概要を示す等価回路図、第３図は第１図に示され
る固体撮像素子の一部分の具体的構成を示す断面図、第
ψ図は第１図に示される固体撮像素子及びその周辺回路
部の動作説明に供される波形図、第５図及び第を図は本
発明に係る固体撮像素子の一例にその周辺回路部が接続
された例の概要を示す等価回路図、第７図は第５図に示
される本発明に係る固体撮像素子の一例の一部分の具体
的構成を示す断面図、第ｒ図は第Ｓ図に示される例の動
作説明に供される波形図である。 図中、２は垂直走査回路、３は水平走査回路、乙は出力
端子、どは半導体基体、７′はドレイン、７０′はソー
ス、７．２′はゲート電極、／７は光電変換層、７ｇは
ターゲット電極１．２０は固体撮像素子、２／はＮ形つ
ェル、ビ／ｌ−ビｍｎ及びビは撮像画素、Ｄ／／〜Ｄｍ
ｎ及びＤは光電変換部、Ｓ’／／〜Ｓ′ｍｎ及びＳ′は
Ｐチャンネル形のＭＯ８＠ＦＥＴ。 Ｔ、−Ｔｎ及びＴはＮチャンネル形のＭＯＳ−ＦＥＴで
ある０ 第璽図 第２１Ａ 第４１１ 第５１Ｉ 第６１１ ｗ 第８１１ 手続補正書 昭和り３年３　月２ｇ日 １、事件の表示 昭和３７年特許願第３’ｌｌ、２’１号２、発明の名称
　固体撮像素子 ３、補正をする者 事件との関係　　　　特許出願人 ８、補正の内容 Ｑユ （１）特許請求の範囲を別紙の通り補正する。 （コ）明細書中、第２頁Ｉｇ行「画を有する」とある全
「面を有する」に訂正する。 （３）同、第７．２頁７４行「なることなり、」とある
を「なることとなり、」に訂正する。 （リ　同、第１７頁２０行ｒ　Ｅ　／が」とあるを「Ｅ
′」に訂正する。 ０）同、第１７頁２θ行「そして」とあるを「とじて」
に訂正する。 （６）同、第２０頁６行「出力端６」とあるを「出力端
子６」に訂正する。 （り）同、第２０頁７７行「Ｓ′ノ」とある’ｔ　ｒｓ
’のソ」に訂正する。 （ざ）同、第２１頁７９行、第２０頁６行行、第２３頁
１２行及び第２３頁１２行行「ドレインｌＯ′」とある
ｔｏ「ドレイン９′」に訂正する。 以上 複数のＰチャンネル形絶縁ゲート電界効果トランジスタ
で構成された第一のスイッチング素子が行列配置全形成
し、各列毎に一端が共通接続されて配され、該第−のス
イッチング素子の行列配置面上に、受光により電子を信
号電荷として発生する光電変換層が上記第一のスイッチ
ング素〜子の夫々の他端と電気的接続がされて配され、
さらに、上記第一のスイッチング素子の列の夫々に対応
して設けられ、夫々該列の夫々を形成する上記第一のス
イッチング素子の共通接続された一端に接続された複数
の第二のスイッチング素子が配されて成り、上記第一の
スイッチング素子が各行毎に順次選択的に開状態とされ
るとともに上記第二のスイッチング素子が順次選択的に
開状態とされるようにされて、上記光電変換層で得られ
る信号電荷にもとすく信号が上記第−及び第二のスイッ
チング素子を介して導゛出され、撮像出力信号が得られ
るようにされた固体撮像素子。

Claims (1)

【特許請求の範囲】
1. 複数のＰチャンネル形絶縁ゲート電界効果トランジスタ
   で構成された第一のスイッチング素子が行列配置を形成
   し、各列毎に一端が共通接続されて配され、該第−のス
   イッチング素子の行列配置面上に、受光によｐ電子を信
   号電荷として発生する光電交換層が上記第一のスイッチ
   ング素子の夫々の他端と電気的接続がされて配され、さ
   らに、上記第一のスイッチング素子の列の夫々に対応し
   て設けられ、夫々該列の夫々を形成する上記第一のスイ
   ッチング素子の共通接続された一端に接続された複数の
   第二のスイッチング素子が配されて成ジ、上記第一のス
   イッチング素子が各行毎に順次選択的に開状態とされる
   とともに上記第二のスイッチング素子が順次選択的に開
   状態とされるようにされて、上記光電変換層で得られる
   信号電荷にもとすく信号が上記第−及び第二のスイッチ
   ン素子を介して導出され、撮像出力信号が得られるよう
   にされた固体撮像素子。