JPS58170018A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS58170018A
JPS58170018A JP5282782A JP5282782A JPS58170018A JP S58170018 A JPS58170018 A JP S58170018A JP 5282782 A JP5282782 A JP 5282782A JP 5282782 A JP5282782 A JP 5282782A JP S58170018 A JPS58170018 A JP S58170018A
Authority
JP
Japan
Prior art keywords
gas
chamber
sheet
sample
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5282782A
Other languages
English (en)
Inventor
Hideki Fujiwara
英樹 藤原
Niwaji Majima
庭司 間島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5282782A priority Critical patent/JPS58170018A/ja
Publication of JPS58170018A publication Critical patent/JPS58170018A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、エッチャントガスを用いずにドライエツチン
グをする方法に関する。
技術の背景 半導体装置の製造工程では気相成長、酸化、蒸着、エツ
チングなどは欠かせないプロセスである。そしてエツチ
ングに社工、チンダ液を用いたウェット式と、エッチャ
ントガスを用いたドリイ式があるが、本発明は後者に係
るものである。
従来技術と問題点　　　　　　゛ 従来％　Ｓｌ　＃　８１０ｓ　＊　Ｃｒａｂｓのドライ
・エツチングにスが用い゛られて匹るが、安全面からガ
ス漏れなどがないよう配管等に注意を払う必要があるう
え、ＣＣＬｍを用いる場合には気化させる丸めのヒータ
ーを装置内Ｋｉけておく必要がある。
発明の目的 本発明はこの種のドライエ、チングを極めて簡巣に行な
おうとするもので、特にエッチャントガスを不要にする
ものである。
発明の構成 本発明のドライエツチング方法は、ドライエッチング装
置のチャンバ内にフッ素を含む有機高分子材料を配設し
、また皺チャンバ内には空気または不活性ガスだけを導
入し、そして高周波電界を加えてチャンバ内ガスを電離
し、この電離ガスにより鋏有機高分子材料から発生する
活性化されたフ、素によってチャンバ内試料のドライエ
ツチングを行なうことを特徴とするが、以下図面を参照
しなからこれを詳細に説明する。
発明の実施例 第１図は本発明の一実施例を示す平行平板型ドライエツ
チング装置の全体図である。同図において１はチャンバ
、２は吸気口、５Ｆｉ排気口、４は０リング、５は上蓋
、６社上蓋５に支持された平板状の対向電極、７はその
支持棒、８は平板状の工、チングミ極、９はシールド材
、１０は被工、チング試料、１１は高周波発振源である
。電極６゜８間に高周波電圧を印加す今と（電極６はア
ース１　　　される）、両者の間にグー−放電が生じ電
極６゜８間にイオン電流が流れる０通常のドライエ、チ
ング法ではチャンバ１内にＣＦ４等の工、チャントガス
を導入するが本発明ではこれをせず、代プに空気！えは
ＡｒＪ＆等の不活性ガスを導入する０例えば空気を導入
する場合はａ１〜１．０　Ｔ＠ｒｒ程度のチャンバ内圧
力になるようＫＬ、グロー放電を起こさせる。勿論これ
では８１０廖等に対するドライエツチングは行なえｔｋ
％／％ので、チャンバ１内部に予め７、素（Ｆ）を含む
有機高分子材料を配設しておく。
１２がその有機高分子材料で、例えばシート状のテフ四
ン（登録商ＩＩ）である０本例のテフロンシート１２は
エツチング電極８０表面全域に配設される。そして試料
１０は仁のテア０ンシート１２上ＫＩ！置される。
かかる構成でイオン１がシブ）１２に衝突するとシート
１２から活性化され九フッ素（７ツ嵩ラジカル）−が発
生し、Ｓ１偽勢をエツチングする。
（ＣＩＰａガス使用のドライエ、チングと同じ原理）。
仁の７．素うジカルー〇発生量はシート１２０表面積に
対応するので、該面積の設定でエッチレートを調整でき
る。勿論、投入する高周波エネルギを変えてもエッチレ
ートを調整できる。この方法で工、チングできる素材は
Ｓｌへｅ　Ｓｉ　＝　ＣｒｍＯｓ等の７レオン系ガスで
ドライエ、チングできる物質であるが、空気を導入する
場合にはマスク材としてフォトレジストを用いることは
できない、これは空気中の酸素（Ｏｓ）でレジストが灰
化されてしまうからである。この場合社第２図のように
アルミニウム（ＡＡ）等の金属層１３をマスクとする。
この点Ａｒ　ｅ　ＮＨ勢の不活性ガスを用いれば灰化の
恐れはないからフォトレジストをマスク材に使用できる
。また第１図の様に工、チング電極８の表面がテフロン
シート１２で覆われていると電極８をイオン量の衝突に
よる電極損傷から保鏝できる。ま九試料１０の温度上昇
を抑えるためにはシート１−の一部に穴を開け、試料１
０と電極８を直ｌｌｌ１！触させて熱伝導をよくすると
効果的である。第１図はスバ、り効果で−を発生させる
ためにテフロンシート１２を工、チング電極８側に設は
九が、単にプラズマにさらすだけでも−は発生するので
対向電極６側またはシールド材９に設けてもよい、また
円筒型のドライエツチング装置て紘チャンノ（内壁の全
部または一部にテフロンシートを貼付すればよい。
本発明の有効性は以下の実験結果（表１〜３）から明ら
かである。
表　１ 工、チング条件：Ａｒ　α１Ｔ・ｒｒ パワー書置ａ４５％Ｖ／ｍ１ 表　　２ エツチング条件：Ｏ＠　　１１２　　Ｔ＠ｒｒパワー密
度ａ　４９　Ｗ／ｍ’ 表　５ 各機のＡはシールド材９がテフロンである場合にその表
面を露出し九場合、Ｂはその表面を真空グリースで覆っ
た場合であり、いずれもエツチング電極８の表面にテフ
ロンシート１２は設けていない、つｔｂ、テフロンシー
ト１２を設ける代Ｊ）Ｋテフロン製のシールド材９でそ
の効用を確認した屯のである０表３のＣはエツチング電
極をテフロンで覆った場合である。表１社チャンバ１内
ＫａＩＴｅｒｒのＡｒガスを導入し九場合のエッチレー
トで（単位はいずれもＡ／−）、パワー密度は（Ｌ　６
５Ｗ／ａｍ’である。被工、チング材料としては５ｉｎ
ｓとパーマロイを選んだが、パーマロイではＡ、Ｂと４
工、チレート社変らない。これはＦ＊に反応しないパー
マロイ（Ｎｉ、Ｆ・の合金）に関しては当然の結果であ
る。これに対し８１０ｍで扛人のエッチレート紘Ｂよシ
はるかに高い、？−のことからテフロンから発生したＦ
＊が５ＩＯｓのエツチングに深く寄与して−１ることが
窺える０表２はチャンバ１内にα２　Ｔａｒｔのへ（空
気の代用として）を導入した場合の工。
チレートで、パワー密度はα４　？　Ｗ／ｍ”である、
この場合も傾向は表１と同様である０表３Ｆｉチヤンバ
１内にエッチャントガスを導入する従来法によるエッチ
レートである。エッチャントガスａＱ、ＩＴａｒｔ　（
Ｄ　ＣＦ４で、パワー密度はα４９Ｗ／−である。
表３の例では％にエツチング電極８をテフロンシート１
２で覆りた場合のエッチレートＣを測定しているが、そ
の値（６６０Ａ／ｓｋ）がむしろテフロンシート１２を
用いないム、Ｂｊり低下することが注目される。これは
エッチャントガスとテフロンシートの併用が必ずしもエ
ッチレートの向上に役立たないことを示唆している。こ
の原因は、確認はしてないがフッ素ラジカルが過剰にな
って再結合、消滅が盛んＫなりた為かと思われる。適尚
な条件（例えばＣＦ４ガス圧）設定が必要であろう。
尚、テア０ンシールド材？を露出した状態でＡｒスパ、
タエ、チングを行ったパーマロイ試料を、Ｘ線光電子分
光分析ＣＸＰＳ＞し＊とζろその表面からフッ素が検出
された。これによってもテフロン本 からＦが発生することが確認される。
発明の効果 以上述べたように本発明によれば、特殊なエッチャント
ガスを用いなくとも８１０ｍ　−８１−Ｏｒｌへ等をド
ライエ、チングできるので、安全性が高く且つ安価に実
施できる利点がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す説明図、第２図はマス
ク材の説明図である。 図中、１はチャンバ、６は対向電極、８はエツチング電
極、１０は被工、チング試料、１２はテフロンシート（
有機高分子材料）である。 出願人　富士通株式会社 代理人弁理士　　實　　柳　　　　　捻３

Claims (2)

    【特許請求の範囲】
  1. （１）ドライエ、チング装置のチャンバ内に７ツ索を含
    む有機高分子材料を配役し、また該チャンバ内には空気
    または不活性ガスだけを導入し、そして高周波電界を加
    えてチャンバ内ガスを電離し、この電離ガスによ）該有
    機高分子材料から発生する活性化され九７．素によって
    チャンバ内試料のドライエ、チングを行なうことを特徴
    とするドライエ、チング方法。
  2. （２）フ、索を含む有機高分子材料の表面積にようで工
    、チレートを設定することを特徴とする特許請求の範囲
    第１項記載のドライエツチング方法。
JP5282782A 1982-03-31 1982-03-31 ドライエツチング方法 Pending JPS58170018A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5282782A JPS58170018A (ja) 1982-03-31 1982-03-31 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5282782A JPS58170018A (ja) 1982-03-31 1982-03-31 ドライエツチング方法

Publications (1)

Publication Number Publication Date
JPS58170018A true JPS58170018A (ja) 1983-10-06

Family

ID=12925677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5282782A Pending JPS58170018A (ja) 1982-03-31 1982-03-31 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS58170018A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1984003798A1 (en) * 1983-03-18 1984-09-27 Matsushita Electric Ind Co Ltd Reactive ion etching apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5396673A (en) * 1977-02-03 1978-08-24 Fujitsu Ltd Gas plasma etching method for sio2 film

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5396673A (en) * 1977-02-03 1978-08-24 Fujitsu Ltd Gas plasma etching method for sio2 film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1984003798A1 (en) * 1983-03-18 1984-09-27 Matsushita Electric Ind Co Ltd Reactive ion etching apparatus

Similar Documents

Publication Publication Date Title
KR100393459B1 (ko) 플라즈마감금을이용한플라즈마에칭장치
US5795831A (en) Cold processes for cleaning and stripping photoresist from surfaces of semiconductor wafers
US4631105A (en) Plasma etching apparatus
US3816196A (en) Passivation of photoresist materials used in selective plasma etching
US3816198A (en) Selective plasma etching of organic materials employing photolithographic techniques
JPS58170018A (ja) ドライエツチング方法
JPS6210687B2 (ja)
Falkenstein Frequency dependence of photoresist ashing with dielectric barrier discharges in oxygen
Tanaka et al. Ashing of organic compounds with spray-type plasma reactor at atmospheric pressure
JP2851765B2 (ja) プラズマ発生方法およびその装置
JPS5856339A (ja) プラズマエツチング装置
JPS63221620A (ja) プラズマ処理方法及び装置
JP2967681B2 (ja) マイクロ波プラズマ処理装置
KR100466969B1 (ko) 반도체플라스마식각챔버의공정부산물제거방법
JPH08195343A (ja) プラズマ処理装置
JPS6214937B2 (ja)
JPS6032972B2 (ja) エツチング装置
JPH02250987A (ja) 高分子フィルムのエッチング方法
JPH0456215A (ja) プラズマエッチング装置およびクリーニング方法
JPS596544A (ja) プラズマエツチング用半導体基板載置治具
JP2900546B2 (ja) 液晶配向処理装置
JPH03288423A (ja) アッシングプロセス用カソード電極
JP2906505B2 (ja) マイクロ波プラズマ処理装置
JPS62296521A (ja) プラズマ処理装置
JP2920874B2 (ja) プラズマ反応処理装置