JPS58169276A - Multiple computer system - Google Patents

Multiple computer system

Info

Publication number
JPS58169276A
JPS58169276A JP57050997A JP5099782A JPS58169276A JP S58169276 A JPS58169276 A JP S58169276A JP 57050997 A JP57050997 A JP 57050997A JP 5099782 A JP5099782 A JP 5099782A JP S58169276 A JPS58169276 A JP S58169276A
Authority
JP
Japan
Prior art keywords
station
input
computer
output device
occupied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57050997A
Other languages
Japanese (ja)
Other versions
JPS6336025B2 (en
Inventor
Masakazu Okada
政和 岡田
Hitoshi Fushimi
伏見 仁志
Seiichi Yasumoto
精一 安元
Takeshi Onuki
大貫 健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57050997A priority Critical patent/JPS58169276A/en
Publication of JPS58169276A publication Critical patent/JPS58169276A/en
Publication of JPS6336025B2 publication Critical patent/JPS6336025B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17337Direct connection machines, e.g. completely connected computers, point to point communication networks

Abstract

PURPOSE:To reset a corresponding input/output device by mutiple address transfer, by allowing each station to judge the transmitting origin of information on a loop bus and reset the input/output device. CONSTITUTION:Frames received from a loop bus 7 are stored successively in a shift register 11 and the address DA of the receiving station in inputted to comparators 14 and 15. The comparators make comparison with the addresses of registers 12 and 13 and when coincidence with one of them is obtained, the output of an OR circuit 16 is inputted to a station control part 17 to start the reception of the frames. When a command C is checked firstly to judge that it is a serial number initializing command, the station serial number table 20 in a control memory 18 is serched for an address corresponding to the address SA of the transmitting station in a frame among the received frames, thereby resetting its contents. Then, an occupying station address table is searched and when its number coincides with the AS, the corresponding input/output device is reset.

Description

【発明の詳細な説明】 本発明は、電子計算機システムに係p1特に複数台の計
X機によって共有される入出力バスによってデータ転送
を行ってなるマルチ計算機システムに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic computer system, and particularly to a multi-computer system in which data is transferred by an input/output bus shared by a plurality of X machines.

ループ状入出力バスを用いた計算機システムにおいては
、同一の信号が全入出力装置を通過する%像があるため
、同一情報を全入出力装置に一斉に転送できる。いわゆ
る同報転送である。然るに、ループバスに複数の計算機
を並列に付加し、且つ複数の入出力装置を並列に付加し
、ループバスを共有する計算機システムがある。但し、
ループバスとのリンケージはいずれ吃ステーションを通
じて行っている。この際、計算機と入出力装置との対応
は任意であり、互いに計算機の指示に従って特定の対応
関係に入る。従って、特定の計算機と特定の入出力装置
とが対応関係にある時に、即ち、その特定の入出力装置
が特定の計3N機に占有されている状態下にあった時に
、他の計算機から回報転送の指示を出すと、上記占有さ
れている入出力装置にまで同報転送の情報が転送されて
しまう。
In a computer system using a loop-shaped input/output bus, the same signal passes through all the input/output devices, so the same information can be transferred to all the input/output devices at once. This is so-called broadcast transfer. However, there is a computer system in which a plurality of computers are added to a loop bus in parallel, and a plurality of input/output devices are added in parallel to share the loop bus. however,
Linkage with the loop bus will eventually be done through the station. At this time, the correspondence between the computer and the input/output device is arbitrary, and they enter into a specific correspondence relationship with each other according to instructions from the computer. Therefore, when a specific computer and a specific input/output device are in a corresponding relationship, that is, when that specific input/output device is occupied by a specific total of 3N machines, a message is sent from another computer. When a transfer instruction is issued, the broadcast transfer information is also transferred to the occupied input/output device.

占有されている入出力装置は、上記同報転送を行1 つた計算機とは無関係であり本来同報転送の対象にはな
シえない。従って、同報転送は、前述の如き計算機シス
テムではそのまま採用できない。
The occupied input/output device is unrelated to the computer that performed the above-mentioned broadcast transfer, and cannot be used as a target for broadcast transfer. Therefore, broadcast transfer cannot be directly adopted in computer systems such as those described above.

同報転送の際の指令の内容の一例IC,計算機に占有さ
れている入出力装置すべてをリセットし、占有されてい
逢い他の入出力装置はリセットせずそのままの状態を維
持させたtまとする、特定入出力装置リセット方式があ
る。この特定入出力装置のリセットを行う際に、前述の
如く回報転送を利・用できない場合には、個別に各入出
力装置に対してリセット命令を転送する方式をとる。然
るに、リセット命令の転送を繰返さねばならぬこと、且
つ受側としてのその取込み及び判別、そしてリセット処
理という処理を各入出力装置側で必要とすること、等の
理由により全体としての処理時間が入出力装置の台数の
増加に伴い大きくなる欠点を持つ。
An example of the contents of a command for broadcast transfer. A command that resets all input/output devices occupied by ICs and computers, and maintains the status of other occupied input/output devices without resetting them. There is a specific input/output device reset method. When resetting this specific input/output device, if the circular transfer cannot be used as described above, a method is adopted in which a reset command is transferred to each input/output device individually. However, the overall processing time is reduced due to the fact that the transfer of the reset command has to be repeated, and that each input/output device needs to take in and determine the reset command, and perform reset processing on the receiving side. It has a drawback that increases as the number of input/output devices increases.

本発明の目的は、同報転送により対応する入出力装置の
リセ・ットを可能にしたマルチ計算機システムを提供す
るものである。
An object of the present invention is to provide a multi-computer system in which it is possible to reset corresponding input/output devices by broadcast transfer.

本発明の脣旨は、各ステーションに、ループノくス上の
情報の送9元を判断して、この情報を有効に処理するか
否かの判断を行う機能を拡張して、・入出力装置のリセ
ットを実行させ死点にある。
The gist of the present invention is to extend the function of determining the source of information on the loop node to each station and determining whether or not to process this information effectively. It is at dead center after performing a reset.

以下、詳述する。本発明では、少なくとも人、出力装置
側のステーションに占有計算機を表示する占有計算機テ
ーブルを設ける。リセット命令を回報転送で上流の計算
機が送出できる構成とする。
The details will be explained below. In the present invention, an occupancy computer table for displaying occupancy computers is provided at least at a station on the side of a person or an output device. The configuration is such that the upstream computer can send the reset command by circular transfer.

各入出力装置側のステーションは、同報転送を検出し、
上流の計算機が自分自身の入出力装置を占有した計算機
であるか否かのチェックを上記テーブルをサーチすると
とKよって行う。自己を占有した計算機からのりセット
命令であれば、テーブルの内容をリセットし、且つ該ス
テーションにリンケー゛ジする入出力装置のリセットを
行う。自己を占有した計算機からの勺セット命令でなけ
れば、そのttパスし、す゛セット動作は行わない。
The station on each input/output device side detects the broadcast transfer and
When the above table is searched, a check is made as to whether the upstream computer is a computer that has occupied its own input/output device. If it is a reset command from a self-occupied computer, the contents of the table are reset, and the input/output device linked to the station is reset. Unless it is a set command from a self-occupied computer, the tt passes and the set operation is not performed.

更に、本発明では、誤り制御方式との効率的な組合せに
対しても適用される。以下詳述する。
Furthermore, the present invention is also applied to efficient combinations with error control methods. The details will be explained below.

ループバス上の情報は一般に、ループバス上で決められ
たフレーム形式で転送され、しかも、情報の信頼性を高
くするために、娯シ制御方式を使用している。例えば、
フレームを受信したステ−ジョンは、フレームの誤りチ
ェックを行つ喪俵、正しければ送信元に対し、自局の状
態を反映した応答情報を返し、誤っていれば、受信した
フレームを無効扱いとする処理を行っている。一方、送
信ステーションは、一定時間内に応答が来ないことを検
知して、同一フレームの再送を行い、これを一定回数〈
シ返す方式を用いている。ここで、再送フレームの2度
受信を防止する目的で、各フレームには、−頁番号が付
けられている。これはループバス上のステーションの中
の任意の2台の間で、個別に管理されるものである。し
たがって、あるステーションが立上った時(例えば電源
投入)には、ループバス内の全ステージシン(ま九は該
ステーションと情報の転送を行なう可能性を吃ったステ
ーション)は、該ステーションとの間のフレーム−頁番
号を初期化する必要がある。本発明の対象は、計算機シ
ステムであることから、情報1・1 の転送はある計算機とある入出力装置の間でしか行なわ
れないことに着眼し、計算機を接続するステーションは
、入出力装置を接続するステーション台数分のフレーム
−頁番号管理テーブルを持ち、入出力装置を接続するス
テーションは、計算機を接続するステーション台数分の
フレーム−頁番号管理テーブルを持てばよい。しかも、
転送開始の発生元は、必ず計算機側であるため、これら
−頁番号の初期化は計算機からの指令による。
Information on the loop bus is generally transferred on the loop bus in a predetermined frame format, and an entertainment control scheme is used to increase the reliability of the information. for example,
The station that receives the frame checks the frame for errors, and if it is correct, it returns response information that reflects its own status to the source, and if it is incorrect, it treats the received frame as invalid. Processing is being carried out. On the other hand, the transmitting station detects that no response is received within a certain period of time, and retransmits the same frame a certain number of times.
A return method is used. Here, in order to prevent the retransmission frame from being received twice, each frame is given a - page number. This is managed individually between any two stations on the loop bus. Therefore, when a station starts up (e.g., powers up), all stages in the loop bus (the stations that have the possibility to transfer information with that station) communicate with that station. It is necessary to initialize the frame-page number between. Since the object of the present invention is a computer system, we focused on the fact that information 1.1 is transferred only between a certain computer and a certain input/output device. It is sufficient that the stations to which input/output devices are connected have as many frame-page number management tables as the number of connected stations, and the stations to which input/output devices are connected have as many frame-page number management tables as the number of stations to which computers are connected. Moreover,
Since the source of the transfer start is always the computer side, these page numbers are initialized by instructions from the computer.

本発明は、7レ一ムー貫番号の初期化を、回報転送で行
ない、入出力装置を接続する全ステーションは一斉に本
フレームを受信し、フレームの送信元に対応したフレー
ム−頁番号管理テーブルを初期化する。かかる初期化の
後で、入出力装置を接続するステーションが占有されて
いる計算機を接続するステーションを前述した占有計算
機テーブルに記憶しておき、上記フレームの送信元がこ
九に一致した場合には、入出力装置のリセットも実行す
る機能を持たせたものである。
In the present invention, initialization of the 7-frame serial number is performed by circular transfer, all stations connected to input/output devices receive this frame at the same time, and a frame-page number management table corresponding to the frame transmission source is created. Initialize. After such initialization, the station connecting the computer to which the station connecting the input/output device is occupied is stored in the previously mentioned occupied computer table, and if the source of the frame matches these nine, then , it also has the function of resetting input/output devices.

以下、本発明の実施例を図面を用いて説明する。Embodiments of the present invention will be described below with reference to the drawings.

第1図は、本発明を適用するシステム構成図である。C
PI71.2,3.およびl104.5.6はステーシ
ョン8を介してループバス7に接続される。該ステーシ
ョン8Fi、ループバス7へ情報を送出したシ、受信し
た情報を該ステーション8に接続されたCPUあるいは
l10K対して送出する機能を持つ。一方、ループバス
7上での情報交換は、一般にFiフレームと呼ばれる一
連の情報として送られる。第2図はフレームの一例を示
したもので、例えばハイレベルデータ伝送制御(HDL
C)に準拠した−のである。8Aはフレームの送信元ス
テーションアドレス、Cはコマンド、DAは受信ステー
ションアドレスを示シ、サラに、GφはI10制御管理
情報、DCはフレーム長さく例えばバイト数)、Fe2
はフレームの娯りチェック用コード、Fはフレームの開
始および終了を示す同期コードである。
FIG. 1 is a system configuration diagram to which the present invention is applied. C
PI71.2,3. and l104.5.6 are connected to loop bus 7 via station 8. The station 8Fi has a function of transmitting information to the loop bus 7 and transmitting received information to the CPU or l10K connected to the station 8. On the other hand, information exchange on the loop bus 7 is generally sent as a series of information called an Fi frame. Figure 2 shows an example of a frame, such as high-level data transmission control (HDL).
It is based on C). 8A is the source station address of the frame, C is the command, DA is the receiving station address, Gφ is the I10 control management information, DC is the frame length (for example, number of bytes), Fe2
is a frame entertainment check code, and F is a synchronization code indicating the start and end of the frame.

第3図に本発明の一実施例である入出力装置を接続する
ステーション8の構成図を示す。第4図にステージ9ン
制御部17の処理フロー、第5図。
FIG. 3 shows a configuration diagram of a station 8 to which input/output devices are connected, which is an embodiment of the present invention. FIG. 4 shows the processing flow of the stage 9 control unit 17, and FIG.

第6図にテーブル20.19の内容を示す。ステーショ
ン8は、ループバス7上の信号を受信する受信器9.ル
ープバス7へ送出する送信器10゜ルーフハスからのシ
リアル情報を格納するシフトレジスタ11.自ステーシ
ヨンアドレスレジスタ12、共通(グローバル)アドレ
スレジスタ13゜アドレスの一致を検出する比較器14
,15.比較器の出力の論壇和をとるOR回路16.自
ステーションに対するフレームの受信制御、入出力装置
とのデータの受は渡しなどを制御するステーション制御
部17、シよび前述の占有計算機テーブルに相当する占
有ステーションアドレステーブル19、計算機を接続す
るステーションに対応して持つ、フレーム−頁番号管理
テーブル2oを有する制御メモリ18から構成される。
FIG. 6 shows the contents of table 20.19. Station 8 includes a receiver 9 . for receiving signals on loop bus 7 . A transmitter 10 for sending out to the loop bus 7; a shift register 11 for storing serial information from the roof hash; Self-station address register 12, common (global) address register 13゜Comparator 14 for detecting address coincidence
,15. OR circuit 16 which takes the sum of the comparator outputs. A station control unit 17 that controls the reception of frames to its own station and the reception and transfer of data to and from input/output devices; an occupied station address table 19 corresponding to the aforementioned occupied computer table; and an occupied station address table 19 that corresponds to stations to which computers are connected. The control memory 18 has a frame-page number management table 2o.

ループバス7から受信器9を経由して受信したフレーム
は、順次シフトレジスタ11に格納され、まず、フレー
ム先頭ODAが比V器14および15に入力される。該
比較器で、レジスタ12の自ステーシヨンアドレスまた
はレジスタ13のグローバルアドレスと比較され、いず
れかに−紋しり場合に、OR回路16の出方がステーシ
ョン制御部174C入力され、フレームFLの受信動作
を開始する。該ステーション制御部17はマイクロプロ
セッサより成るものとする。この時のフレームFLの受
信動作のフローチャートを第4図に示す。
Frames received from the loop bus 7 via the receiver 9 are sequentially stored in the shift register 11, and first, the frame leading ODA is input to the ratio converters 14 and 15. The comparator compares the own station address in the register 12 or the global address in the register 13, and if either one is negative, the output of the OR circuit 16 is input to the station control unit 174C, and the frame FL reception operation is executed. Start. It is assumed that the station control section 17 is composed of a microprocessor. A flowchart of the frame FL receiving operation at this time is shown in FIG.

先ず、フレーム受信を行い、コマンドCの中にフレーム
−頁番号初期化指令があるか否かをチェックする。通常
の入出力装置とのデータ転送を実行する場合は、上記初
期化指令ではないと判定され、各種フレームの合理性チ
ェックが行われる。
First, a frame is received and a check is made to see if there is a frame-page number initialization command in the command C. When performing data transfer with a normal input/output device, it is determined that the command is not the above-mentioned initialization command, and the rationality of various frames is checked.

この際、固有のステージ目ンアドレスがDAとして指定
される。上記合理性チェックは、コマンドC内にあるフ
レーム−頁番号と制御メモリ18内にめるフレーム−頁
番号管理テーブル20のSAに対応する内容との比較、
あるいは占有ステーションアドレステーブル19と8A
との比fなどのチェックを意味する。ここで、フレーム
−頁番号管理テーブル20は第5図に示され、アドレス
1゜2、・・・・・・は計算機@< c p、rjm)
ステーションのステーション番号を示し、その中味5R
−iは、フレーム−頁番号を示す。このフレーム−貞1
i号SR=は、送信ステーションと受信ステーションと
が1対1で持つ番号であり、送信ステーションでは、フ
レーム内に付加し、正常終了して+1する。受信ステー
ションでは受信し走時に一致チェックし、正常受信終了
していれば+1する。第5図では、各計算機側の送信ス
テーション毎に独自に一貫番号が与えられ更新されるこ
とを示している6第5図のアドレスとしてのステーショ
ン番号は、送信ステーション番号8Aによって与えられ
、該送信ステーション番号8Aを受信した受信ステーシ
ョンはテーブル20をサーチし、該当アドレス(SA対
応)の中味を続出し、送られてきたフレーム−頁番号と
一致するか否かをチェックし、一致した時に正常受信と
判定し、+1する。
At this time, a unique stage address is designated as DA. The above rationality check involves comparing the frame-page number in command C with the content corresponding to SA in the frame-page number management table 20 stored in the control memory 18,
Or occupied station address table 19 and 8A
This means checking the ratio f, etc. Here, the frame-page number management table 20 is shown in FIG. 5, and addresses 1゜2, .
Indicates the station number of the station and its contents 5R
-i indicates the frame-page number. This frame-Tei 1
The i number SR= is a number held on a one-to-one basis by the transmitting station and the receiving station, and the transmitting station adds it to the frame and increments it by 1 upon normal completion. The receiving station checks the match during reception and increments +1 if the reception is completed normally. In FIG. 5, it is shown that a unique consistent number is given and updated for each transmitting station on each computer side.6 The station number as an address in FIG. 5 is given by the transmitting station number 8A, and The receiving station that received the station number 8A searches the table 20, prints out the contents of the corresponding address (SA compatible), checks whether it matches the sent frame-page number, and if it matches, the reception is normal. It is determined that it is, and it is +1.

これによって−頁番号に対する合理性チェックが終了す
る。
This ends the rationality check on the page number.

合理性チェックの結果、すべて正常であれば、該ステー
ションの対応する入出力装置とのデータ転送を行う。
If everything is normal as a result of the rationality check, data transfer with the corresponding input/output device of the station is performed.

以上は、通常の入出力装置とのデータ転送を実行する場
合であシ、次に1初期化フレームの転送及びその処理を
説明する。
The above is a case of executing data transfer with a normal input/output device. Next, the transfer of one initialization frame and its processing will be explained.

ある計算機が立上つ走時、皺計算機に関連する入出力装
置をリセット(初期化)する際には、フレーム−頁番号
管理テーブルの該当内容をもリセットするもめとし、そ
の際のフレームを、フレーム−頁番号初期化フレームと
する。該フレームの中のDAに、グローバルアドレスを
セットして送出する。全ステーションはこのフレームを
前述と同様の手順で受信する。該受信後のステーション
制御部17は、第4図の70−チャートに従った処理を
行う。
When a certain computer starts up and runs and resets (initializes) the input/output devices related to the Wrinkle computer, the corresponding contents of the frame-page number management table are also reset, and the frame at that time is Frame - Page number initialization frame. A global address is set in the DA in the frame and sent. All stations receive this frame using the same procedure as described above. After receiving the signal, the station control unit 17 performs processing according to chart 70 in FIG.

先ず、コマンドCをみてフレーム−頁番号初期化指令で
あるか否かをチェックする。今の事例では初期化指令で
あることが判定される。次いで、7レ一ムー貰番号管理
テーブル20をサーチし、受信フレームの中のSA対応
のアドレスをサーチし、その内容をリセット(初期化)
する。従って一貫番号として何らかの一貫番号がセット
されていれば′″0”にリセットされる 次に、占有ステーションアドレステーブル19をサーチ
し、占有している計算機の番号(ステージ1ン番号で云
えば、送信ステーションtlitsA)と受信フレーム
中の8Aとが一致するが否かをチェックする。一致して
いれば、その受信ステーションの対応する入出力装置は
、初期化フレームを送った計算機が占有していたことが
わかる。尚、第6図でテーブル19は1個のレジスタで
形成でき、コードC11ltリザーブ(占有)R8Vか
フリー FREEかのいずれかを示し、8Alは占有ス
テーション番号を示している。8AとSAIとの一致ニ
ヨシ、R8VHF’REEK、SAs#:t”0″にリ
セット(初期化)される。この初期化の後に、該ステー
ションは、対応する(リンケージする)入出力装置のリ
セットを行う。一致しないステーションは、占有ステー
ションアドレステーブル19の内容はリセットされず、
且つリンケージする入出力装置もリセットされないで現
状をそのまま維持する。
First, command C is checked to see if it is a frame-page number initialization command. In the present example, it is determined that it is an initialization command. Next, search the 7-frame receipt number management table 20, search for the SA-compatible address in the received frame, and reset (initialize) the contents.
do. Therefore, if any consistent number is set as the consistent number, it will be reset to ``0''.Next, the occupied station address table 19 is searched and the number of the occupied computer (in terms of stage 1 number, the sending It is checked whether station tlitsA) and 8A in the received frame match. If they match, it can be seen that the corresponding input/output device of the receiving station is occupied by the computer that sent the initialization frame. In FIG. 6, the table 19 can be formed by one register, and the code C11lt indicates either Reserve (occupied) R8V or Free (FREE), and 8Al indicates the occupied station number. When 8A and SAI match, R8VHF'REEK, SAs#: is reset (initialized) to t"0". After this initialization, the station performs a reset of the corresponding (linkage) input/output device. For stations that do not match, the contents of the occupied station address table 19 are not reset.
In addition, the input/output devices to be linked are not reset and the current state is maintained as is.

本実施例によれば、同報転送を用いたフレーム−頁番号
の初期化を行なう場合に、同時に、占有ステーションア
ドレステーブルとの比較を行なって、入出力装置のリセ
ットも行なえるため、マルチ計算機システムにおいて、
個別の計算機の立上げ処理のオーバーヘッドを大巾に短
縮することができる。一方、本フレームは、計算機側か
ら数回くり返して送ることも可能であるが、この場合、
リセットを実行したステーションは、次に同一フレーム
を受信しても、占有ステーションアドレステーブルが初
期化されているため、再度リセット処理を行なう必要が
なく、ステーション制御部の処理負荷(マイクロプログ
ラム処理負荷)を極小とすることができる。
According to this embodiment, when initializing the frame-page number using broadcast transfer, it is possible to simultaneously perform a comparison with the occupied station address table and reset the input/output device. In the system,
The overhead of startup processing for individual computers can be greatly reduced. On the other hand, this frame can be sent several times from the computer side, but in this case,
Even if the station that executed the reset receives the same frame next time, the occupied station address table has been initialized, so there is no need to perform the reset process again, and the processing load on the station control unit (microprogram processing load) is reduced. can be made minimal.

!E7図H、マイクロプロセッサの代DK、 ノー−ド
ウエアによシ構成したステーション制御部17の構成を
示す。このステーション制御部17は、バッファレジス
タ30.デコーダ31.テーブル20の書込み続出し回
路32.テーブル19の書込み続出し回路332合理性
チェック回路34より成る。この他に入出力装置と計算
機との間のデータ転送用のハードウェアを持つが直接的
に関係ない丸め、省略している。
! FIG. E7H shows the configuration of the station control section 17, which is constructed using DK and nodeware instead of a microprocessor. This station control section 17 includes buffer registers 30. Decoder 31. Continuous writing circuit 32 for table 20. It consists of a write successive circuit 332 and a rationality check circuit 34 for the table 19. In addition, there is hardware for data transfer between the input/output device and the computer, but rounding, which is not directly related, is omitted.

バッファ30はフレームPLを一時的に記憶する。デコ
ーダ31はフレームPLの取込み及び0R1il路16
の出力16人の取込み、フレームPLの所定のデコード
(これはSAの一致か否かの比較も含む)及び各種の必
要なタイミングを作る。書込み銃出し回路32はデコー
ダ31の初期化指令の解読時にはテーブル20の該当8
Aの一貫番号の初期化を行う。その他の時には必要な書
込み読出し指示をテーブル20に対して行い、−頁番号
の更新等の処理を行う。読出し書込み回路33は、テー
ブル20の初期化終了後テーブル1908人と一致した
場合に該テーブルをリセットする。爽に、該続出し書込
み回路33は、初期化指令でない時には占有ステーショ
ンのセラ)tテーブル19に対して行う。更に、デコー
ダ31は、以上の一連の初期化動作終了後、リンケージ
する入出力装置(Ilo)ヘリセット指令を発し、リセ
ットする。合理性チェック回路34は初期化指令でない
時にバッフ73Gのフレームデータを逐次座込み、必要
な台場性チェックを行う。合理性チェックの一部は、読
出し書込み回路32゜33によってもなされる。これは
8Aの一致の確認等の81に関するチェックである。チ
ェックの結果、合理性があれば入出力装置とのデータ転
送を行う。
Buffer 30 temporarily stores frame PL. The decoder 31 takes in the frame PL and the 0R1il path 16
16 outputs, predetermined decoding of the frame PL (this also includes comparison of whether or not SA matches), and various necessary timings. When decoding the initialization command of the decoder 31, the write gun output circuit 32 reads the corresponding 8 of the table 20.
Initialize A's consistent number. At other times, necessary write/read instructions are given to the table 20, and processes such as page number updates are performed. The read/write circuit 33 resets the table 20 when the number of people in the table 1908 matches after the initialization of the table 20 is completed. Refreshingly, the successive write circuit 33 performs this on the cella table 19 of the occupied station when the command is not an initialization command. Furthermore, after the above series of initialization operations are completed, the decoder 31 issues a heliset command to the input/output device (Ilo) to be linked, and resets it. The rationality check circuit 34 sequentially loads the frame data in the buffer 73G when there is no initialization command, and performs a necessary compatibility check. Part of the rationality checking is also done by the read/write circuits 32-33. This is a check regarding 81, such as confirmation of a match of 8A. As a result of the check, if it is reasonable, data is transferred to and from the input/output device.

以上の各実施例は、フレーム−頁番号初期化指令に基づ
くものであつ九が、この初期化指令の他に、占有ステー
ジ冒ン初期化指令によってテーブル19の初期化を達成
できる。テーブル20の初期化は他の指令によってもよ
く、或いはテーブル20會持たないシステムにあっても
占有ステーション初期化指令による初期化は好適である
。また、ループバスの代シにオープンバスにも本実施例
は適用できる。
Each of the above embodiments is based on a frame-page number initialization command, but in addition to this initialization command, the table 19 can be initialized by an occupied stage initialization command. The table 20 may be initialized by other commands, or even in a system that does not have a table 20, initialization by an occupied station initialization command is preferable. Furthermore, this embodiment can be applied to an open bus instead of a loop bus.

本発#4によれば、計算機に占有された入出力装置の初
期化(リセット)を同報転送により可能にした。
According to the present invention #4, it is possible to initialize (reset) input/output devices occupied by a computer by broadcast transfer.

【図面の簡単な説明】[Brief explanation of drawings]

fIs1図は本発明の計算機システムを示す図、第2図
はフレーム構成図、第3図は本発明のステーションの実
施例図、第4図はそのステーション制御部のフローチャ
ート、第5図、第6図はテーブルの構成図、嬉7図はス
テーション制御部の他の実施例図である。 1.2.3・・・CPU、4,5.6・・・入出力装置
、8・・・ステーション、17・・・ステーション制御
部、18・・・制御メモリ。 代理人 弁理士 秋本正実
Fig. fIs1 is a diagram showing the computer system of the present invention, Fig. 2 is a frame configuration diagram, Fig. 3 is a diagram of an embodiment of the station of the present invention, Fig. 4 is a flowchart of the station control section, Figs. The figure is a block diagram of the table, and Figure 7 is a diagram of another embodiment of the station control section. 1.2.3...CPU, 4,5.6...I/O device, 8...Station, 17...Station control unit, 18...Control memory. Agent Patent Attorney Masami Akimoto

Claims (1)

【特許請求の範囲】 1、共通バスと、複数の計算機と、複数の入出力装置と
、上記複数の計算機及び複数の入出力装置と上記共通バ
スとをリンケージする各計算機及び各入出力装置対応の
ステーションとを備え、入出力装置対応のステーション
には、該入出力装置を占有中の計算機番号(又は計算機
対応のステーション番号)を記憶する占有状態メモリを
持ち、計算機からの初期化指令が上記共通パスを介して
回報転送で送られてtiた時に各入出力装置対応のステ
ーションは、該同@転送を解読し、該同報転送送出元の
計算機が自己の占有状態メモリに占有中として表示され
ているか否かをチェックし、占有中である時には骸占有
中の占有状態メモリの表示をリセットし、且つ該ステー
ジ1ン対応の入出力装filを初期化させてなる構成と
するマルチ計算機システム。 2 共通バスと、複数の計算機と、複数の入出力装置と
、上記複数の計算機及び複数の入出力装置と上記共通バ
スとをリンケージする各計算機及び各入出力装置対応の
ステーションとを備え、入出力装置対応のステーション
には、計算機対応のステーションに対応し九フレームー
買番号テーブルメモリと、該入出力装置を占有中の計算
機番号(又は計算機対応のステーション番号)を記憶す
る占有状態メモリとを持ち、計算機からのフレーム−頁
番号初期化指令が上記共通バスを介して同報転送で送ら
れてき死時に各入出力装置対応のステーションは、該回
報転送を解読し、該同報転送送出元の計算機が自己のフ
レーム−頁番号テーブルに登録されている時に該送出元
の計算機対応のフレーム−頁番号を初期化し、且つ該送
出元の計算機が自己の占有状態メモリに占有中として表
示されて、いるか否かをチェックし、占有中である時に
は該占有中の占有状態メモリの表示をリセットし、且つ
該ステーション対応の入出力装置を初期化させてなる構
成とするマルチ計算機システム。 & 上記共通バスはループパスとしてなる特許請求の範
囲1g2項記載のマルチ計算機システム。 4.上記入出力装置対応のステーションは、回報転送の
解読の他に、自己のステーション単独宛の転送の解読機
能を持ち、該自己のステーション単独宛のフレーム−頁
番号初期化指令転送の解読時には、該転送の送出元の計
算機が自己のフレーム−頁番号テーブルに登録されてい
る時に該送出元の計算機対応のフレーム−頁番号を初期
化し、且つ該送出元の計算機が自己の占有状態メモリに
占有中として表示されているか否かをチェックし、占有
中である時には該占有中の占有状態メモリの表示をリセ
ットし、且つ骸ステーション対応の入出力装置を初期化
させてなる構成とする特許請求の範囲第2JJI又は第
3項記載のマルチ計算機システム
[Claims] 1. A common bus, a plurality of computers, a plurality of input/output devices, and correspondence to each computer and each input/output device that link the plurality of computers, the plurality of input/output devices, and the common bus. The station corresponding to the input/output device has an occupation state memory that stores the computer number (or the station number corresponding to the computer) occupying the input/output device, and the initialization command from the computer is When a broadcast transfer is sent via a common path, the station corresponding to each input/output device decodes the same @ transfer, and the computer that sent the broadcast transfer displays it as being occupied in its own occupancy state memory. A multi-computer system configured to check whether the memory is occupied, reset the display of the occupied state memory when it is occupied, and initialize the input/output device corresponding to the stage 1. . 2 A common bus, a plurality of computers, a plurality of input/output devices, and a station corresponding to each computer and each input/output device that link the plurality of computers and the plurality of input/output devices with the common bus, and The station corresponding to the output device has a nine-frame purchase number table memory corresponding to the station corresponding to the computer, and an occupation state memory for storing the computer number (or station number corresponding to the computer) occupying the input/output device. , a frame-page number initialization command from the computer is sent by broadcast transfer via the above-mentioned common bus, and at the time of death, the station corresponding to each input/output device decodes the broadcast transfer and identifies the sender of the broadcast transfer. When the computer is registered in its own frame-page number table, the frame-page number corresponding to the sender computer is initialized, and the sender computer is displayed as occupied in its own occupancy state memory, A multi-computer system configured to check whether a station is occupied, reset the display of the occupied state memory when the station is occupied, and initialize the input/output device corresponding to the station. & The multi-computer system according to claim 1g2, wherein the common bus is a loop path. 4. In addition to decoding circular transfers, the station compatible with the input/output device has the function of decoding transfers addressed to its own station alone, and when decoding frame-page number initialization command transfers addressed only to its own station, When the computer that sends out the transfer is registered in its own frame-page number table, the frame-page number corresponding to the computer that sends the transfer is initialized, and the computer that sends the transfer is occupied in its own occupied state memory. The scope of claims is such that the system checks whether the Mukuro Station is displayed as ``Mukuro Station'', and when it is occupied, resets the display of the occupied state memory, and initializes the input/output device corresponding to the Mukuro station. Multi-computer system described in Section 2 JJI or Section 3
JP57050997A 1982-03-31 1982-03-31 Multiple computer system Granted JPS58169276A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57050997A JPS58169276A (en) 1982-03-31 1982-03-31 Multiple computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57050997A JPS58169276A (en) 1982-03-31 1982-03-31 Multiple computer system

Publications (2)

Publication Number Publication Date
JPS58169276A true JPS58169276A (en) 1983-10-05
JPS6336025B2 JPS6336025B2 (en) 1988-07-18

Family

ID=12874420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57050997A Granted JPS58169276A (en) 1982-03-31 1982-03-31 Multiple computer system

Country Status (1)

Country Link
JP (1) JPS58169276A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01273157A (en) * 1988-04-25 1989-11-01 Fujitsu Ltd Adaptor control system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5622122A (en) * 1979-07-31 1981-03-02 Nec Corp Data processing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5622122A (en) * 1979-07-31 1981-03-02 Nec Corp Data processing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01273157A (en) * 1988-04-25 1989-11-01 Fujitsu Ltd Adaptor control system

Also Published As

Publication number Publication date
JPS6336025B2 (en) 1988-07-18

Similar Documents

Publication Publication Date Title
US5093780A (en) Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data
JPS5810236A (en) Interface circuit
EP0194462A2 (en) System bus means for inter-processor communication
US7143206B2 (en) Method for controlling data transfer unit having channel control unit, storage device control unit, and DMA processor
US20070226729A1 (en) Processing system, projector, program, and information storage medium
JPS58169276A (en) Multiple computer system
JPS623361A (en) Status report system
JP3029326B2 (en) Data transmission device
JP2003309564A (en) Microcomputer system and transceiver used therefor
US5909558A (en) Low power serial arbitration system
JP2000181736A (en) Fail safe collation device
JP2973227B2 (en) Exclusive control instruction execution method
JPH01158554A (en) Data processing system providing dma device
JPH05225118A (en) Register circuit
JP5076348B2 (en) Shared memory access method
JPH04178869A (en) Interruption control device for multiprocessor system and its interruption communication method
JPH02307151A (en) Processor system
JPS59123913A (en) Dma access system
JPH09190390A (en) Cyclic transmission system
JPH01158545A (en) Control system for memory
JPS61269545A (en) Computer system
JPS58169275A (en) Computer system with maintenance backup processor
JPH0926943A (en) Data communication method and equipment therefor
JPS59136862A (en) Interruption controller for multi-computer system
JPS63257856A (en) Serial communication system