JPS6336025B2 - - Google Patents

Info

Publication number
JPS6336025B2
JPS6336025B2 JP57050997A JP5099782A JPS6336025B2 JP S6336025 B2 JPS6336025 B2 JP S6336025B2 JP 57050997 A JP57050997 A JP 57050997A JP 5099782 A JP5099782 A JP 5099782A JP S6336025 B2 JPS6336025 B2 JP S6336025B2
Authority
JP
Japan
Prior art keywords
station
computer
input
frame
occupied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57050997A
Other languages
Japanese (ja)
Other versions
JPS58169276A (en
Inventor
Masakazu Okada
Hitoshi Fushimi
Seiichi Yasumoto
Takeshi Oonuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57050997A priority Critical patent/JPS58169276A/en
Publication of JPS58169276A publication Critical patent/JPS58169276A/en
Publication of JPS6336025B2 publication Critical patent/JPS6336025B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17337Direct connection machines, e.g. completely connected computers, point to point communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 本発明は、電子計算機システムに係り、特に複
数台の計算機によつて共有される入出力バスによ
つてデータ転送を行つてなるマルチ計算機システ
ムに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic computer system, and particularly to a multi-computer system in which data is transferred via an input/output bus shared by a plurality of computers.

ループ状入出力バスを用いた計算機システムに
おいては、同一の信号が全入出力装置を通過する
特徴があるため、同一情報を全入出力装置に一斉
に転送できる。いわゆる同報転送である。然る
に、ループバスに複数の計算機を並列に付加し、
且つ複数の入出力装置を並列に付加し、ループバ
スを共有する計算機システムがある。但し、ルー
プバスとのリンケージはいずれもステーシヨンを
通じて行つている。この際、計算機と入出力装置
との対応は任意であり、互いに計算機の指示に従
つて特定の対応関係に入る。従つて、特定の計算
機と特定の入出力装置とが対応関係にある時に、
即ち、その特定の入出力装置が特定の計算機に占
有されている状態下にあつた時に、他の計算機か
ら同報転送の指示を出すと、上記占有されている
入出力装置にまで同報転送の情報が転送されてし
まう。占有されている入出力装置は、上記同報転
送を行つた計算機とは無関係であり本来同報転送
の対象にはなりえない。従つて、同報転送は、前
述の如き計算機システムではそのまま採用できな
い。同報転送の際の指令の内容の一例に、計算機
に占有されている入出力装置すべてをリセツト
し、占有されていない他の入出力装置はリセツト
せずそのままの状態を維持させたままとする、特
定入出力装置リセツト方式がある。この特定入出
力装置のリセツトを行う際に、前述の如く同報転
送を利用できない場合には、個別に各入出力装置
に対してリセツト命令を転送する方式をとる。然
るに、リセツト命令の転送を繰返さねばならぬこ
と、且つ受側としてその取込み及び判別、そして
リセツト処理という処理を各入出力装置側で必要
とすること、等の理由により全体としての処理時
間が入出力装置の台数の増加に伴い大きくなる欠
点を持つ。
In a computer system using a loop-shaped input/output bus, the same signal passes through all the input/output devices, so the same information can be transferred to all the input/output devices at the same time. This is so-called broadcast transfer. However, by adding multiple computers to the loop bus in parallel,
There is also a computer system in which a plurality of input/output devices are added in parallel and a loop bus is shared. However, all linkages with the loop bus are done through the station. At this time, the correspondence between the computer and the input/output device is arbitrary, and they enter into a specific correspondence relationship with each other according to instructions from the computer. Therefore, when there is a correspondence between a specific computer and a specific input/output device,
In other words, when a specific input/output device is occupied by a specific computer, if another computer issues a broadcast transfer instruction, the broadcast transfer will be performed even to the occupied input/output device. information will be transferred. The occupied input/output device is unrelated to the computer that performed the above-mentioned broadcast transfer, and cannot originally be the target of the broadcast transfer. Therefore, broadcast transfer cannot be directly adopted in computer systems such as those described above. An example of the contents of a command during broadcast transfer is to reset all input/output devices occupied by a computer, and leave other input/output devices that are not occupied in the same state without resetting them. There is a specific input/output device reset method. When resetting a specific input/output device, if broadcast transfer cannot be used as described above, a method is adopted in which a reset command is transferred to each input/output device individually. However, the overall processing time increases due to the fact that the reset command has to be transferred repeatedly, and that each input/output device needs to take it in, determine it, and perform reset processing on the receiving side. It has a drawback that increases as the number of output devices increases.

本発明の目的は、同報転送により対応する入出
力装置のリセツトを可能にしたマルチ計算機シス
テムを提供するものである。
An object of the present invention is to provide a multi-computer system in which it is possible to reset corresponding input/output devices by broadcast transfer.

本発明の要旨は、各ステーシヨンに、ループバ
ス上の情報の送り元を判断して、この情報を有効
に処理するか否かの判断を行う機能を拡張して、
入出力装置のリセツトを実行させた点にある。
The gist of the present invention is to extend the function of determining the source of information on the loop bus to each station and determining whether or not to process this information effectively.
The point is that the input/output device was reset.

以下、詳述する。本発明では、少なくとも入出
力装置側のステーシヨンに占有計算機を表示する
占有計算機テーブルを設ける。リセツト命令を同
報転送で上流の計算機が送出できる構成とする。
各入出力装置側のステーシヨンは、同報転送を検
出し、上流の計算機が自分自身に入出力装置を占
有した計算機であるか否かのチエツクを上記テー
ブルをサーチすることによつて行う。自己を占有
した計算機からのリセツト命令であれば、テーブ
ルの内容をリセツトし、且つ該ステーシヨンにリ
ンケージする入出力装置のリセツトを行う。自己
を占有した計算機からのリセツト命令でなけれ
ば、そのままパスし、リセツト動作は行わない。
The details will be explained below. In the present invention, at least the station on the input/output device side is provided with an occupied computer table that displays occupied computers. The configuration is such that the upstream computer can send the reset command by broadcast transfer.
The station on each input/output device side detects the broadcast transfer and checks whether the upstream computer is the computer that has occupied the input/output device itself by searching the above table. If the reset command is from a self-occupied computer, the contents of the table are reset, and the input/output devices linked to the station are reset. Unless the reset command is from a computer that has occupied itself, it passes as is and no reset operation is performed.

更に、本発明では、誤り制御方式との効率的な
組合せに対しても適用される。以下詳述する。
Furthermore, the present invention is also applied to efficient combinations with error control methods. The details will be explained below.

ループバス上の情報は一般に、ループバス上で
決められたフレーム形式で転送され、しかも、情
報の信頼性を高くするために、誤り制御方式を使
用している。例えば、フレームを受信したステー
シヨンは、フレームの誤りチエツクを行つた後、
正しければ送信元に対し、自局の状態を反映した
応答情報を返し、誤つていれば、受信したフレー
ムを無効扱いとする処理を行つている。一方、送
信ステーシヨンは、一定時間内に応答が来ないこ
とを検知して、同一フレームの再送を行い、これ
を一定回数くり返す方式を用いている。ここで、
再送フレームの2度受信を防止する目的で、各フ
レームには、一貫番号が付けられている。これは
ループバス上のステーシヨンの中の任意の2台の
間で、個別に管理されるものである。したがつ
て、あるステーシヨンが立上つた時(例えば電源
投入)には、ループバス内の全ステーシヨン(ま
たは該ステーシヨンと情報の転送を行なう可能性
をもつたステーシヨン)は、該ステーシヨンとの
間のフレーム一貫番号を初期化する必要がある。
本発明の対象は、計算機システムであることか
ら、情報の転送はある計算機とある入出力装置の
間でしか行なわれないことに着眼し、計算機を接
続するステーシヨンは、入出力装置を接続するス
テーシヨン台数分のフレーム一貫番号管理テーブ
ルを持ち、入出力装置を接続するステーシヨン
は、計算機を接続するステーシヨン台数分のフレ
ーム一貫番号管理テーブルを持てばよい。しか
も、転送開始の発生元は、必ず計算機側であるた
め、これら一貫番号の初期化は計算機からの指令
による。
Information on the loop bus is generally transferred on the loop bus in a fixed frame format, and error control schemes are used to increase the reliability of the information. For example, a station that receives a frame checks the frame for errors, and then
If it is correct, response information reflecting the state of the own station is returned to the sender; if it is incorrect, the received frame is treated as invalid. On the other hand, the transmitting station uses a method in which it detects that no response has arrived within a certain period of time, retransmits the same frame, and repeats this a certain number of times. here,
In order to prevent a retransmitted frame from being received twice, each frame is assigned a consistent number. This is managed individually between any two stations on the loop bus. Therefore, when a station starts up (for example, turns on the power), all stations in the loop bus (or stations that have the possibility to transfer information with that station) connect to and from that station. It is necessary to initialize the frame consistency number.
Since the object of the present invention is a computer system, we focused on the fact that information is transferred only between a certain computer and a certain input/output device. Stations that have as many frame consistency number management tables as the number of stations to which input/output devices are connected need only have as many frame consistency number management tables as the number of stations to which computers are connected. Furthermore, since the source of the transfer start is always the computer side, the initialization of these consistency numbers is based on instructions from the computer.

本発明は、フレーム一貫番号の初期化を、同報
転送で行ない、入出力装置を接続する全ステーシ
ヨンは一斉に本フレームを受信し、フレームの送
信元に対応したフレーム一貫番号管理テーブルを
初期化する。かかる初期化の後で、入出力装置を
接続するステーシヨンが占有されている計算機を
接続するステーシヨンを前述した占有計算機テー
ブルに記憶しておき、上記フレームの送信元がこ
れに一致した場合には、入出力装置のリセツトも
実行する機能を持たせたものである。
In the present invention, the frame consistency number is initialized by broadcast transfer, and all stations connected to input/output devices receive this frame at the same time, and initialize the frame consistency number management table corresponding to the frame transmission source. do. After such initialization, the station to which the computer to which the input/output device is connected is connected is stored in the aforementioned occupied computer table, and if the source of the frame matches this, It also has the function of resetting input/output devices.

以下、本発明の実施例を図面を用いて説明す
る。第1図は、本発明を適用するシステム構成図
である。CPU1,2,3、およびI/O4,5,
6はステーシヨン8を介してループバス7に接続
される。該ステーシヨン8は、ループバス7への
情報を送出したり、受信した情報を該ステーシヨ
ン8に接続されたCPUあるいはI/Oに対して
送出する機能を持つ。一方、ループバス7上での
情報交換は、一般にはフレームと呼ばれる一連の
情報として送られる。第2図はフレームの一例を
示したもので、例えばハイレベルデータ伝送制御
(HDLC)に準拠したものである。SAはフレーム
の送信元ステーシヨンアドレス、Cはコマンド、
DAは受信ステーシヨンアドレスを示し、さら
に、G#はI/O制御管理情報、DCはフレーム
長さ(例えばバイト数)、FCSはフレームの誤り
チエツク用コード、Fはフレームの開始および終
了を示す同期コードである。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a system configuration diagram to which the present invention is applied. CPU1, 2, 3, and I/O4, 5,
6 is connected to a loop bus 7 via a station 8. The station 8 has a function of transmitting information to the loop bus 7 and transmitting received information to the CPU or I/O connected to the station 8. On the other hand, information exchange on the loop bus 7 is generally sent as a series of information called frames. FIG. 2 shows an example of a frame, which is compliant with, for example, high-level data transmission control (HDLC). SA is the frame source station address, C is the command,
DA indicates the receiving station address, G# is I/O control management information, DC is the frame length (for example, the number of bytes), FCS is the frame error check code, and F is the synchronization indicating the start and end of the frame. It is a code.

第3図に本発明の一実施例である入出力装置を
接続するステーシヨン8の構成図を示す。第4図
にステーシヨン制御部17の処理フロー、第5
図、第6図にテーブル20,19の内容を示す。
ステーシヨン8は、ループバス7上の信号を受信
する受信器9、ループバス7へ送出する送信器1
0、ループバスからのシリアル情報を格納するシ
フトレジスタ11、自ステーシヨンアドレスレジ
スタ12、共通(グローバル)アドレスレジスタ
13、アドレスの一致を検出する比較器14,1
5、比較器の出力の論理和をとるOR回路16、
自ステーシヨンに対するフレームの受信制御、入
出力装置とのデータの受け渡しなどを制御するス
テーシヨン制御部17、および前述の占有計算機
テーブルに相当する占有ステーシヨンアドレステ
ーブル19、計算機を接続するステーシヨンに対
応して持つ、フレーム一貫番号管理テーブル20
を有する制御メモリ18から構成される。
FIG. 3 shows a configuration diagram of a station 8 to which input/output devices are connected, which is an embodiment of the present invention. FIG. 4 shows the processing flow of the station control unit 17, and
The contents of tables 20 and 19 are shown in FIG.
The station 8 includes a receiver 9 that receives signals on the loop bus 7 and a transmitter 1 that sends signals to the loop bus 7.
0, shift register 11 that stores serial information from the loop bus, own station address register 12, common (global) address register 13, comparator 14, which detects address coincidence.
5. OR circuit 16 that takes the logical sum of the outputs of the comparators;
A station control unit 17 that controls the reception of frames for its own station, data exchange with input/output devices, etc., and an occupied station address table 19 corresponding to the aforementioned occupied computer table, corresponding to the station to which the computer is connected. , frame consistent number management table 20
It is composed of a control memory 18 having a.

ループバス7から受信器9を経由して受信した
フレームは、順次シフトレジスタ11に格納さ
れ、まず、フレーム先頭のDAが比較器14およ
び12に入力される。該比較器で、レジスタ12
の自ステーシヨンアドレスまたはレジスタ13の
グローバルアドレスと比較され、いずれかに一致
した場合に、OR回路16の出力がステーシヨン
制御部17に入力され、フレームFLの受信動作
を開始する。該ステーシヨン制御部17はマイク
ロプロセツサより成るものとする。この時のフレ
ームFLの受信動作のフローチヤートを第4図に
示す。
Frames received from the loop bus 7 via the receiver 9 are sequentially stored in the shift register 11, and first, the DA at the beginning of the frame is input to the comparators 14 and 12. In the comparator, register 12
is compared with its own station address or the global address of the register 13, and if they match, the output of the OR circuit 16 is input to the station control section 17, which starts receiving the frame FL. It is assumed that the station control section 17 consists of a microprocessor. A flowchart of the frame FL receiving operation at this time is shown in FIG.

先ず、フレーム受信を行い、コマンドCの中に
フレーム一貫番号初期化指令があるか否かをチエ
ツクする。通常の入出力装置とのデータ転送を実
行する場合は、上記初期化指令ではないと判定さ
れ、各種フレームの合理性チエツクが行われる。
この際、固有のステーシヨンアドレスがDAとし
て指定される。上記合理性チエツクは、コマンド
C内にあるフレーム一貫番号と制御メモリ18内
にあるフレーム一貫番号管理テーブル20のSA
に対応する内容との比較、あるいは占有ステーシ
ヨンアドレステーブル19とSAとの比較などの
チエツクを意味する。ここで、フレーム一貫番号
管理テーブル20は第5図に示され、アドレス
1,2,……は計算機側(CPU側)ステーシヨ
ンのステーシヨン番号を示し、その中味SR−i
は、フレーム一貫番号を示す。このフレーム一貫
番号SR−iは、送信ステーシヨンと受信ステー
シヨンとが1対1で持つ番号であり、送信ステー
シヨンでは、フレーム内に付加し、正常終了して
+1する。受信ステーシヨンでは受信した時に一
致チエツクし、正常受信終了していれば+1す
る。第5図では、各計算機側の送信ステーシヨン
毎に独自に一貫番号が与えられ更新されることを
示している。第5図のアドレスとしてのステーシ
ヨン番号は、送信ステーシヨン番号SAによつて
与えられ、該送信ステーシヨン番号SAを受信し
た受信ステーシヨンはテーブル20をサーチし、
該当アドレス(SA対応)の中味を読出し、送ら
れてきたフレーム一貫番号と一致するか否かをチ
エツクし、一致した時に正常受信と判定し、+1
する。これによつて一貫番号に対する合理性チエ
ツクが終了する。
First, a frame is received and a check is made to see if there is a frame consistency number initialization command in command C. When performing data transfer with a normal input/output device, it is determined that the command is not the above-mentioned initialization command, and the rationality of various frames is checked.
At this time, a unique station address is designated as DA. The above rationality check uses the frame consistency number in the command C and the SA in the frame consistency number management table 20 in the control memory 18.
This means a check such as a comparison with the contents corresponding to the SA, or a comparison between the occupied station address table 19 and the SA. Here, the frame consistent number management table 20 is shown in FIG. 5, where addresses 1, 2, .
indicates the frame consistency number. This frame consistency number SR-i is a number held on a one-to-one basis by the transmitting station and the receiving station, and is added to the frame by the transmitting station, and is incremented by 1 upon normal completion. The receiving station checks for a match when receiving, and adds 1 if the reception has been completed normally. FIG. 5 shows that a consistent number is uniquely given and updated for each transmitting station on each computer side. The station number as an address in FIG. 5 is given by the sending station number SA, and the receiving station that has received the sending station number SA searches the table 20,
Reads the contents of the corresponding address (SA compatible), checks whether it matches the sent frame consistency number, and when it matches, determines normal reception, +1
do. This ends the rationality check for the consistent number.

合理性チエツクの結果、すべて正常であれば、
該ステーシヨンの対応する入出力装置とのデータ
転送を行う。
If everything is normal as a result of the rationality check,
Data is transferred to and from the corresponding input/output device of the station.

以上は、通常の入出力装置とのデータ転送を実
行する場合であり、次に、初期化フレームの転送
及びその処理を説明する。
The above is a case of executing data transfer with a normal input/output device. Next, the transfer of an initialization frame and its processing will be explained.

ある計算機が立上つた時、該計算機に関連する
入出力装置をリセツト(初期化)する際には、フ
レーム一貫番号管理テーブルの該当内容をもリセ
ツトするものとし、その際のフレームを、フレー
ム一貫番号初期化フレームとする。該フレームの
中にDAに、グローバルアドレスをセツトして送
出する。全ステーシヨンはこのフレームを前述と
同様の手順で受信する。該受信後のステーシヨン
制御部17は、第4図のフローチヤートに従つた
処理を行う。
When a certain computer starts up and resets (initializes) the input/output devices related to the computer, the corresponding contents of the frame consistent number management table shall also be reset, and the frame at that time shall be Number initialization frame. A global address is set in the DA in the frame and sent. All stations receive this frame in the same manner as described above. After receiving the information, the station control section 17 performs processing according to the flowchart of FIG.

先ず、コマンドCをみてフレーム一貫番号初期
化指令であるか否かをチエツクする。今の事例で
は初期化指令であることが判定される。次いで、
フレーム一貫番号管理テーブル20をサーチし、
受信フレームの中のSA対応のアドレスをサーチ
し、その内容をリセツト(初期化)する。従つて
一貫番号として何らかの一貫番号がセツトされて
いれば、“0”にリセツトされる。
First, command C is checked to see if it is a frame consistency number initialization command. In the present example, it is determined that it is an initialization command. Then,
Search the frame consistent number management table 20,
Searches for the SA-compatible address in the received frame and resets (initializes) its contents. Therefore, if any consistency number has been set as the consistency number, it will be reset to "0".

次に、占有ステーシヨンアドレステーブル19
をサーチし、占有している計算機の番号(ステー
シヨン番号で云えば、送信ステーシヨン番号SA)
と受信フレーム中のSAとが一致するか否かをチ
エツクする。一致していれば、その受信ステーシ
ヨンの対応する入出力装置は、初期化フレームを
送つた計算機が占有していたことがわかる。尚、
第6図でテーブル19は1個のレジスタで形成で
き、コードC1はリザーブ(占有)RSVかフリ
ーFREEかのいずれかを示し、SA1は占有ステー
シヨン番号を示している。SAとSA1との一到に
より、RSVはFREEに、SA1は“0”にリセツト
(初期化)される。この初期化の後に、該ステー
シヨンは、対応する(リンケージする)入出力装
置のリセツトを行う。一致しないステーシヨン
は、占有ステーシヨンアドレステーブル19の内
容はリセツトされず、且つリンケージする入出力
装置もリセツトされないで現状をそのまま維持す
る。
Next, the occupied station address table 19
Search for the number of the occupied computer (in terms of station number, send station number SA)
and the SA in the received frame. If they match, it can be seen that the corresponding input/output device of the receiving station is occupied by the computer that sent the initialization frame. still,
In FIG. 6, table 19 can be formed by one register, code C1 indicates either reserved (occupied) RSV or free FREE, and SA 1 indicates the occupied station number. By the combination of SA and SA 1 , RSV is reset to FREE and SA 1 is reset (initialized) to "0". After this initialization, the station performs a reset of the corresponding (linked) input/output device. For stations that do not match, the contents of the occupied station address table 19 are not reset, and the linked input/output devices are not reset either, maintaining the current status.

本実施例によれば、同報転送を用いたフレーム
一貫番号の初期化を行なう場合に、同時に、占有
ステーシヨンアドレステーブルとの比較を行なつ
て、入出力装置のリセツトも行なえるため、マル
チ計算機システムにおいて、個別の計算機の立上
げ処理のオーバーヘツドを大巾に短縮することが
できる。一方、本フレームは、計算機側から数回
くり返して送ることも可能であるが、この場合、
リセツトを実行したステーシヨンは、次に同一フ
レームを受信しても、占有ステーシヨンアドレス
テーブルが初期化されているため、再度リセツト
処理を行なう必要がなく、ステーシヨン制御部の
処理負荷(マイクロプログラム処理負荷)を極小
とすることができる。
According to this embodiment, when initializing frame consistency numbers using broadcast transfer, it is possible to simultaneously perform a comparison with the occupied station address table and reset the input/output devices. In the system, the overhead of startup processing for individual computers can be greatly reduced. On the other hand, this frame can be sent several times from the computer side, but in this case,
Even if the station that executed the reset receives the same frame next time, the occupied station address table has been initialized, so there is no need to perform the reset process again, and the processing load on the station control unit (microprogram processing load) is reduced. can be made minimal.

第7図は、マイクロプロセツサの代りに、ハー
ドウエアにより構成したステーシヨン制御部17
の構成を示す。このステーシヨン制御部17は、
バツフアレジスタ30、デコーダ31、テーブル
20の書込み読出し回路32、テーブル19の書
込み読出し回路33、合理性チエツク回路34よ
り成る。この他に入出力装置と計算機との間のデ
ータ転送用のバードウエアを持つが直接的に関係
ないため、省略している。
FIG. 7 shows a station control section 17 configured with hardware instead of a microprocessor.
The configuration is shown below. This station control section 17 is
It consists of a buffer register 30, a decoder 31, a write/read circuit 32 for the table 20, a write/read circuit 33 for the table 19, and a rationality check circuit 34. In addition, there is hardware for data transfer between the input/output device and the computer, but it is omitted because it is not directly related.

バツフア30はフレームFLを一時的に記憶す
る。デコーダ31はフレームFLの取込み及びOR
回路16の出力16Aの取込み、フレームFLの
所定のデコード(これはSAの一致か否かの比較
も含む)及び各種の必要なタイミングを作る。書
込み読出し回路32はデコーダ31の初期化指令
の解読時にはテーブル20の該当SAの一貫番号
の初期化を行う。その他の時には必要な書込み読
出し指示をテーブル20に対して行い、一貫番号
の更新等の処理を行う。読出し書込み回路33
は、テーブル20の初期化終了後テーブル19の
SAと一致した場合に該テーブルをリセツトする。
更に、該読出し書込み回路33は、初期化指令で
ない時には占有ステーシヨンのセツトをテーブル
19に対して行う。更に、デコーダ31は、以上
の一連の初期化動作終了後、リンケージする入出
力装置(I/O)へリセツト指令を発し、リセツ
トする。合理性チエツク回路34は初期化指令で
ない時にバツフア30のフレームデータを逐次取
込み、必要な合理性チエツクを行う。合理性チエ
ツクの一部は、読出し書込み回路32,33によ
つてもなされる。これはSAの一致の確認等のSA
に関するチエツクである。チエツクの結果、合理
性があれば入出力装置とのデータ転送を行う。
The buffer 30 temporarily stores the frame FL. The decoder 31 takes in the frame FL and OR
It takes in the output 16A of the circuit 16, performs a predetermined decoding of the frame FL (this also includes a comparison to see if SA matches), and creates various necessary timings. The write/read circuit 32 initializes the consistent number of the corresponding SA in the table 20 when decoding the initialization command of the decoder 31. At other times, necessary write/read instructions are given to the table 20 to perform processes such as updating the consistency number. Read/write circuit 33
is the value of table 19 after initialization of table 20 is completed.
If it matches SA, reset the table.
Further, the read/write circuit 33 sets the occupied station in the table 19 when the command is not an initialization command. Furthermore, after completing the above series of initialization operations, the decoder 31 issues a reset command to the linked input/output device (I/O) to reset it. The rationality check circuit 34 sequentially takes in the frame data of the buffer 30 when there is no initialization command and performs a necessary rationality check. Part of the rationality check is also performed by the read/write circuits 32,33. This is an SA confirmation such as SA match confirmation.
This is a check regarding. As a result of the check, if it is reasonable, data is transferred to and from the input/output device.

以上の各実施例は、フレーム一貫番号初期化指
令に基づくものであつたが、この初期化指令の他
に、占有ステーシヨン初期化指令によつてテーブ
ル19の初期化を達成できる。テーブル20の初
期化は他の指令によつてもよく、或いはテーブ2
0を持たないシステムにあつても占有ステーシヨ
ン初期化指令による初期化は好適である。また、
ループバスの代りにオープンバスにも本実施例は
適用できる。
Each of the above embodiments was based on the frame consistency number initialization command, but in addition to this initialization command, the table 19 can be initialized by an occupied station initialization command. Table 20 may be initialized by other commands, or table 20 may be initialized by other instructions.
Even in systems that do not have 0, initialization using the occupied station initialization command is preferable. Also,
This embodiment can also be applied to an open bus instead of a loop bus.

本発明によれば、同報転送を用いたフレーム一
貫番号の初期化を行なう場合に、同時に、占有ス
テーシヨンアドレステーブルとの比較を行なつ
て、入出力装置のリセツトも行なえるため、マル
チ計算機システムにおいて、個別の計算機の立上
げ処理のオーバーヘツドを大巾に短縮することが
できる。一方、本フレームは、計算機側から数回
くり返して送ることも可能であるが、この場合、
リセツトを実行したステーシヨンは、次に同一フ
レームを受信しても、占有ステーシヨンアドレス
テーブルが初期化されているため、再度リセツト
処理を行なう必要がなく、ステーシヨン制御部の
処理負荷(マイクロプログラム処理負荷)を極小
とすることができる。
According to the present invention, when initializing a frame consistency number using broadcast transfer, it is possible to simultaneously perform a comparison with the occupied station address table and reset the input/output device. In this way, the overhead of startup processing for individual computers can be greatly reduced. On the other hand, this frame can be sent several times from the computer side, but in this case,
Even if the station that executed the reset receives the same frame next time, the occupied station address table has been initialized, so there is no need to perform the reset process again, and the processing load on the station control unit (microprogram processing load) is reduced. can be made minimal.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の計算機システムを示す図、第
2図はフレーム構成図、第3図は本発明のステー
シヨンの実施例図、第4図はそのステーシヨン制
御部のフローチヤート、第5図、第6図はテーブ
ルの構成図、第7図はステーシヨン制御部の他の
実施例図である。 1,2,3……CPU、4,5,6……入出力
装置、8……ステーシヨン、17……ステーシヨ
ン制御部、18……制御メモリ。
FIG. 1 is a diagram showing the computer system of the present invention, FIG. 2 is a frame configuration diagram, FIG. 3 is a diagram of an embodiment of the station of the present invention, FIG. 4 is a flowchart of the station control section, and FIG. FIG. 6 is a block diagram of the table, and FIG. 7 is a diagram of another embodiment of the station control section. 1, 2, 3... CPU, 4, 5, 6... Input/output device, 8... Station, 17... Station control unit, 18... Control memory.

Claims (1)

【特許請求の範囲】 1 共通バスと、複数の計算機と、複数の入出力
装置と、上記複数の計算機及び複数の入出力装置
と上記共通バスとをリンケージする各計算機及び
各入出力装置対応のステーシヨンとを備え、入出
力装置対応のステーシヨンには、計算機対応のス
テーシヨンに対応したフレーム一貫番号テーブル
メモリと、該入出力装置を占有中の計算機番号
(又は計算機対応のステーシヨン番号)を記憶す
る占有状態メモリとを持ち、計算機からフレーム
一貫番号初期化指令が上記共通バスを介して同報
転送で送られてきた時に各入出力装置対応のステ
ーシヨンは、該同報転送を解読し、該同報転送送
出元の計算機が自己のフレーム一貫番号テーブル
に登録されている時に該送出元の計算機対応のフ
レーム一貴番号を初期化し、且つ該送出元の計算
機が自己の占有状態メモリに占有中として表示さ
れているか否かをチエツクし、占有中である時に
は該占有中の占有状態メモリの表示をリセツト
し、且つ該ステーシヨン対応の入出力装置を初期
化させてなる構成とするマルチ計算機システム。 2 上記共通バスはループバスとしてなる特許請
求の範囲第1項記載のマルチ計算機システム。 3 上記入出力装置対応のステーシヨンは、同報
転送の解読の他に、自己のステーシヨン単独宛の
転送の解読機能を持ち、該自己のステーシヨン単
独宛のフレーム一貫番号初期化指令転送の解読時
には、該転送の送出元の計算機が自己のフレーム
一貫番号テーブルに登録されている時に該送出元
の計算機対応のフレーム一貫番号を初期化し、且
つ該送出元の計算機が自己の占有状態メモリに占
有中として表示されているか否かをチエツクし、
占有中である時には該占有中の占有状態メモリの
表示をリセツトし、且つ該ステーシヨン対応の入
出力装置を初期化させてなる構成とする特許請求
の範囲第1項又は第2項記載のマルチ計算機シス
テム。
[Claims] 1. A common bus, a plurality of computers, a plurality of input/output devices, and a computer corresponding to each computer and each input/output device that link the plurality of computers, the plurality of input/output devices, and the common bus. The station corresponding to the input/output device has a frame consistent number table memory corresponding to the station corresponding to the computer, and an occupied station number for storing the computer number (or station number corresponding to the computer) occupying the input/output device. When a frame consistent number initialization command is sent from the computer via a broadcast transfer via the common bus, the station corresponding to each input/output device decodes the broadcast transfer and executes the broadcast transfer. Forwarding When the sender computer is registered in its own frame consistent number table, initializes the frame number corresponding to the sender computer, and displays the sender computer as being occupied in its own occupancy state memory. A multi-computer system configured to check whether the station is occupied, reset the display of the occupied state memory when the station is occupied, and initialize the input/output device corresponding to the station. 2. The multi-computer system according to claim 1, wherein the common bus is a loop bus. 3 In addition to decoding broadcast transfers, the station compatible with the input/output device described above has the function of decoding transfers addressed to its own station alone, and when decoding frame consistent number initialization command transfers addressed only to its own station, When the sending computer of the transfer is registered in its own frame consistency number table, initializes the frame consistency number corresponding to the sending computer, and assumes that the sending computer is occupying its own occupied state memory. Check whether it is displayed or not.
The multi-computer according to claim 1 or 2, wherein when the station is occupied, the display of the occupied state memory is reset, and the input/output device corresponding to the station is initialized. system.
JP57050997A 1982-03-31 1982-03-31 Multiple computer system Granted JPS58169276A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57050997A JPS58169276A (en) 1982-03-31 1982-03-31 Multiple computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57050997A JPS58169276A (en) 1982-03-31 1982-03-31 Multiple computer system

Publications (2)

Publication Number Publication Date
JPS58169276A JPS58169276A (en) 1983-10-05
JPS6336025B2 true JPS6336025B2 (en) 1988-07-18

Family

ID=12874420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57050997A Granted JPS58169276A (en) 1982-03-31 1982-03-31 Multiple computer system

Country Status (1)

Country Link
JP (1) JPS58169276A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821010B2 (en) * 1988-04-25 1996-03-04 富士通株式会社 Adapter control method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5622122A (en) * 1979-07-31 1981-03-02 Nec Corp Data processing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5622122A (en) * 1979-07-31 1981-03-02 Nec Corp Data processing system

Also Published As

Publication number Publication date
JPS58169276A (en) 1983-10-05

Similar Documents

Publication Publication Date Title
US4511958A (en) Common bus access system using plural configuration tables for failure tolerant token passing among processors
US6728908B1 (en) I2C bus protocol controller with fault tolerance
US4777595A (en) Apparatus for transferring blocks of information from one node to a second node in a computer network
US4354267A (en) Data transmission system utilizing loop transmission lines between terminal units
US4809217A (en) Remote I/O port for transfer of I/O data in a programmable controller
EP0119039A2 (en) Token access controller protocol and architecture
JPS5947906B2 (en) loop transmission system
WO1992015162A1 (en) Method and apparatus for controlling data communication operations within stations of a local area network
JPH09128330A (en) Video display device
US6105160A (en) Packet error detecting device in a DMA transfer
EP0094177B1 (en) Apparatus for direct memory-to-memory intercomputer communication
JPS59106021A (en) Bus constituting system
US20030154288A1 (en) Server-client system and data transfer method used in the same system
JPS6336025B2 (en)
EP1072977B1 (en) A system for initializing a distributed computer system and a method thereof
US6987776B1 (en) Multiplex communication method, the device and the system thereof
JP4655733B2 (en) Receiving method and apparatus in ring-type duplex network
JPS6412144B2 (en)
JPS6327741B2 (en)
JP2731878B2 (en) Communication device
JP2776274B2 (en) Virtual buffer control system in relay computer
JPH0736173B2 (en) A method for initializing a sub station in an information processing system.
JP2549849B2 (en) Multiplexed memory device
JP2000165424A (en) Loop type data transmitting device
JP3351581B2 (en) Data relay device