JPS58168361A - デイジタル伝送方式用装置 - Google Patents

デイジタル伝送方式用装置

Info

Publication number
JPS58168361A
JPS58168361A JP58041613A JP4161383A JPS58168361A JP S58168361 A JPS58168361 A JP S58168361A JP 58041613 A JP58041613 A JP 58041613A JP 4161383 A JP4161383 A JP 4161383A JP S58168361 A JPS58168361 A JP S58168361A
Authority
JP
Japan
Prior art keywords
signal
time points
digital
eye
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58041613A
Other languages
English (en)
Inventor
ジエラルド・リ−・フレイザ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of JPS58168361A publication Critical patent/JPS58168361A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/063Setting decision thresholds using feedback techniques only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/066Multilevel decisions, not including self-organising maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は適応スレショルド装置、特にディジタル伝送方
式で用いられるそのような装置に関する。
ディジタル伝送方式においては、その大きさと位置が常
に変化するいわゆる信号アイを発生し、これはシンボル
間干渉が生ずる領域1 ・。
によって分離されている。このような信号アイはポ一時
間におけるすべての信号波形の集まりとして定義される
。n個の信号レベルが存在するときには、nを整数とし
て、電圧時間領域でn−1個の垂直に積み上げられた信
号アイが形成される。理想化されたディジタル伝送方式
においては、すべての信号の変化は、信号アイの間に存
在する最適のサンプリング時点に収束する。これらの点
は以後収束点と呼ばれる。実際のディジタル伝送方式に
おいては、信号の歪みは変化し、また予測できないもの
である。この結果として、信号の変化は信号アイの間の
点には収束しない。
ディジタル伝送方式を使用するためには、伝送されて来
た信号が雑音のある拡散的な媒体を通って来た後で、こ
れを再生する必要がある。ディジタル信号の振幅をスレ
ショルドに関して検出するスレショルド回路は再生プロ
セスで使用される。望ましくは、スレショルド回路は適
応的である。すなわち、これはスレショルドを信号アイ
に対して一定の位置に自動的に保つようになっているこ
とが望ましい。
ある適応スレショルド回路の応用においては、スレショ
ルド回路の中の比較器が信号アイを通るスレショルドに
関してディジタル信号を検出する。比較器の出力はまた
、スレショルドを最小の再生誤りで信号アイの中の所定
の位置に自動的に保つフィードバック回路に結合される
。この所定の位置は典型的には信号アイの中心である。
ここに述べたような型の既存のスレショルド回路にはい
くつかの制約がある。第1に利用されるフィート717
2回路には正確なアナログ規準信号が必要である。第2
に、アナログ規準信号の選択はディジタル信号のパルス
波形を制御するのに使用されるアイキストフィルタの次
数によって影響を受ける。
他の信号再生の応用では、適応トランスバーサルフ・イ
ルタを駆動する誤差信号を生ずるためにスレショルド回
路が使用される。この誤差信号はサンプリング点におけ
る実際のディジタル信号と理想化されたディジタル信号
の差の極性として定義される。この第2の応用で使用さ
れる回路は先に述べた制約を受けるし、さらに適応的で
はない。
本発明に従えば与えられたディジタル信号が電圧一時間
領域でシンポル間干渉領域にとりかこ捷れた少くともひ
とつの繰返し生ずる信号アイを形成するようなディジタ
ル伝送方式で使用する装置が実現される。該装置は信号
アイと一致する離散的な時点でスレショルドと相対的に
ディジタル信号の振幅を検出する手段と、検出された振
幅に応動して該スレショルドを該シンポル間干渉領域だ
けを通る所定のレベルに向けて駆動する修正信号を発生
する手段とを含んでいる。
本発明の一実施例に従えば、適応スレショルド装置はデ
ィジタル信号の振幅を信号アイと一致するサンプリング
時点でスレショルドと比較する。望ましくは、これらの
サンプリンク時点はアイの開きが最大である時点と一致
していることが望ましい。この比較によつて2レベルの
出力信号が与えられる。この出力信号はまたスレショル
ドを信号アイをとり囲むシンポル間干渉の領域のみを通
る所定のレベルに駆動する修正信号を発生するのに使用
される。典型的には、この所定のレベルは理想化された
信号アイのパターンにおける収束点に対応する点を通過
する。従って、本発明は所定のサンプリング時点におい
てディジタル信号のレベルの間を区別するためだけでな
く、適応トランスバーサルフィルタを駆動するだめの理
想的な信号を与えるために利用することができる。
本発明の特徴に従えば、修正信号の発生のためには正確
なアナログ規準信号は必要でない。
本発明の一実施例について、以下図面を参照して説明す
るものとする。
本発明に従う適応スレショルド回路の一例を第1図に示
す。比較器102の入力リート101は4値化号のよう
なディジタル信号を受信する。比較器102はリード1
03上のスレショルド振幅との関連でディジタル信号の
振幅を検出してリード104上に出力信号を発生する。
もしディジタル信号の振幅がスレショルドより高ければ
、リート104上の出力信号の振幅は第1の状態、例え
ば高レベルすなわち論理電1〃 となり、もしディジタ
ル信号の振幅がスレショルド振幅より低ければ、第2の
状態、例えば低レベルすなわち論理% Q LL  と
なる。出力リート104はフリップフロップ105のD
入力に接続される。フリップフロップ105のCすなわ
ちクロック人力にはり一ト106上のクロック信号が与
えられる。このクロック信号は4値化号の送信シンホル
周波数(符号速度)に等しい周波数を持っており、典型
的にはり−ド101上の信号からラインクロックを回復
することによって発生される。従って、出力信号はフリ
ップ70ツブ105のリード107に発生され、これは
クロックパルスの変化時点における比較器の出力信号の
写しとなっている。このような変化は信号アイと一致し
、望ましくは最大のアイの開きの時点と一致している。
ラインクロックパルスの変化を最大の信号アイの開きと
一致させる操作は、例えば、周知のタイミング回復回路
を使用することによって容易に実現できる。
後述するように、第1図の残りの回路はスレショルドの
振幅を受信ディジタル信号によって発生された信号アイ
パターンのシンポル間干渉領域だけを通る予め定められ
たレベルに向けて駆動する修正信号を与える。もちろん
、本発明は4値化号に限定されるものではなく、2値あ
るいはそれ以上の信号レベルを持つディジタルシステム
で使用できるものである。
ここで第2図、第3図および第4図を参照されたい。例
として示した4値化号は、第2図で示すように、最適サ
ンプリング時点で±1ボルトおよび±3ボルトで表わさ
れる4レヘルの信号である。
現在の伝送システムでは、これらの信号レベルは一定で
はなく伝送路の損失の変動、信号路上の要素の利得の制
御でき々い変化のような柿々の要因によって公称の電圧
値のまわりで変動する。
信号の変動が存在しなければ、4値化号によって、電圧
一時間領域で第3図の理想的な信号アイパターンが形成
される。信号アイはホ一時間におけるすべての可能な信
号変化の集合として定義される。信号アイパターンは残
光時間が長い陰極線管オツシロスコープの画面に4値化
号の部分を表示し、その上に連続した4値化号を重ねて
示すことによって観11111することができる。従っ
て、信号アイはどのような瞬間にも存在するものではな
く、発生するすべての可能なディジタル符号の組合せに
ついて、充分長い時間かけて生ずるものである。
第3図を参照すれば、第2図の4値化号から三つの垂直
に積み上げられた信号アイ301.302.303の連
続が発生されている。
308の5印は最大のアイの開きの時点である最適サン
プリング時点を示している。一般にnを整数としてn個
の信号レベルを持ったディジタル信号については、n−
1個の垂直に積み重さなった信号アイが形成される。寄
生的な信号の変動は存在しないものとしているから、す
べての信号の遷移点は各信号アイの上と下に集中してい
る。これらの点は収束点と呼ばれ、図示した4値化号の
場合は304.305.306および307と名付けら
れ、+3.−1.−1および一3ボルトのそれぞれの電
圧振幅を有している。これらの収束点は望ましいスレシ
ョルドである。例えば、遠隔通信システムの受信機で到
来ディジタル信号の振幅を収束点に同期したスレショル
ド振幅と比較すれば、適応ディジタルフィルタを駆動す
る理想的信号が与えられる。しかし、問題はシンポル間
干渉やその他の要因によって、第3図のような信号アイ
パターンは実際のディジタル伝送方式では存在しないと
いうことである。
各々が±dまでの雑音で劣化している+3および+1ボ
ルトの信号レベルを持つ4値化号によって形成される典
型的な信号アイパターンを示している。3個の垂直に重
ねられた信号アイ401.402および403は形成さ
れるが、すべての信号の遷移は予め選択された点に収束
することはない。実際に、形成される信号アイは静止し
ておらず、位置も太きさも変化している。このような変
化は時間的にゆっくりと生ずる。従って、垂直の信号ア
イのスタック420は次のスタック421と同期せず、
これはまだ次のスタック422と回期していない。シン
ポル間干渉の領域はまた各々の信号アイを完全にとりか
こんでいる。一方策4図では収束点304.305.3
06および307は存在せず、第4図のそれに対応する
点はシンポル間干渉の領域に入つている。規準点404
.405.406および407と名付けられた対応する
位置は信号アイ401と402あるいは+02と403
の間の距離409の半分に等しい量408だけ各々の信
号アイの境界からずれている。規準点404.405.
406および407は壕だ最大の信号アイの開き420
の時点に同期している。信号アイ401.402および
403の大きさと位置は時間の関数として変化するから
、距離409従って規準点4G+、405.406およ
び407の位置もまた時間の関数として変化することを
理解されたい。
第1図を再び参照すれば、フィードバック回路120は
、比較器102の入力リート上のスレショルド振幅が規
準点404.405.406あるいは407と合ったと
きに、リート107上の論理式1〃の統計的に期待され
る周波数に依存する周波数を有する規準信号をリート1
09上に発生する。
スレショルド振幅が点404と合っている場合を考えて
見よう。リ−h’ 107上の論理tt 1 ttの統
計的に予期される周波数E (r)は実際のディジタル
信号の統計に周知の統計的手法を適用することによって
決定できる。ここに示す実施例においてはE (f)は
信号レベルの確率が均等であることを仮定して決定され
る。従って、サンプリング時点においては、すなわちリ
ート106上のクロックパルスの前縁あるいは後縁につ
いては、4値化号が+3ボルトの最高の信号レベルにあ
る確率は174である。ディジタル信号がこのレベルに
あるときはいつでも、有限の大きさのシンポル間干渉が
生ずると、4値化号を半分の時間の間規準点404の上
にし、半分の時間の間規準点404の下にする。この正
味の結果として、1/2の1/4すなわち時間の1/3
の間、平均としてリード107上に論理1A1〃が現わ
れることになる。スレショルドが低すぎれば、’)−)
’1G?上に論理Ill 1 ttが生ずる確率は^く
なり、スレショルドが高すぎれば、論理NINが生ずる
確率は低くなる。゛この方法を用いれば、信号アイと一
致する時点でスレショルドより大きいディジタル信号振
幅がシンポル間干渉領域だけを通る予期される周波数は ここでXはシンポル間干渉の特定の規準点以上の信号レ
ベルの数 nは信号レベルの総数 −はo < p/q < 1である有理数の比例定数で
あり、規準点404.405. 406および407と同期したス レショルドでは、−は1/2に等し い。
式(11はリート107上の論理s1z の統計的に期
待、される周波数であ“る。一般に、式(1)で決定さ
れたE (f)の値は、クロックをqnで分割すること
によって規準信号を発生するのに使用される。この規準
信号はqx+p で分割されたフリップ70ツブ105
のQ出力における信号と比較される。
Q出力信号をqx+p  で分割するプロセスは、フリ
ップフロップ105の出力における論理st 1 tr
  と一致するqx+p  クロックサイクルごとにq
x十p  分割器の出力に完全なサイクルを有する信号
を発生するものと定義される3、比較器のスレショルド
を所望の位置に保つために、この比較によって修正信号
が発生される。。
この手法によって、正確なアナログ規準電圧を必要とす
る従来技術の欠点を除くことができる。E (f) −
1/sの場合には、論理SS Q /7と論理XX1〃
の間の差の1/8にセットされ、論理(S 1 tt 
よりも値にする平均電圧を持つ規準信号が発生される。
この方法は有効であり、論理tt □ tt と論理%
1〃の間の1/8の規準電圧を発生できるが、いくつか
の問題が残る。
第1に論理SS Q l/ のレベルと論理N1〃 の
レベルは典型的な場合には、あまり正確に制御できない
。第2に、アナログ電圧の分割は不正確である。最後に
、フィードバックループのオフセットは結果として得ら
れる修正信号のオフセットとして現われる。
再び第1図を参照しよう。点404を通るqx + p
 = 1  である。8分割回路108の出力の!j−
ト109には規準信号が現われる。
8分割回路108への入力はリート106上のクロック
信号である。qx + p = 1  であるから、q
x + p  分割回路をフリップ70ツブ105の出
力に接続する必要はなく、第1図には図示していない。
望ましくはN分割回路(Nは例えば16程度の大きい値
)が検出器110の入力路に挿入される。N分割回路を
使用することによって比較される周波、数あるいは位相
差が検出器110の動作範囲を越える可能性を減少する
。フリップフロップ105のQ出力信号をNで分割する
プロセスはフリップ70ツブ105の出力の論理u 1
 tt  と一致したNクロックサイクルごとにN分割
回路112の出力に完全なサイクルを持つ信号を発生き
せるプロセスである。
検出器110は周波数差を検出し、リート115と11
6の信号の間の周波数差と共に変化する直流成分を持つ
信号をリート113上に生ずる。スレショルドをシンポ
ル間干渉の領域に移動するためには、周波数差の検出機
能が必要である。これは位相制御ループの引き込み過程
と似ている。位相検出プロセスによってまたリート11
3上にはり−ト115と116の信号の間の位相差に従
って変化する直流成分を有する信号が発生する。位相差
によって発生される直流成分によって、引き込み過程が
一度完成したあと、すなわちロックが完成したあとでは
、スレショルド位置が保たれることになる。これは位相
制御ループの追尾に似ている。検出器110の上述した
機能はモトローラセミコンダクター社の位相−周波数検
出器MC12040のような市販の回路を用いて実現す
ることができる。
リート113上の直流信号成分はループフィルタ114
を通った後リート103の供給される。ループフィルタ
114は第1図の回路に2次のループ構成を与える高利
得アクティブフィルタであることが望ましい。フィルタ
113はアクティブでもパッシブでもよく、もし必要で
あれば積分器を含んでいても良い。
全体の回路の性能は位相制御ループと同一の周知の式に
よって支配される。
上述した説明は規準点404に関する適応スレショルド
回路の動作に関連している。第1図の説明図は規準点4
05.406および407に関する動作に容易に変形す
ることができる。式(1)を適用すれば、リート107
上の値E (j)はそれぞれ3/8 、 5/8 、 
7/8  となる。従って、規準点405.406およ
び407に関する動作に対してはフリップ70ツブ10
5のQ出力とリート116の間に3分割、5分割あるい
は7分割の回路を追加する必要がある。もちろん、任意
の数のレベルを持つディジタル信号によって形成される
スタックされた信号アイの間のシンホル間干渉領域中の
任意の点のまわりの回路動作のためには8分割回路10
8もまだ変更しなければならないことが理解されるであ
ろう。最も一般的な場合には、フリップ70ツブ105
のQ出力とリート116の間にはqx 十p  分割回
路が用いられ、8分割回路108の代りにはqn分割回
路が使用される。これらの一般的に定義される分割回路
を使用することによって、検出器110に与えられる信
号は、スレショルドが所望のレベルにあるとき同一のJ
U波数を持つことが保証されることになる。
さらに、もしフリップフロップ105のQ出力における
論理協1〃の発生の期待される周波数の代りに、フリッ
プ70ツブ105の亘出力における論理% Q I/の
発生の予期される周波数に動作かもとすいていたとして
も、本発明の動作原理は不変である。この場合には、論
理蟻1〃の発生の予期される周波数をすべて論理嘔0〃
の発生する予期される周波数に置換し、値Xを所望の規
準レベル以上のレベルの数と定義し直せば、上述の説明
はすべて成立する。
また本発明は信号アイを通るスレショルドを与えるため
にも利用できることに注意されたい。このような応用に
おいては、スレショルドが通ることが望ましい信号アイ
の上およびFのシンポル間干渉領域で動作するスレショ
ルド回路のリート103に電圧分割器を接続するたけで
良い。
【図面の簡単な説明】
第1図は本発明に従う適応スレショルド回路の説明的フ
ロック図; 第2図は典型的な4値デイジタル波形の図;第3図は第
2図の4値化号によって形成される理想的な信号アイパ
ターンの図: 不    第4図は第2図の4値化号によって形成され
る実際の信号アイパターンの図である。 〔主要部分の符号の説明〕 請求範囲中の名称     符号  明細書中の名称相
対関係を検出する手段  102  比較器修正信号発
生手段     110   周波数、位相検出器用 
願 人   ウェスターン エレクトリックカムパニー
、インコーポレーテッド

Claims (1)

  1. 【特許請求の範囲】 1、 使用するディジタル信号が、電圧一時間領域でシ
    ンボル間干渉の領域にとり囲まれた少くともひとつの繰
    返し生ずる信号アイを形成するようなディジタル伝送方
    式で使用する装置であって、該装置は、該信号アイと一
    致した離散的な時点でスレショルドとディジタル信号の
    振幅の相対関係を検出する手段と、該検出された振幅に
    応動して該スレショルドを該シンボル間干渉領域だけを
    通る予め定められたレベルに駆動する修正信号を発生す
    る手段とを含むことを特徴とするディジタル伝送方式用
    装置。 2、特許請求の範囲第1項に記載の装置において、該予
    め定められたレベルは収束点に対応する該シンボル間干
    渉領域中の位置だけを通ることを特徴とする装置。 3、 特許請求の範囲第1項又は第2項に記載の装置に
    おいて、離散的時点は最大の信号アイの開きの時点と一
    致することを特徴とする装置。 4、特許請求の範囲第1項に記載の装置において、該検
    知手段は該離散的時点で第1(例えば論理「1」)又は
    第2(例えば論理「0」)の状態を有する出力信号を発
    生することを特徴とする装置。 5、特許請求の範囲第4項記載の装置において、該修正
    信号発生手段は該第1の状態の数をqx+pで分割し、
    該離散的時点をqnで分割し、ここでXは該予め定めら
    れだレベル以上の信号レベルの数、nはディジタル信号
    レベルの総数、1)/qはO<p/q<1であるような
    有理数であることを特徴とする装置。 6、 特許請求の範囲第4項に記載の装置において、該
    修正信号発生手段、は該第2の状態の数をqx+p  
    で分割し、該離散的な時点をqnで分割し、ここでXは
    該所定のレベル以下の信号レベルの数、nはディジタル
    信号レベルの総数、p/q Iri O< p/q <
     1であるような有理数であることを特徴とする装置。 7、特許請求の範囲第5項又は第6項に記載の装置にお
    いて、p/’qは1/2に等しいことを特徴とする装置
    。 8、特許請求の範囲第7項に記載の装置において、該離
    散的な時点は最大の信号の開きの時点に一致することを
    特徴とする装置。
JP58041613A 1982-03-15 1983-03-15 デイジタル伝送方式用装置 Pending JPS58168361A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/358,310 US4449102A (en) 1982-03-15 1982-03-15 Adaptive threshold circuit
US358310 1982-03-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP5171652A Division JP2510827B2 (ja) 1982-03-15 1993-07-12 適応スレショルド装置

Publications (1)

Publication Number Publication Date
JPS58168361A true JPS58168361A (ja) 1983-10-04

Family

ID=23409157

Family Applications (2)

Application Number Title Priority Date Filing Date
JP58041613A Pending JPS58168361A (ja) 1982-03-15 1983-03-15 デイジタル伝送方式用装置
JP5171652A Expired - Lifetime JP2510827B2 (ja) 1982-03-15 1993-07-12 適応スレショルド装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP5171652A Expired - Lifetime JP2510827B2 (ja) 1982-03-15 1993-07-12 適応スレショルド装置

Country Status (8)

Country Link
US (1) US4449102A (ja)
JP (2) JPS58168361A (ja)
CA (1) CA1194561A (ja)
DE (1) DE3308903A1 (ja)
FR (1) FR2523388B1 (ja)
GB (1) GB2118404B (ja)
IE (1) IE54114B1 (ja)
NL (1) NL190567C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180259A (ja) * 1984-02-27 1985-09-14 Nippon Telegr & Teleph Corp <Ntt> 多値識別回路

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594727A (en) * 1983-01-05 1986-06-10 Universal Data Systems Synchronous receiver
US4571511A (en) * 1983-06-27 1986-02-18 Rca Corporation Noise reduction system
US4625320A (en) * 1985-04-30 1986-11-25 Motorola, Inc. Automatic bias circuit
US4700365A (en) * 1985-10-25 1987-10-13 Rca Corporation Digital threshold detector with hysteresis
US4712225A (en) * 1986-10-09 1987-12-08 Rockwell International Corporation Phase quantizer apparatus
US4873700A (en) * 1987-10-14 1989-10-10 National Semiconductor Corporation Auto-threshold/adaptive equalizer
US5036525A (en) * 1987-10-14 1991-07-30 National Semiconductor Corp. Adaptive equalizer
US5036515A (en) * 1989-05-30 1991-07-30 Motorola, Inc. Bit error rate detection
US5245340A (en) * 1989-06-27 1993-09-14 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Communications Digital transmultiplexer with automatic threshold controller
US4994692A (en) * 1989-11-15 1991-02-19 Amp Incorporated Quantizer system
GB2253767B (en) * 1991-02-02 1995-08-09 Cognito Group Ltd Decoding method and apparatus
US5453714A (en) * 1993-03-10 1995-09-26 National Semiconductor Corporation Binary FM demodulator with self-adjusting resonant operating frequency according to demodulated binary output signal duty cycle
KR100355837B1 (ko) * 1993-03-10 2002-10-12 내셔널 세미콘덕터 코포레이션 위상 동기 루프 및 신호발생방법
US5425056A (en) * 1993-03-23 1995-06-13 Motorola, Inc. Method and apparatus for generating threshold levels in a radio communication device for receiving four-level signals
FI96551C (fi) * 1993-11-24 1996-07-10 Nokia Telecommunications Oy Menetelmä ja laite kellosignaalin symmetroimiseksi
US5477142A (en) * 1994-02-22 1995-12-19 Delco Electronics Corporation Variable reluctance sensor interface using a differential input and digital adaptive control
DE19735752A1 (de) * 1997-08-18 1999-02-25 Siemens Ag Verfahren zur Störunterdrückung eines bipolaren Datenstroms und Schaltungsanordnung zur Durchführung des Verfahrens
US6249556B1 (en) * 1998-05-27 2001-06-19 Intel Corporation Dynamic thresholding for input receivers
DE10007752A1 (de) * 2000-02-19 2001-08-23 Braun Gmbh Verfahren zur Anpassung eines Entscheidungspegels bei der Umwandlung eines analogen Signals in ein digitales Signal und digitaler Empfänger
CN1461543A (zh) * 2001-04-16 2003-12-10 松下电器产业株式会社 帧同步装置和帧同步方法
EP1402645A4 (en) * 2001-05-03 2006-08-23 Coreoptics Inc AMPLITUDE DETECTION FOR CONTROLLING THE TIME OF SAMPLING DECISION IN THE FORM OF A DATA STREAM
US7460589B2 (en) * 2002-10-08 2008-12-02 Broadcom Corporation Eye monitoring and reconstruction using CDR and sub-sampling ADC
EP2148461A2 (en) * 2003-05-20 2010-01-27 Rambus Inc. Margin test methods and circuits
US7590175B2 (en) * 2003-05-20 2009-09-15 Rambus Inc. DFE margin test methods and circuits that decouple sample and feedback timing
US7627029B2 (en) 2003-05-20 2009-12-01 Rambus Inc. Margin test methods and circuits
US7408981B2 (en) * 2003-05-20 2008-08-05 Rambus Inc. Methods and circuits for performing margining tests in the presence of a decision feedback equalizer
US7336749B2 (en) * 2004-05-18 2008-02-26 Rambus Inc. Statistical margin test methods and circuits
US7301325B2 (en) * 2004-02-02 2007-11-27 Synthesys Research, Inc. Method and apparatus for creating performance limits from parametric measurements
WO2006129349A1 (ja) * 2005-05-31 2006-12-07 Fujitsu Limited データ受信装置
US7640463B2 (en) * 2006-06-30 2009-12-29 Lsi Corporation On-chip receiver eye finder circuit for high-speed serial link

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5119910A (ja) * 1974-08-09 1976-02-17 Nippon Telegraph & Telephone
JPS56126357A (en) * 1980-03-11 1981-10-03 Sharp Corp Digital signal separating circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3404232A (en) * 1964-12-01 1968-10-01 Bell Telephone Labor Inc Stabilized pulse regenerator
US3851266A (en) * 1967-07-27 1974-11-26 P Conway Signal conditioner and bit synchronizer
US3534273A (en) * 1967-12-18 1970-10-13 Bell Telephone Labor Inc Automatic threshold level selection and eye tracking in digital transmission systems
US3633108A (en) * 1969-03-18 1972-01-04 Bell Telephone Labor Inc Timing recovery through distortion monitoring in data transmission systems
US3588714A (en) * 1969-06-30 1971-06-28 Gen Motors Corp System for reconstructing a digital signal
US3721959A (en) * 1971-11-29 1973-03-20 Collins Radio Co Method and means for detecting error rate of transmitted data
US4109211A (en) * 1975-01-16 1978-08-22 Hitachi, Ltd. Variable thresholding circuit for converting an analog signal to a binary signal
US4355402A (en) * 1978-10-19 1982-10-19 Racal-Milgo, Inc. Data modem false equilibrium circuit
GB2062393B (en) * 1979-04-25 1984-01-25 Fujitsu Ltd Offset compensating circuit
DE3003243A1 (de) * 1980-01-30 1981-08-06 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren und vorrichtung zur erkennung von auf einem kanal unipolar uebertragenen, digitalen zeichen
US4326169A (en) * 1980-03-07 1982-04-20 Bell Telephone Laboratories, Incorporated Adaptive decision level circuit
JPS56136065A (en) * 1980-03-27 1981-10-23 Victor Co Of Japan Ltd Data regenerator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5119910A (ja) * 1974-08-09 1976-02-17 Nippon Telegraph & Telephone
JPS56126357A (en) * 1980-03-11 1981-10-03 Sharp Corp Digital signal separating circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180259A (ja) * 1984-02-27 1985-09-14 Nippon Telegr & Teleph Corp <Ntt> 多値識別回路

Also Published As

Publication number Publication date
DE3308903A1 (de) 1983-09-22
US4449102A (en) 1984-05-15
FR2523388A1 (fr) 1983-09-16
JP2510827B2 (ja) 1996-06-26
IE54114B1 (en) 1989-06-21
NL8300924A (nl) 1983-10-03
CA1194561A (en) 1985-10-01
GB8306448D0 (en) 1983-04-13
DE3308903C2 (ja) 1990-07-26
FR2523388B1 (fr) 1986-04-04
GB2118404A (en) 1983-10-26
NL190567C (nl) 1994-04-18
IE830551L (en) 1983-09-15
GB2118404B (en) 1985-08-14
NL190567B (nl) 1993-11-16
JPH06164652A (ja) 1994-06-10

Similar Documents

Publication Publication Date Title
JPS58168361A (ja) デイジタル伝送方式用装置
US4789996A (en) Center frequency high resolution digital phase-lock loop circuit
US5012494A (en) Method and apparatus for clock recovery and data retiming for random NRZ data
EP0709966B1 (en) Phase detector with ternary output
US4167760A (en) Bi-phase decoder apparatus and method
US5276712A (en) Method and apparatus for clock recovery in digital communication systems
KR850001946B1 (ko) 디지탈 파형 정형회로
US6760389B1 (en) Data recovery for non-uniformly spaced edges
EP0140042A2 (en) Digital phase lock loop circuit
JPH042021B2 (ja)
US3602828A (en) Self-clocking detection system
US6915081B2 (en) PLL circuit and optical communication reception apparatus
US4276650A (en) Method of synchronizing a quadphase receiver and clock synchronization device for carrying out the method
US4831338A (en) Synchronizing clock signal generator
US6975678B1 (en) Apparatus and averaging method for equalizing signals
EP0162505B1 (en) Arrangement for generating a clock signal
US4292593A (en) Method of demodulating a quadphase coded data signal and receiver for carrying out the method
US4087627A (en) Clock regenerator comprising a reversible shift register and a controllable frequency divider
US5471502A (en) Bit clock regeneration circuit for PCM data, implementable on integrated circuit
US6545546B2 (en) PLL circuit and optical communication reception apparatus
US4847874A (en) Clock recovery system for digital data
JPH0793617B2 (ja) 位相ロックループ
JP3931477B2 (ja) クロック再生/識別装置
US5127026A (en) Circuit and method for extracting clock signal from a serial data stream
US5612938A (en) Correcting recorded marks and land lengths taken from an optical disk