JPS58166767A - 過電圧保護付きサイリスタの製造方法 - Google Patents

過電圧保護付きサイリスタの製造方法

Info

Publication number
JPS58166767A
JPS58166767A JP3839883A JP3839883A JPS58166767A JP S58166767 A JPS58166767 A JP S58166767A JP 3839883 A JP3839883 A JP 3839883A JP 3839883 A JP3839883 A JP 3839883A JP S58166767 A JPS58166767 A JP S58166767A
Authority
JP
Japan
Prior art keywords
thyristor
laser light
overvoltage protection
region
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3839883A
Other languages
English (en)
Inventor
ジヨン・ゼイビヤ−・プルジビス
リチヤ−ド・ジヨゼフ・フイ−ダ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBS Corp
Original Assignee
Westinghouse Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Electric Corp filed Critical Westinghouse Electric Corp
Publication of JPS58166767A publication Critical patent/JPS58166767A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7424Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)
  • Power Conversion In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の関連する技術分野 この発明は、一般的にパワー半導体素子の分野にあり、
特に過電圧保護付きサイリスタの製造方法に向けられる
従来技術の説明 従来は、サイリスタを点弧するためのゲート領域にアバ
ランシュ電流を流して過電圧保護を行っていた。アバラ
ンシュ電流を流すために、アルミニウムの拡散後でガリ
ウムの拡散前にゲート領域に約O,コj4Im(10ミ
ル)の深いくぼみをエツチングで形成した。アバランシ
ュ電圧はエツチングしたくぼみの深さおよび形状で決定
される。
アバランシュ電圧が素子のエツジ・ブレイクダウン電圧
よりも低いか或は高いかによって自己保瞳のためのアバ
ランシュは成凄したりしなかったりする。
アバランシュを使用すると、必然的1cm子の電気パラ
メータの定格を下げる。特ζζ順阻止電圧vDRMの定
格が下るに伴って同−vDRMに対する順方向電圧降下
vFが増大する。
エツチングでくぼみを形成する保護方法の主な欠点は、
サイリスタの阻止性能を測定できる前のウェーハ製造プ
ロセスの比較的早い段階でくぼみを形成しなければなら
ないことである。
−100ボルトでアバランシュ状態となる深いくぼみは
、2700ボルトでエツジ・ブレイクダウンをうけるサ
イリスタを保護しない。他方1.2tooボルトのアバ
ランシュは1.320θボルトヲ阻止できるサイリスタ
にとっては低すぎる。
深いくぼみを使用するアバランシュ方法は、定格が大巾
lこ低下したが生産高が高いのと、定格がわずかに低下
するが生産高が低いのとどちらが良いかと云う選択の余
地をプロセス・エンジニーヤに残す。
泣盟Φ鼠示 この発明の目的は、サイリスタの改良した製造方法を提
供することである。
この発明は、その広い意味で、サイリスタのゲート領域
のほり中央に少なくともlっのレーザ光パルスを当て、
前記サイリスタの阻止電圧を変えることから成る過電圧
保護付きサイリスタの製造方法に在る。
この発明をもつとも良く理解するために、以下の詳細な
説明および添付図面を参照されたい。
望ましい実施例 第1図にサイリスタ/θを示す。
このサイリスタ10は当業者に周知の無形的なサイリス
タである。シリコンから成るサイリスタ10は、10”
 〜jtX1021個原子/CCの濃度マチドープされ
たN十型のカソード・エミッタ領域/2を持つ。代表的
な例では、カソード・エミッタ領域/2の厚みは/j−
,2Qミクロンである。カソード・エミッタ領域/2に
隣接してカソード・ベース領域/IIがある。このカソ
ード・ベース領域滓は、P型でありかつ1016〜10
17個厘子/CCの濃11.1 度までドープされる。代表的な例では、カソード・ベー
ス領域/4tの厚みは7o−qoミクロンであるカソー
ド・エミッタ領域/コとカソード・ベース領域/夕の間
にPN接合/4がある。
カソード・ベース領域/ダに隣接するのはアノード・ベ
ース領域/fである。このアノード参ベース領域lSは
N型でありかつ10 ・−10個原子/c cの濃度ま
でドープされる。アノード・ベース領域/lの厚ろは、
サイリスタに所望されるブレイクダウン電圧性能に依存
する。代表的な例では、アノード・ベース領域7gは所
望のブレイクダウン電圧の各/θボルト毎に7ミクロン
の厚みを持つ。
カソード・ベース領域/亭とアノードΦベース領域/g
の間にPN接合20がある。
γノード争エミッタ領域ココはアノード・ベース領域/
gに隣接する。アノード−エミッタ領域ココはP十型で
ありかつ10 −!×10  個原子/c cの濃度才
でドープされる。代表的な例では、アノード・ベース領
域/lの厚みは70〜!θミクロンである。
アノード・ベース領域/gとアノード・エミッタ領域コ
コの間にはP)i接合−24Iがある。
カソード・ベース領域/4(中にカソード働エミッタ領
域7.2から離れて補助エミッタ領域すなわち浮遊ゲー
ト領域26も形成されている◎この補助エミッタ領域2
ルはN十型でありかつIQ” −j X 10”個原子
/c cの濃度までドープされる。補助エミッタ領域コ
ロとカソード・ベース領域/ダの間にPNN接合コブあ
る。
アルミニウムのオーミック・コンタクト(カソード・エ
ミッタ・コンタクトと云う)−8はサイリスタ/θの頂
面30でカソード・エミッタ領域/−へ付着される。
アルミニウムの別なオーミック・コンタクト3コはサイ
リスタ10の頂面30で補助エミッタ領域24へ付着さ
れる。このオーミック・コンタクト3コは、補助エミッ
タ領域−26とカソード・ベース−@#/りの両方とオ
ーミック電気接触し、かつPNN接合コブ頂面J0と交
差する所でPNN接合コブ硬結する。
ゲート・コンタクト3亭は頂面3θに配置されてカソー
ド・ベース領域lグとオーミック電気接触する。
コンタクトig 、32および34Iは、サイリスタ1
0の頂面30に全て配置され、かつ第1図に示したよう
に互に離される。
モリブデンで作ることが望ましいアノード・エミッタ・
コンタクト36はサイリスタ10の底面Jtへ付着され
てアノード・エミッタ領域ココとオーミック電気接触す
る。
今まで説明して来たサイリスタは総体的にエツジ・ファ
イヤ式のサイリスタである。
この発明を実施する場合、スコープ・トレーサすなわち
カーブ・トレーサIIQはエミッタ・コンタクトコtと
アノード・エミッタ・コンタクト36との間に導体q2
によって電気的に接続される。
サイリスタIOの17%性はカーブ−トレーサ亭0を使
用して測定される。
その後、レーザ(図示しない)を使用してサイリスタ1
0のカソード・ベース領域/ダのほり中央に、すなわち
ゲート領域のほり中央にレーザ光パルスを当て、そして
阻止電圧を決定するために各レーザ光パルスの後でサイ
リスタ/QのIV特性が測定される。レーザ光パルスは
所望の阻止電圧が得られるまで続けられる。
この発明を実施する際に使用されるレーザはルビー・レ
ーザ、Co、レーザ、アルゴン・レーザまたはYAGレ
ーザであり得る。
約20μ秒〜約100秒のパルス幅およびルビー・レー
ザでのコ00ミリ・ジュール−00,2トザでのWOO
ワットのエネルギー7シルスで満足のいく結果が得られ
た。
パルス幅およびエネルギー/パルスが重要でないのは、
所望の結果が得られるまでレーザ光パルスを繰り返せる
からである。
第2図はレーザによって1回以上レーザ光パルスが与え
られた後のサイリスタ10を示す。
レーザ光パルスはアルミニウムのゲート争コンタクト3
4Iを溶かして溶けたアルミニウムがシリコンを若干溶
かし、その後レーザ光パルスがシリコンを若干溶かす。
その結果、シリコンの融解および再凝固のせいでPN接
合−1Oはゲート領域lI+の中央でシリコン本体へ更
にドライブされる。PN接合2oのこの再形成は、表面
ブレイクダウン電圧よりも少し低い電圧でサイリスタI
Oにアバランジューブレイクダウンを受けさせる。
レーザ光パルスは順阻止接合であるPN接合−〇のゲー
ト領域lIq中に局部的な弱いスポットを生じる。レー
ザ光パルスで誘起させられた弱いスポットはゲート領域
り亭の中央でWjA阻止接合をブレイクダウンさせ、そ
してサイリスタ/Qは過電圧から保護される。
第3図および第y図は、この発明で処理されたサイリス
タのrv%性を示す。
第3図および第ダ図に示す17%性を持つサイリスタは
、第1図に示した形状にした。
カソード・エミッタ領域は、/jミクロンの厚みを持ち
、N十型で、/θ20個原子/ c cの表面濃度にド
ープされた。
カソード・ベース領域は、り5ミクロンの厚みを持ち、
pgで、101′個原子/ Q Qの濃度にドープされ
た。
アノード番ベース領域は、120ミクロンの厚みを持ち
、N型で1.tX1013個原子/cc の濃度にドー
プされた。
アノード−エミッタ領域は、73ミクロンの厚みを持ち
、P型で、7017個原子/ccの濃度薔こドープされ
た。
サイリスタは、厚み/jfミクロンで7020個原子/
 CCの表面濃度にドープされたN型の補助エミッタ領
域を有する。
サイリスタは第1図に示したようにカーブ・トレーサへ
接続されて 工v特性が測定された。測定結果は第3図
に示されている。サイリスタの順阻止電圧は約//40
ボルトだった。
その後、10Oμ秒のパルス幅および一〇Qミリ・ジュ
ールのエネルギー・レベルヲ持つルビー・レーサカらサ
イリスタに3回し−サ゛光パルスが当てられた。最初の
2つのレーザ光パルスを当てた後でも何等の変化は無か
ったが、第q図に示したように3つ目のレーザ光パルス
の後ではサイリスタの順阻止電圧が約gooボルトまで
低下した。
レーザ光パルスはアルミニウムのゲー)−コンタクト3
ダを若干溶かし、その上溶けたゲート・コンタクトがレ
ーザ光パルスを若干散乱させることができる。
従って、時には、サイリスタにレーザ光パルスを当てた
後でゲート・コンタクトを付着させることが望ましい。
発明の効果 この発明では、拡散工程の途中でくぼみを形成する必要
が無いので、過電圧保饅のためのアバランシュ電圧の制
御が容易である。
【図面の簡単な説明】
tlE/vAはこの発明で処理中のサイリスタの側断面
図、第一図はレーザ光パルスを当てた後のサイリスタの
側断面図、第3図および第9図は処理前と処理後のサイ
リスタの工V特性曲線図である。 10はサイリスタ、<<+はゲート領域、qoはカーブ
争トレーサ、−一はアノード・エミッタ領域、2gはカ
ソード・エミッタ領域である。 特許出願人代理人  曽 我 道 %へ’i)j42 FIG 3 FIG、 4

Claims (1)

  1. 【特許請求の範囲】 l サイリスタのゲート領域のはゾ中夫に少なくとも1
    つのレーザ光パルスを当て、前記サイリスタの阻止電圧
    を変えることから成る過電圧保護付きサイリスクの製造
    方法。 ユ レーザ光が、ルビー・レーザ光、CO2レーザ光、
    YAGレーザ光およびアルゴン・レーザ光から成る群か
    ら選ばれる特許請求の範囲第1項記載の過電圧保護付き
    サイリスタの製造方法。 ユ レーザ光パルスの幅が、20〜100μ秒である特
    許請求の範囲第1項記載の過電圧保護付きサイリスタの
    製造方法。 弘各レーザ光パルスのエネルギーが約to。 ミリ・ジュールである特許請求の範囲第1項記載の過電
    圧保護付きサイリスタの製造方法。
JP3839883A 1982-03-11 1983-03-10 過電圧保護付きサイリスタの製造方法 Pending JPS58166767A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35710682A 1982-03-11 1982-03-11
US357106 1982-03-11

Publications (1)

Publication Number Publication Date
JPS58166767A true JPS58166767A (ja) 1983-10-01

Family

ID=23404319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3839883A Pending JPS58166767A (ja) 1982-03-11 1983-03-10 過電圧保護付きサイリスタの製造方法

Country Status (7)

Country Link
EP (1) EP0088967B1 (ja)
JP (1) JPS58166767A (ja)
BR (1) BR8301120A (ja)
CA (1) CA1191974A (ja)
DE (1) DE3374972D1 (ja)
IE (1) IE54111B1 (ja)
IN (1) IN156292B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03129879A (ja) * 1989-10-16 1991-06-03 Toshiba Corp 過電圧保護機能付半導体装置及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4514898A (en) * 1983-02-18 1985-05-07 Westinghouse Electric Corp. Method of making a self protected thyristor
EP0310836A3 (de) * 1987-10-08 1989-06-14 Siemens Aktiengesellschaft Halbleiterbauelement mit einem planaren pn-Übergang
DE4215378C1 (de) * 1992-05-11 1993-09-30 Siemens Ag Thyristor mit Durchbruchbereich

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55115364A (en) * 1979-02-28 1980-09-05 Nec Corp Manufacturing method of semiconductor device
JPS5643665A (en) * 1979-09-18 1981-04-22 Minolta Camera Co Ltd Electrophotographic receptor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4087834A (en) * 1976-03-22 1978-05-02 General Electric Company Self-protecting semiconductor device
US4075037A (en) * 1976-05-17 1978-02-21 Westinghouse Electric Corporation Tailoring of recovery charge in power diodes and thyristors by irradiation
DE2928685A1 (de) * 1978-07-20 1980-01-31 Electric Power Res Inst Thyristor mit gesteuertem strom bei spannungsdurchbruch und verfahren zur begrenzung des durchbruchstroms in durchlassrichtung durch einen thyristor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55115364A (en) * 1979-02-28 1980-09-05 Nec Corp Manufacturing method of semiconductor device
JPS5643665A (en) * 1979-09-18 1981-04-22 Minolta Camera Co Ltd Electrophotographic receptor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03129879A (ja) * 1989-10-16 1991-06-03 Toshiba Corp 過電圧保護機能付半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE3374972D1 (en) 1988-01-28
IE830266L (en) 1983-09-11
CA1191974A (en) 1985-08-13
IE54111B1 (en) 1989-06-21
EP0088967A2 (en) 1983-09-21
IN156292B (ja) 1985-06-15
BR8301120A (pt) 1983-11-22
EP0088967A3 (en) 1985-12-27
EP0088967B1 (en) 1987-12-16

Similar Documents

Publication Publication Date Title
US10930733B2 (en) Semiconductor device and method for producing semiconductor device
US7728409B2 (en) Semiconductor device and method of manufacturing the same
CN102983159A (zh) 半导体器件及其制造方法
Harper et al. Properties of Si diodes prepared by alloying Al into n-type Si with heat pulses from a Nd: YAG laser
JP2003059856A (ja) 半導体装置の製造方法
US5717244A (en) Semiconductor device having layers with varying lifetime characteristics
US3489962A (en) Semiconductor switching device with emitter gate
US20130344663A1 (en) Reverse block-type insulated gate bipolar transistor manufacturing method
JPS58166767A (ja) 過電圧保護付きサイリスタの製造方法
JP6763095B2 (ja) 半導体装置及び半導体装置の製造方法
JP2002026341A (ja) 半導体装置及びその製造方法
US4516315A (en) Method of making a self-protected thyristor
US3402460A (en) Attachment of leads to semiconductors
JP4004357B2 (ja) ダイオード
US4555845A (en) Temperature stable self-protected thyristor and method of producing
US4514898A (en) Method of making a self protected thyristor
CN110462839A (zh) Mosfet、mosfet的制造方法以及电力转换电路
CA1298920C (en) Protection of thyristors during turn-on
JPWO2018179798A1 (ja) 半導体装置の製造方法
CA1245370A (en) Temperature stable self-protected thyristor and method of producing
US3363308A (en) Diode contact arrangement
CA1097824A (en) Semiconductor switching device
JPS6119102B2 (ja)
JPH07297415A (ja) 半導体装置とその製造方法
JPS60117643A (ja) 双方向性ツエナ−ダイオ−ド