JPS58165419A - 移相器 - Google Patents
移相器Info
- Publication number
- JPS58165419A JPS58165419A JP57047109A JP4710982A JPS58165419A JP S58165419 A JPS58165419 A JP S58165419A JP 57047109 A JP57047109 A JP 57047109A JP 4710982 A JP4710982 A JP 4710982A JP S58165419 A JPS58165419 A JP S58165419A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- bit
- flip
- phase shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はディジタル移相器に＠する。
（発明の技術的背景とその間１ｅａ）
ｆイジタル移相赫には従来、２横頌のものがある。１つ
は７リツグフロツプに代表されるディジタル素子によっ
て構成する方法−であり、他の１つはｌＩｔ・抵抗回路
（以下ＣＲ−回路と略称）に代表されるアナログ素子に
よって構成する方法である。
は７リツグフロツプに代表されるディジタル素子によっ
て構成する方法−であり、他の１つはｌＩｔ・抵抗回路
（以下ＣＲ−回路と略称）に代表されるアナログ素子に
よって構成する方法である。
フリッププロップによって構成する従来の移相器の例を
ＳｔＳ及び１Ｉ２１１１に示す。
ＳｔＳ及び１Ｉ２１１１に示す。
１１−はアリツブ７０ツブ（１ａ ト（１ｈ ）でシフ
トレジスタを＋ｌＩＩ成し、キャリア（３）に対して遅
延を加えろ事によって各段から移相出力を得るものであ
る。ａ択スイッチ（２）Ｋよって所望の移相信号を出力
端・５）より得ることができる。同図では８段のシフト
レジスタを用いである。キャリア間波数をｆ、ｏとし％
ＰｉＪ図の方式で０〜ｇ、ｇ、 ｆＪステップの移相器
を構成するためには、遅延信号（４）として８ｆｏの喝
波教信号を必要とする。第２１１ｉ１はフリップフロッ
プによって構成する従来の方法の他の例である。
トレジスタを＋ｌＩＩ成し、キャリア（３）に対して遅
延を加えろ事によって各段から移相出力を得るものであ
る。ａ択スイッチ（２）Ｋよって所望の移相信号を出力
端・５）より得ることができる。同図では８段のシフト
レジスタを用いである。キャリア間波数をｆ、ｏとし％
ＰｉＪ図の方式で０〜ｇ、ｇ、 ｆＪステップの移相器
を構成するためには、遅延信号（４）として８ｆｏの喝
波教信号を必要とする。第２１１ｉ１はフリップフロッ
プによって構成する従来の方法の他の例である。
原損嗜を分鴫！ｎｓＫよ抄分喝してキャリアｑ４を作る
。キャリアは位相反転！ｄａＫｊ−ｐて１８ｏ・の移相
を受け、フリップ７ｗｙプ（１０ａ）Ｑｌｏｄ） Ｋ
１ ッて各々９Ｇ？４５・、 ２２．５・、１１゜２５
”の移相を受ける。
。キャリアは位相反転！ｄａＫｊ−ｐて１８ｏ・の移相
を受け、フリップ７ｗｙプ（１０ａ）Ｑｌｏｄ） Ｋ
１ ッて各々９Ｇ？４５・、 ２２．５・、１１゜２５
”の移相を受ける。
フリップフロップによるラッチを確実にする九め４延素
子（１７ト１７ｄ） Ｋよって１段毎に信号の遅延を行
なう、遷延量は？リップフロッグの立上抄時間以上、且
つ段数をＮとし最小移相量に対応する時間Ｔとしてｒ
／ Ｎ以下であればよい、スイッチ（１１ト１１ ｅ
）の切替（よりて所望の移相を受は九出力が出力端ａ・
に得られる。スイッチ（ｌｌａ）が２°、スイッチ（ｌ
ｉｅ）が２４のピットに対応する。Ｎのピット種変を持
つ移相器を得るくはキャリア周ｔＩＬａをｆｏとしてｆ
ｏ−がの周波数を、持つ原振を必要とする。
子（１７ト１７ｄ） Ｋよって１段毎に信号の遅延を行
なう、遷延量は？リップフロッグの立上抄時間以上、且
つ段数をＮとし最小移相量に対応する時間Ｔとしてｒ
／ Ｎ以下であればよい、スイッチ（１１ト１１ ｅ
）の切替（よりて所望の移相を受は九出力が出力端ａ・
に得られる。スイッチ（ｌｌａ）が２°、スイッチ（ｌ
ｉｅ）が２４のピットに対応する。Ｎのピット種変を持
つ移相器を得るくはキャリア周ｔＩＬａをｆｏとしてｆ
ｏ−がの周波数を、持つ原振を必要とする。
以上＠１図、第２図の例においては、いずれも移相精ｆ
Ｋ見合っただけの高い周波数の原＠、及びその原振周波
数にて動作するフリップフロップ等の回路素子が必要で
ある。この点が、これらの方式における欠点である。
Ｋ見合っただけの高い周波数の原＠、及びその原振周波
数にて動作するフリップフロップ等の回路素子が必要で
ある。この点が、これらの方式における欠点である。
次ＫＣＥｉＨ路によって構成される移相回路の例を第３
図に示す、［振鴎は位相反転ａ（３１で１８０’の移相
を受け％ＲＩＣ１〜ａ４Ｃ４の０８回路で１８０°以下
の移相を受ける。Ｃａ回路で移相を受けた信号はパ□。
図に示す、［振鴎は位相反転ａ（３１で１８０’の移相
を受け％ＲＩＣ１〜ａ４Ｃ４の０８回路で１８０°以下
の移相を受ける。Ｃａ回路で移相を受けた信号はパ□。
ッファ（２２ｍ−’２２ｃ ）によ〉１１形、増幅され
て次段の−。
て次段の−。
移相を受は番、各段Ｏ移相−・は各Ｃ０ＲＫよりて決定
され、通常は９Ｇ’、４５°、２２．５’・・・（１８
０シＰ：Ｎは整＊）Ｋ選ばれる。各々の移相量をスイッ
チ（２１ａ〜２１１）Ｋよって選択・組合せることによ
り所望の箒装置を得もことができる。
され、通常は９Ｇ’、４５°、２２．５’・・・（１８
０シＰ：Ｎは整＊）Ｋ選ばれる。各々の移相量をスイッ
チ（２１ａ〜２１１）Ｋよって選択・組合せることによ
り所望の箒装置を得もことができる。
この方式の欠点は最上位ピッ）Ｋ相当する部分の０１％
定数に対し％最上位ビットの移相量に相当するＣａｉ！
数以下の楕蜜が要求される事である。
定数に対し％最上位ビットの移相量に相当するＣａｉ！
数以下の楕蜜が要求される事である。
一般に抵抗、５ａｔ一種変よ〈製作する事は困−である
から、この方式によれば多ピットの移相器を製作する事
は１暖である。
から、この方式によれば多ピットの移相器を製作する事
は１暖である。
この蝿が０８回１１による従来の方式の欠点である。
以上、従来の方法によれば、どの方法によっても多ピッ
トの移相−を形成する事に困−がある。
トの移相−を形成する事に困−がある。
（４嘴の目的〕
このｌｉｅ４呟、上述した従来の移相器の問題点く−み
てなされ丸もので、１１作容易な充分種変の高い多ピッ
トのｓ４＠ａを提供することを目的とする。
てなされ丸もので、１１作容易な充分種変の高い多ピッ
トのｓ４＠ａを提供することを目的とする。
（Ａ明の概−、、〕
この発明は５上１位ビットの移相を７リツプフロツプに
よって行ない下位ピットの移相をＣｆ１−回路によって
行なう。
よって行ない下位ピットの移相をＣｆ１−回路によって
行なう。
この発明によれば、従来必要とされ九高ｌｌｌ波用フリ
ップフロップも高程ば容量・抵抗も使用しない移相器が
得られる。ツリツブフロップの動作同波数が低いという
事から、安価となるのみならず消費電力の低下も得ら−
れる。を九、使用する容量・抵抗の種変が低い亀のでよ
いとめう事はそれだけ製作が容易となり、価格の低下が
得られ、また温変変化率に対する性能の劣化を防−ぐこ
とができる。
ップフロップも高程ば容量・抵抗も使用しない移相器が
得られる。ツリツブフロップの動作同波数が低いという
事から、安価となるのみならず消費電力の低下も得ら−
れる。を九、使用する容量・抵抗の種変が低い亀のでよ
いとめう事はそれだけ製作が容易となり、価格の低下が
得られ、また温変変化率に対する性能の劣化を防−ぐこ
とができる。
第４１１に本＠明−実施例の回路脅威を示す。２πを５
ピツトの種変で移相す１事ができるものである。最上位
ピットは簡単のため位相反転！３０によって得られる１
８０・の移相の有無を選択する。
ピツトの種変で移相す１事ができるものである。最上位
ピットは簡単のため位相反転！３０によって得られる１
８０・の移相の有無を選択する。
これは３１ｍのスイッチによつで選択される。
さらに第２．第３ビツトの上位ピットは各々クリップフ
ロップ＄２ａ 、 ３２ｂ Ｋよって得られる９０°。
ロップ＄２ａ 、 ３２ｂ Ｋよって得られる９０°。
４５・の移相の有無を選択する。これ杜１１ｂ 、 ３
１ｃのスイッチによって選択され番、このときツリツブ
フロップのラッチを確実にする丸め、遅延素子３１８
ｅ ３γｂが用いられる。これに必−とする遅延量は、
フリップフロップによる移相器の最小値（この例では４
５”）Ｋ対応する時間の段数（この例では２）倍以下で
、且つフ゛す；プフロツブの立上り時間以上ｆ６る。ツ
リツブフロップのクロックは原Ｓ＠を分ｍｓ（至）で分
局して得る。
１ｃのスイッチによって選択され番、このときツリツブ
フロップのラッチを確実にする丸め、遅延素子３１８
ｅ ３γｂが用いられる。これに必−とする遅延量は、
フリップフロップによる移相器の最小値（この例では４
５”）Ｋ対応する時間の段数（この例では２）倍以下で
、且つフ゛す；プフロツブの立上り時間以上ｆ６る。ツ
リツブフロップのクロックは原Ｓ＠を分ｍｓ（至）で分
局して得る。
礪４．礪５ピットの下位ピットに相当する移相器は各々
Ｃａ回路（ＦＬｏ”Ｃｔｏ ｅ Ｒｔｔ・Ｃ■）及びパ
、７ア（３３ｍ 、 ３３ｂ） Ｋよって得られる。こ
のときＲＩＩＯ・Ｃ１ｏ及び”１１・Ｃ１１はキーリア
１３１に対して、必要な欅４＠Ｉｔ（この例では２２．
５・、 １１２５°）が得先られる１直とする。
Ｃａ回路（ＦＬｏ”Ｃｔｏ ｅ Ｒｔｔ・Ｃ■）及びパ
、７ア（３３ｍ 、 ３３ｂ） Ｋよって得られる。こ
のときＲＩＩＯ・Ｃ１ｏ及び”１１・Ｃ１１はキーリア
１３１に対して、必要な欅４＠Ｉｔ（この例では２２．
５・、 １１２５°）が得先られる１直とする。
この４合、ツリツブフロップの動作遠吠は、第１図及び
填２図に示し九従来の移相６と比べれば３ピツ）Ｉｆの
移相６に要求されるものと等しい。
填２図に示し九従来の移相６と比べれば３ピツ）Ｉｆの
移相６に要求されるものと等しい。
また、 （ＪＬ回路に要求される精度は、第３図に承し
九従来の移相−と比べれば２ピツト精蜜の格楢尋に要求
されるもの゛と等し、い。
九従来の移相−と比べれば２ピツト精蜜の格楢尋に要求
されるもの゛と等し、い。
第４１１に承し友実゛總例においては特に５ピツトの移
相器についてのみ述べたが、当然他のピットの移相器に
しいても、上位ピットについてフリップフロップを用い
、下位ピットについて０８回路を用いる事によって本発
明を実施することができる。また、酸上位ビットくつ−
て特に位相反転器（至）を用いたが、この部分を＠２ピ
ットと同様にフリップ７Ｏツブを用いて構成しても開用
の効果が得られる。
相器についてのみ述べたが、当然他のピットの移相器に
しいても、上位ピットについてフリップフロップを用い
、下位ピットについて０８回路を用いる事によって本発
明を実施することができる。また、酸上位ビットくつ−
て特に位相反転器（至）を用いたが、この部分を＠２ピ
ットと同様にフリップ７Ｏツブを用いて構成しても開用
の効果が得られる。
まえ、実施例においては第２．嬉３ビットをフリップフ
ロップにより、第４．嬉５ピットを０８回路により構成
したが、例えば嬉１．＠２ピットをフリップフロップ、
第３．４．５ビツトをＣａ回路、あるいは＄１．２．３
．４ビツトをプリップ７０ツブ、第５ビツトをＣＲ４１
ｌ路というように、Ｃａ回路による最上位ピットがフｉ
ツブフロップ回路による蛾下位ピットよ抄も１門ビット
とならない１□ 構成であれば、どのような組合せ（よっても本発・・、
：１ 明の効果を得ることができ；ｂ ｇ、、、［移相器を示
す図、檎３ｖ！Ｊは０８回路による従来の欅４１！虐を
示す図、ＩＩＩＪ図は本発明の一実施例の移ｍａを承す
１である。
ロップにより、第４．嬉５ピットを０８回路により構成
したが、例えば嬉１．＠２ピットをフリップフロップ、
第３．４．５ビツトをＣａ回路、あるいは＄１．２．３
．４ビツトをプリップ７０ツブ、第５ビツトをＣＲ４１
ｌ路というように、Ｃａ回路による最上位ピットがフｉ
ツブフロップ回路による蛾下位ピットよ抄も１門ビット
とならない１□ 構成であれば、どのような組合せ（よっても本発・・、
：１ 明の効果を得ることができ；ｂ ｇ、、、［移相器を示
す図、檎３ｖ！Ｊは０８回路による従来の欅４１！虐を
示す図、ＩＩＩＪ図は本発明の一実施例の移ｍａを承す
１である。
１ａ〜ｔｈ・・・フリップ７Ｏツブ
２・・・スイッチ
３・・・キャリア信号
１０Ｊ１〜１０ｄ・・・フリップフロップ１１ａ〜ｌｉ
ｄ・・・スイッチ １４・・・キャリア信号 ２１１〜２１ｅ・・・スイッチ ２３・・・キャリア信号 ３２ａ、 ３３ｂ−ｙリップ７ａｙプ ３３町３３ｂ・・・バッファ ｓｔａ、３１ｅ・・・スイッチ ロ・・・午ヤリア信４ ３６・・・＋周器 ぺ ７゜ 代−人 斧瑠士 則 近 麿 佑 （壇か１名）
ｄ・・・スイッチ １４・・・キャリア信号 ２１１〜２１ｅ・・・スイッチ ２３・・・キャリア信号 ３２ａ、 ３３ｂ−ｙリップ７ａｙプ ３３町３３ｂ・・・バッファ ｓｔａ、３１ｅ・・・スイッチ ロ・・・午ヤリア信４ ３６・・・＋周器 ぺ ７゜ 代−人 斧瑠士 則 近 麿 佑 （壇か１名）
Claims (1)
- ディジタル情報によって移相量を指定する杉弐〇移相器
において、フリップフロラ、プと、容酸・抵抗直列回路
とを備え、上位ピットに対応する移相量はフリップフロ
ップによって得％ Ｆ位ビットに対応する移相量は容曖
、・抵抗直列回路によって得る事を特徴とする移相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57047109A JPS58165419A (ja) | 1982-03-26 | 1982-03-26 | 移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57047109A JPS58165419A (ja) | 1982-03-26 | 1982-03-26 | 移相器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58165419A true JPS58165419A (ja) | 1983-09-30 |
Family
ID=12766007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57047109A Pending JPS58165419A (ja) | 1982-03-26 | 1982-03-26 | 移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58165419A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6461116A (en) * | 1987-08-31 | 1989-03-08 | Nec Corp | Delay circuit |
| EP1215863A3 (en) * | 2000-12-18 | 2005-12-07 | Matsushita Electric Industrial Co., Ltd. | Phase shifter |
-
1982
- 1982-03-26 JP JP57047109A patent/JPS58165419A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6461116A (en) * | 1987-08-31 | 1989-03-08 | Nec Corp | Delay circuit |
| EP1215863A3 (en) * | 2000-12-18 | 2005-12-07 | Matsushita Electric Industrial Co., Ltd. | Phase shifter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200826503A (en) | All digital pulse-width control apparatus | |
| JPH0787375B2 (ja) | Ｐｗｍ型ｄ／ａ変換器 | |
| US7956785B2 (en) | Return to zero digital to analog converter and converting method thereof | |
| US7342430B1 (en) | Write strategy with multi-stage delay cell for providing stable delays on EFM clock | |
| JP3918777B2 (ja) | パルス幅変調回路 | |
| JPS58165419A (ja) | 移相器 | |
| JPH07239240A (ja) | 物理量検出装置 | |
| JP3272533B2 (ja) | マルチプレクサ回路およびデマルチプレクサ回路 | |
| JPH05191238A (ja) | Ｐｗｍ回路 | |
| US20040263266A1 (en) | Arrangement and method for digital delay line | |
| JPH09168035A (ja) | 伝送データ整形装置 | |
| JPS63260218A (ja) | 制御発振器 | |
| JPH08330946A (ja) | 時間計数回路及びカウンタ回路 | |
| JPS62192097A (ja) | シフトレジスタ回路 | |
| JP2024022445A (ja) | エントロピーソース回路 | |
| JP2008294492A (ja) | 多相クロック生成回路 | |
| JPH0514153A (ja) | 二相クロツク信号発生回路 | |
| JP2003198373A (ja) | Ｐｗｍ変換回路、ｄ／ａ変換器およびｐｗｍ変換方法 | |
| JP3195556B2 (ja) | 時間計数回路及びパルス信号生成方法 | |
| SU805305A1 (ru) | Параллельный комбинационный сумма-TOP HA пРибОРАХ C пЕТлЕй гиСТЕРЕзиСА | |
| JP2712725B2 (ja) | 並列ディジタル信号のラッチ装置 | |
| JPH05259895A (ja) | 奇数分周器 | |
| JPH05308263A (ja) | ディジタル位相比較器 | |
| JPS62260418A (ja) | フリツプフロツプ回路 | |
| JPS6390236A (ja) | 誤り率劣化警報回路 |