JPS5816322A - Input and output controllng system of information processing system - Google Patents
Input and output controllng system of information processing systemInfo
- Publication number
- JPS5816322A JPS5816322A JP11370281A JP11370281A JPS5816322A JP S5816322 A JPS5816322 A JP S5816322A JP 11370281 A JP11370281 A JP 11370281A JP 11370281 A JP11370281 A JP 11370281A JP S5816322 A JPS5816322 A JP S5816322A
- Authority
- JP
- Japan
- Prior art keywords
- input
- transmission
- output
- transmission request
- mpx4
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、情報処理システムの入出力制御方式に関し、
特に、入出力制御に複数の入出力処理装置を適用して、
入出カスループツトを向上しようとする場合に好適な情
報処理システムの入出力制御方式に関する。[Detailed Description of the Invention] The present invention relates to an input/output control method for an information processing system,
In particular, by applying multiple input/output processing devices to input/output control,
The present invention relates to an input/output control method for an information processing system suitable for improving input/output throughput.
近年、入出力装置の制御を専用に行う入出力処理装置を
、情報処理装置と入出力装置との間に置き、データ転送
スループットを向上させることが行われるようになつ九
。このとき、スループットをよシ向上するために、複数
の入出力処理装置を置くことも行われる。しかし、そう
なると、複数の入出力処理装置に負荷を平等忙分担させ
、できるだけ高いデータ転送スループツ）ｆ達成するこ
とが大きな課題になる。In recent years, an input/output processing device dedicated to controlling the input/output device has been placed between the information processing device and the input/output device to improve data transfer throughput9. At this time, multiple input/output processing devices are sometimes installed in order to further improve throughput. However, in this case, it becomes a big problem to distribute the load evenly among a plurality of input/output processing devices and to achieve as high a data transfer throughput as possible.
今、入出力処理装置の行う処理をＰ、 、 Ｐ、 ＃・
・・。Now, the processing performed by the input/output processing device is P, , P, #・
....
Ｐｒとし、すべての入出力処理装置が同じ機能であると
する。処理要求（Ｐ＋ −Ｐ嘗−・・・、Ｐ＋ ）は、
情報処理装置または入出力装置から、入出力処理装置に
発行される。Assume that all input/output processing devices have the same function. The processing request (P+ -P嘗-...,P+) is
Issued from an information processing device or an input/output device to an input/output processing device.
この場合、各入出力処理装置が、互いに独立に処理要求
をさばくと、Ｐｇ ｓ ｐ黛ｓ・・・、Ｐｔのす−ビス
が不平等になるという問題があった。In this case, if each input/output processing device handles processing requests independently from each other, there is a problem in that the services of Pgsp, Pt..., Pt become unequal.
また、それぞれの入出力処理装置に機能を固定的に割り
当てる場合、複数の処理要求を１つの入出力処理装置が
取込むと、遊びの入出力処理装置が発生するといった問
題もある。Furthermore, when functions are fixedly assigned to each input/output processing device, there is a problem in that idle input/output processing devices occur when one input/output processing device receives a plurality of processing requests.
これらの問題を解決するため、従来は、下記の方法があ
った。In order to solve these problems, the following methods have conventionally been used.
（１）情報処理装置側で処理要求をあらかじめスケジュ
ールして入出力処理装置に処理要求を行う。(1) The information processing device side schedules a processing request in advance and issues the processing request to the input/output processing device.
しかし、この方法では、入出力装置からの処理要求はス
ケジュールできない。However, with this method, processing requests from input/output devices cannot be scheduled.
（２）情報処理装置の主記憶を利用して、複数の入出力
処理装置相互が主記憶を介して交信し、各スが多くなる
。(2) Using the main memory of the information processing device, a plurality of input/output processing devices communicate with each other via the main memory, and the number of each device increases.
本発明の目的は、上記した問題を解決し、入出力処理装
置の負荷を均一化し、処理要求毎のサービス度合を均等
化する入出力制御方式を提供することにある。An object of the present invention is to provide an input/output control method that solves the above problems, equalizes the load on input/output processing devices, and equalizes the level of service for each processing request.
本発明は、このような目的を達成する九めに、入出力処
理装置側で次に実行すべき処理を決められるようにし、
あらかじめ定められ良順序で、１度に１つずつ処理を行
うようにしたことに特徴がある。The present invention enables the input/output processing device to determine the next process to be executed, in order to achieve such an objective.
The feature is that processing is performed one at a time in a predetermined order.
以下、本発明の一実施例を図によシ説明する。Hereinafter, one embodiment of the present invention will be explained with reference to the drawings.
第１図は、複数の入出力処理装置（以下、ＩＯＰという
。）３が、情報処理装置（以下、ＣＰＵという。）１と
バス２によって接続されておシ、これらのｌ０Ｐ３Ｈ、
マルチプレクサ（以下、ＭＰＸというｃ、）４によって
、伝送路６に接続された通信制御装置（以下、ＳＴとい
う。）５に接続されている。ｌ０Ｐ３の処理内容には、
「送信」と「受信」の２つがある。送信処理は、ＣＰＵ
１からの要求（送信要求）によっておこシ、受信処理は
、ＭＰＸ４からの要求（受信要求）によシ起動される。In FIG. 1, a plurality of input/output processing devices (hereinafter referred to as IOP) 3 are connected to an information processing device (hereinafter referred to as CPU) 1 by a bus 2, and these l0P3H,
It is connected to a communication control device (hereinafter referred to as ST) 5 connected to a transmission line 6 by a multiplexer (hereinafter referred to as MPX) 4 . The processing contents of l0P3 include:
There are two types: "sending" and "receiving". Transmission processing is performed by the CPU
The reception process is started by a request (transmission request) from MPX 4 (reception request).
ＭＰＸ４は、ＳＴ５からデータ受信完了を報告されると
、受信可能なｌ０Ｐ３のうちの１つを選び、受信要求を
行う。When MPX4 is notified of data reception completion from ST5, it selects one of the receivable l0P3s and issues a reception request.
ｌ０Ｐ３は、後述するように、ＭＰＸ４に対して、受信
可を指示する手段と、ＣＰＵＩから送信要求を１つずつ
取シ出す手段を有している。As will be described later, the l0P3 has means for instructing the MPX4 to accept requests, and means for extracting transmission requests one by one from the CPUI.
このとき、各ｌ０Ｐ３が単純に、送信要求を取シ出ｔ、
、ＭＰＸ４に対して送信要求を行うと、すべてのｌ０Ｐ
３が送信をしようとして、受信要求をさばけるｌ０Ｐ３
がなくなってしまうという問題がある。At this time, each l0P3 simply retrieves the transmission request t,
, when a transmission request is made to MPX4, all l0P
3 is about to send, and l0P3 handles the reception request.
The problem is that it disappears.
ま九、送信要求を１つのｌ０Ｐ３が複数個、ＣＰＵＩか
らとり込むと、空のｌ０Ｐ３があるにもかかわらず、１
台のｌ０Ｐ３が送信要求を抱えこんでしまうという負荷
の片寄シが発生する。Nine, when one l0P3 receives multiple transmission requests from the CPUI, even though there is an empty l0P3, one
A load imbalance occurs in which each L0P3 is loaded with transmission requests.
そこで、本発明では、第２図のタイミングチャートおよ
び第３図のフローチャートで示すように制御を行い、送
信要求の取シ出しと、受信可信号のＭＰＸ４への送出を
交互に行う。Therefore, in the present invention, control is performed as shown in the timing chart of FIG. 2 and the flowchart of FIG. 3, and the extraction of the transmission request and the transmission of the receivable signal to the MPX 4 are performed alternately.
これを、以下詳細に説明する。This will be explained in detail below.
（１）送信要求がＣＰＵＩから発行されているかどうか
をサーチする。(1) Search whether a transmission request is issued from the CPUI.
（２）発行されていなければ、受信可信号をオンにして
、受信データの到着に備える。(2) If not issued, turn on the ready signal to prepare for the arrival of received data.
（３）このとき受信要求がなければタイマをスタートさ
せ、一定時間だけ、受信を持つ。(3) If there is no reception request at this time, start a timer and receive reception for a certain period of time.
（４）一定時間内に受信要求がなくタイマがタイム・ア
ウトすると、受信可信号をオフにする。(4) If there is no reception request within a certain period of time and the timer times out, the receivable signal is turned off.
（５） 再度送信要求をチェックしにくい。(5) It is difficult to check the transmission request again.
（６）送信要求があった場合は、送信要求を１個だけＣ
ＰＵ１からｌ０Ｐ３へ取シ込む。(6) If there is a transmission request, send only one transmission request
Import from PU1 to l0P3.
（７）送信をＭＰＸ４に対して行う。(7) Transmit to MPX4.
（８）送信を終了すると、受信可信号をオンにする。(8) When the transmission is finished, turn on the ready signal.
（９）受信要求がおるとＭＰＸから通知されると、受信
処理を行う。(9) When notified from MPX that there is a reception request, reception processing is performed.
αＧ 受信処理を終了すると、受信可信号をオフとした
後、送信要求をチェックする。When the αG reception process is completed, the receivable signal is turned off and the transmission request is checked.
第４図は、上述した処理を行なうｌ０Ｐ３の具体的構成
の一実施例を示すものである。FIG. 4 shows an example of a specific configuration of l0P3 that performs the above-described processing.
図に示すように、ｌ０Ｐ３ｕ、ＣＰＵＩのバス２とのイ
ンタフェース制御を司るバスインタフェース部７、ＭＰ
Ｘ４とのインタフェース制御を行うＭＰＸインタフェー
ス部８、送信要求の有無をチェックする送信要求サーチ
部９、データの送信を行う送信部１０．データの受信を
行う受信部１１、これらのブロックに各Ｓａ令を発行し
、ｌ０Ｐ３全体の制御を行う制御部１２がら成っている
。第５図は制御部１２での処理の流れの一例を示すフロ
ーチャートである。As shown in the figure, the l0P3u, a bus interface section 7 that controls the interface with the CPU bus 2, and an MP
MPX interface section 8 that controls the interface with X4, a transmission request search section 9 that checks the presence or absence of a transmission request, and a transmission section 10 that transmits data. It consists of a receiving section 11 that receives data, and a control section 12 that issues Sa commands to these blocks and controls the entire l0P3. FIG. 5 is a flowchart showing an example of the flow of processing in the control unit 12.
制御部１２からの動作開始指令によって、送信要求サー
チ部９、送信部１０．受信部１１け動作する。In response to an operation start command from the control section 12, the transmission request search section 9, the transmission section 10. The receiving section 11 operates.
送信要求サーチ部９は、信号線１３の信号によシ起動さ
れると、１回だけ、ｃＰＵｌのメモリ（図示せず）の内
容をバス２、バスインタフェース部７を介して読み出し
、ｃＰＵｌからの送信要求の有無を判定し、その結果を
信号線１４にて、制御部１２にもどす。制御部１２では
送信要求があると送信部１ｏに信号線１５を介して起動
のための信号を送る。When activated by the signal on the signal line 13, the transmission request search section 9 reads the contents of the memory (not shown) of the cPUl via the bus 2 and the bus interface section 7 only once, and reads the contents from the cPUl. The presence or absence of a transmission request is determined, and the result is returned to the control unit 12 via a signal line 14. When the control section 12 receives a transmission request, it sends an activation signal to the transmitting section 1o via the signal line 15.
送信部１０ａ、信号線１５の信号にょシ起動されるとバ
スインタフェース部７ｔ−介して、データ４ｃＰＵｌの
メモリから読み出し、読み出したデータをＭＰＸインタ
フェース部８を介して、ＭＰＸ４へ送信する。送信が終
了すると、信号線１６の信号によって制御部１２に通知
する。制御部１２では、この終了信号によシ、信号線１
７を介して受信可信号をＭＰＸ４に通知するとともに、
タイマを初期値に設定する。信号線１８を介してＭＰＸ
４から受信要求信号が送られて来ると、信号線１９を通
して受信部１１に起動のための信号を送る。When the transmitting section 10a is activated by a signal on the signal line 15, it reads data from the memory of the data 4cPU1 via the bus interface section 7t, and transmits the read data to the MPX 4 via the MPX interface section 8. When the transmission is completed, the controller 12 is notified by a signal on the signal line 16. In response to this end signal, the control unit 12 connects the signal line 1.
In addition to notifying the receivable signal to MPX4 via 7,
Set the timer to its initial value. MPX via signal line 18
When a reception request signal is sent from 4, a signal for activation is sent to the receiving section 11 through a signal line 19.
受信部１１は、制御部１２からの信号線１９の信号によ
シ起動されると、ＭＰＸインタフェース部８ｔ−介して
、ＭＰＸ４からデータを受信し、バスインタフェース部
７、バス２を介してＣＰＵＩのメモリに書き込む。受信
動作が終了すると、信号線２０の信号により、制御部１
２に通知する。When activated by a signal on the signal line 19 from the control unit 12, the reception unit 11 receives data from the MPX 4 via the MPX interface unit 8t, and sends data to the CPU via the bus interface unit 7 and the bus 2. write to memory. When the receiving operation is completed, the control unit 1 is activated by the signal on the signal line 20.
Notify 2.
制御部では、この終了信号によシ、信号線１７上の受信
可信号をオフにするとともに、再び、信号線１３を介し
て起動信号を送信要求サーチ部９忙送シ送信要求サーチ
を行なう。In response to this end signal, the control section turns off the receivable signal on the signal line 17, and again sends a start signal via the signal line 13 to the transmission request search section 9 to search for a busy transmission request.
また、タイマが設定されてから所定時間経過するまで、
すなわち、タイマの値が０になるまで、受信要求がなけ
れば、上述したと同様に受信可信号をオフにして、起動
信号を送信要求サーチ部９に送る。In addition, until the specified time elapses after the timer is set,
That is, if there is no reception request until the timer value reaches 0, the receivable signal is turned off and a start signal is sent to the transmission request search section 9 in the same manner as described above.
本発明は上記の実施例に限定されるものではない。次の
ような変形例も含む。The invention is not limited to the above embodiments. The following modifications are also included.
受信処理を優先して処理するようにもできる。It is also possible to give priority to reception processing.
この場合は、受信完了後、再度受信要求の有無をチェッ
クするようにすることと、イニシャル時にまず受信可信
号のオンから始めるようにすればよい。In this case, after the reception is completed, the presence or absence of a reception request may be checked again, and at the time of initialization, the receivable signal may be turned on first.
以上述べたように、本発明によれば、
（１１入出力処理装置側で次に実行すべき処理を決めら
れる。As described above, according to the present invention, (11) the input/output processing device side can determine the next process to be executed.
１２）あらかじめ定められた順序で各種の処理を各入出
力処理装置が実行する。12) Each input/output processing device executes various processes in a predetermined order.
（３）１度には、１つの処理（例えば、送信、受信）の
み行う。(3) Only one process (for example, transmission, reception) is performed at a time.
ことができるので、各入出力処理装置の負荷を均一化し
、処理要求毎のサー・ビス度合を均等化できるという効
果がある。This has the effect of equalizing the load on each input/output processing device and equalizing the level of service for each processing request.
ｌｓ１図は本発明の詳細な説明するための情報処理シス
チェの構成図、第２図は本発明による制御方式の一例の
タイムチャート、第３図は本発明の制御方式の一例を説
明するフローチャート、第４図は本発明による入出力処
理装置の一実施例を示すブロン１り図、第５図は第４図
の制御部の制御論理を示すフローチャートである。
１・・・情報処理装置、２・・・バス、３・・・入出力
処理装置、４・・・マルチプレクサ、５・・・ステーシ
ョン、６・・・伝送路、１２・・・制御部。
第 １ 図
！
（
第 ２ 磨
′ｆＪＢ ロls1 is a configuration diagram of an information processing system for explaining the present invention in detail, FIG. 2 is a time chart of an example of the control method according to the present invention, and FIG. 3 is a flow chart explaining an example of the control method of the present invention. FIG. 4 is a block diagram showing one embodiment of the input/output processing device according to the present invention, and FIG. 5 is a flowchart showing the control logic of the control section of FIG. 4. DESCRIPTION OF SYMBOLS 1... Information processing device, 2... Bus, 3... Input/output processing device, 4... Multiplexer, 5... Station, 6... Transmission path, 12... Control unit. Figure 1! (2nd ma'fJB
Claims (1)
処理装置を有する情報処理システムにおいて、 上記入出力処理装置に、送信要求を探索する第１の手段
と、受信可であることを指示する第２の手段とを備え、
上記入出力処理装置側で次に実行すべき処理を決められ
るようにし、かつ、所定の順序で１度に１つずつ処理を
行なうようにしたことを特徴とする入出力制御方式。 ２、上記第１の手段と上記第２の手段とを交互に起動す
るように制御し、送信要求の取シ出しと受信可の指示と
を交互に行なうようにしたこと全特徴とする特許請求の
範囲第１項記載の入出力制御方式。[Claims] 1. In an information processing system having an information processing device and a plurality of input/output processing devices connected to the information processing device, the input/output processing device includes a first means for searching for a transmission request, and a first means for searching for a transmission request; and a second means for indicating that it is possible,
An input/output control method characterized in that the input/output processing device side can determine the next process to be executed, and the processes can be executed one at a time in a predetermined order. 2. A patent claim that is characterized in that the first means and the second means are controlled to be activated alternately, so that the request for transmission and the instruction that the request can be received are alternately performed. The range of input/output control method described in item 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11370281A JPS5816322A (en) | 1981-07-22 | 1981-07-22 | Input and output controllng system of information processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11370281A JPS5816322A (en) | 1981-07-22 | 1981-07-22 | Input and output controllng system of information processing system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5816322A true JPS5816322A (en) | 1983-01-31 |
Family
ID=14619001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11370281A Pending JPS5816322A (en) | 1981-07-22 | 1981-07-22 | Input and output controllng system of information processing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5816322A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161717A (en) * | 1983-03-04 | 1984-09-12 | Fujitsu Ltd | Priority decision system |
| US5158716A (en) * | 1988-04-02 | 1992-10-27 | Sanko Electric Machine Manufacturer Co. Ltd. | Atomizer for hairdressing |
-
1981
- 1981-07-22 JP JP11370281A patent/JPS5816322A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161717A (en) * | 1983-03-04 | 1984-09-12 | Fujitsu Ltd | Priority decision system |
| US5158716A (en) * | 1988-04-02 | 1992-10-27 | Sanko Electric Machine Manufacturer Co. Ltd. | Atomizer for hairdressing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1275328C (en) | Apparatus and method for responding to an aborted signal exchange between subsystems in a data processing system | |
| JPS5816322A (en) | Input and output controllng system of information processing system | |
| EP0355856A1 (en) | Daisy chain interrupt processing system | |
| JPH06301644A (en) | Data transfer method | |
| JP2792866B2 (en) | Buffer pool pre-expansion device | |
| JPH11242506A (en) | Programmable controller | |
| JPH09218859A (en) | Multiprocessor control system | |
| JPS58182737A (en) | Information processor | |
| JPS61271555A (en) | Transferring system for direct memory access | |
| JPS61264829A (en) | Control system for interruption of network controller | |
| JPH0417492B2 (en) | ||
| JPH079640B2 (en) | Bus occupancy control method | |
| JPH04280345A (en) | Data transfer controller | |
| JPH05120215A (en) | Input/output controller | |
| JPH08221106A (en) | Programmable controller | |
| JPS60103840A (en) | Information transfer system | |
| JPH0253816B2 (en) | ||
| JPH08101810A (en) | Bus control method | |
| JPS62190544A (en) | Higher link unit for programmable controller | |
| JPH03256152A (en) | Input/output channel device | |
| JPH0973389A (en) | Serial interface transfer device | |
| JPS5977565A (en) | Information processor | |
| JPH0594386A (en) | File transfer method | |
| JPH04223546A (en) | Request competition control system | |
| JPH077954B2 (en) | Control device |