JPS58162058A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58162058A
JPS58162058A JP4422382A JP4422382A JPS58162058A JP S58162058 A JPS58162058 A JP S58162058A JP 4422382 A JP4422382 A JP 4422382A JP 4422382 A JP4422382 A JP 4422382A JP S58162058 A JPS58162058 A JP S58162058A
Authority
JP
Japan
Prior art keywords
region
junction transistor
semiconductor substrate
transistor
single junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4422382A
Other languages
English (en)
Inventor
Yukihisa Kusuda
幸久 楠田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Denshi KK
Original Assignee
Hitachi Denshi KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Denshi KK filed Critical Hitachi Denshi KK
Priority to JP4422382A priority Critical patent/JPS58162058A/ja
Publication of JPS58162058A publication Critical patent/JPS58162058A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、プラズマ納金朧の半導体装置に調し、特に半
導体基板上に、グッズマa141結合素子【以下、PC
Dという)として単接合トランジスタな順次近接して配
列し、この単接合トランジスタ間の固体プラズマによる
結合を利用して転送動作を行なうように構成され九シフ
トレジスタに関するものである。
従来のこの種のシフトレジスタの概要を第1図に示しヤ
説明すると、館1図はそのシフトレジスタの概略一部平
面図を示し、説明の便宜上、PCDとして4個の単接合
トランジスタを構成した場合を示している。同図におい
て、10は導電型としてN型を有するシリコンからな゛
る半導体基板であシ、この半導体基板10上には4個の
単接合トランジスタ1〜4が順次近接して一列に配列さ
れる。
これら単接合トランジスタ1〜4は、半導体基板10上
に、不純物拡散によシ形成され九N[の高濃度拡散領域
よシなる共通のベース領域11と、前記基板10と逆の
導電型つまシP戯の拡散領域よシなるエミッタ領域21
〜24およびフック領域としてのP型拡散領域31〜3
4内に不純物拡散によシミねて形成されたN型の高濃度
拡散領域よりなるコレクタ領域41〜44(フック型コ
レクタともいう)とから構成されている。
つぎに上記構成の転送動作を説明する。ここで、コレク
タ領域41〜44を共通にて接地し、これに対して正の
ベース電圧VICを与える。シフトレジスタを起動させ
るには単接合トランジスタ1のエミッタ領域21に前記
ベース電圧VICよシPN接合順方向立上り電圧分だけ
高い電圧v1を加えると、エミッタ領域21よシN型半
導体基板10に正孔が注入される。この正孔はPM拡散
領域31、コレクタ領域41を通って流れ、これらエミ
ッタ領域21、N型半導体基板10、Pilil拡散領
域31およびコレクタ領域41からなるPNPN構造(
′?イリスタ構造ともいう)の単接合トランジスタ1が
オンする。これにより、前記2M拡散領域31を含むコ
レクタ領域41の直下に固体プラズマが発生し、その電
位は接地電位近くまで下がる。この固体プラズマの影参
によりiil接した単接合トラ下し、その結果、エミッ
j12、Nm半導体基板101PW拡散領域32および
コレクタ領域42からなる単接合トランジスタ2をオン
させるに必要なエミッタ電圧Voa、szは上記電圧V
lよ如上がる。しかし、単接合トランジスタ3のエミッ
タ領域23の周囲の電位降下は前記エミッタ領域22に
くらべ少なく、この単接合トランジスタ3をオンさせる
に必要なエミッタ電圧を■oN、23とすると、Vox
zz < Vos−x3の関係にある。これによって、
エミッタ領域21の転送りロック電圧をVowとすると
、これを、VoN、zz < Vx < VON、2m
と設定することにより、オン状態を転送することができ
る。しかして、第1図の構造では最低3相のクロックパ
ルスが必要になる。つまシ、今、単接合トランジスタ3
がオンしている場合、隣接する単接合トランジスタ4に
オン状態を転送させるには、次のクロックパルスはエミ
ッタ領域22に加えることなく、エミッタ領域21およ
び24に加えなければならない。すなわち、2つおきに
同一のクロックパルスを加えることとなシ、3相クロツ
ク駆動となる。なお、エミッタおよびコレクタ領域を非
対称構造とすることによシ、2相クロツクにて転送する
方法も既に知られている。
このように、上記した従来のものでは、シフトレジスタ
を構成する際に第1図に示したように1各単接合トラン
ジスタを順次−列に配置しているが、シフトレジスタを
駆動する始動用の単接合トランジスタは一列に配列され
た両端のものを用いているため、常に一端よシ始まって
右または左の定まった方向のみしか転送することができ
なかった。
本発明はこのような点に鑑みてなされたもので、シフト
レジスタを構成する単接合トランジスタの任意箇所のエ
ミッタ領域近傍にゲート領域または単接合トランジスタ
を設けることによシ、転送を任意箇所より開始または終
了させることができるシフトレジスタを提供することを
目的としている。
以下、本発明の実施例を図面について説明する。
第2図は本発明による一実施例を示すシフトレジスタの
概略一部千自図であシ、このシフトレジスタは、半導体
基板10上に単接合トランジスタ1〜4を順次近接して
一列に配列している点は第1図に示した従来のものと同
様であるが、各単接合トランジスタ1〜4の両端を除く
任意箇所たとえは第3番目の単接合トランジスタ3のエ
ミッタ領域23近傍に、半導体基板10と同一の導電製
を有するN型の高濃度拡散領域よりなるゲート領域53
を設けたものである。
つぎt上記実施例の動作を説明する。ここで、各エミッ
タ21〜24に3つおきに転送りロックパルスを加えて
おき、その電圧は、それのみでは各単接合トランジスタ
1〜4はオンしないが、前記エミッタ領域23の近傍に
電圧降下が発生した場合その単接合トランジスタ3をオ
ンできるような電圧に設定しておく。しかして、単接合
トランジスタ3のエミッタ領域23近傍に設けられたゲ
ート領域53の電圧を下けることにょシ、エミッタ領域
23、基板10、P型拡散領域33およびコレクタ領域
43からなるPNPN@造の単接合トランジスタ3はオ
ンし、これが始動用単接合トランジスタとなつτ転送を
開始できる。その結果、各エミッタ領域21〜24に加
える3相の転送りロッりに応じて前記単接合トランジス
タ3よシ右オ九は左方向に転送することができる。
一方、転送状態にあるときは、前記ゲート領域53の電
圧をペース、コレクタ領域間のペース電圧VICより上
げておくことにより、隣接する単接合トランジスタ2が
オンしたとしても、上記ゲート領域53の電位にささえ
られて単接合トランジスタ3がオフとなる。これによっ
て、転送を止めることができる。また、ゲート領域53
の電位を感知すれば、単接合トランジスタ3がオンした
場合そのベース電圧VBCより電圧降下が発生している
ことがわかる。これにより、シフトレジスタのどの箇所
がオンしているかを知ることができる。
これは、転送りロックパルスの周期が一定でなく、かつ
転送速度が均一でないときに有効な手段となる0 第3図は本発明による他の実施ガを示すもので、第2図
との異なる点は、単接合トランジスタ3のエミッタ領域
23近傍に、それと対向して咳単接合トランジスタ3と
同様のエミッタ領域25、半導体基板10、P型拡散領
域35およびコレクタ領域45からなるPNPN構造の
単接合トランジスタ5を設けたことにある。
この実施例によると、エミッタ領域25にそのベース電
圧VICよ、9 PN接合の順方向立上り電圧分曵は高
い電圧V、を加えることによ)、単接合トランジスタ5
はオンしてP型拡散領域35を含むコレクタ領域45の
直下に固体プラズマを発生し、そのプラズマによる結合
で単接合トランジスタ3がオンする。その結果、前記単
接合トランジスタ3により上述と同様に転送を開始でき
る。
なお、上述では3相クロツク駆動の場合について示し九
が、本発明は、エミッタまたはコレクタ領域を非対称構
造とした2相クロツク駆動の場合にも同様に適用するこ
とができる。また、単接合トランジスタのコレクタ構造
としてP重拡散領域内にN型のコレクタ領域を含むP型
、Nff1の複合構造の他にN型のコレクタ領域からな
る単一構造のものであったシ、半導体基板の導電型に応
じて各領資産逆にし九シ、種々の変更を行なうことがで
きる。
以上説明したように本発明によれば、シフトレジスタを
構成する単接合トランジスタの任意箇所のエミッタ領域
近傍にゲート領域または単接合トランジスタを設けると
とによシ、シフトレジスタの転送動作を任意の箇所にて
開始または終了させることができる効果がある。
【図面の簡単な説明】
第1図は従来の一例を示すシフトレジスタの概略一部平
面図第2図は本発明による一実施例を示すシフトレジス
タの概略一部平面図、第3図は本発明による他の実施例
を示すシフトレジスタの概略一部平面図である。 1〜5・・・・単接合トランジスタ、10−・・・半導
体基板、11・・・・ペース領域、21〜25・・・・
エミッタ領域、31〜35・e・・P型拡散領域、−4
1〜45・・・啼コレタタ領域1,53・・・・ゲート
領域。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に単接合トランジスタを順次近接して配列
    し、これら単接合トランジスタは、前記半導体基板上に
    形成され九腋基板と同一導電蓋0ベース領域と、該ベー
    ス領域に対してそれでれ形成され九前記半導体基板と逆
    導電蓋のエミッタ領域および前記半導体基板と同一導電
    蓋のコレクタ領域を具備してなる半導体装置において、
    前記単接合トラフ2フフ0両端を除く任意箇所の単接合
    トランジスタのエミッタ領域近傍に、半導体基板と同一
    導電蓋を有するゲート領域および単接合トランジスタ構
    造のいずれか1つを設けたことを譬微とする半導体装置
JP4422382A 1982-03-19 1982-03-19 半導体装置 Pending JPS58162058A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4422382A JPS58162058A (ja) 1982-03-19 1982-03-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4422382A JPS58162058A (ja) 1982-03-19 1982-03-19 半導体装置

Publications (1)

Publication Number Publication Date
JPS58162058A true JPS58162058A (ja) 1983-09-26

Family

ID=12685537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4422382A Pending JPS58162058A (ja) 1982-03-19 1982-03-19 半導体装置

Country Status (1)

Country Link
JP (1) JPS58162058A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60195970A (ja) * 1984-03-16 1985-10-04 Hamamatsu Photonics Kk 半導体装置
JPS60196973A (ja) * 1984-03-21 1985-10-05 Hamamatsu Photonics Kk 半導体装置
JPS60196972A (ja) * 1984-03-21 1985-10-05 Hamamatsu Photonics Kk 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60195970A (ja) * 1984-03-16 1985-10-04 Hamamatsu Photonics Kk 半導体装置
JPS60196973A (ja) * 1984-03-21 1985-10-05 Hamamatsu Photonics Kk 半導体装置
JPS60196972A (ja) * 1984-03-21 1985-10-05 Hamamatsu Photonics Kk 半導体装置

Similar Documents

Publication Publication Date Title
GB1377121A (en) Charge coupled circuits
GB1414183A (en) Charge coupled devices
JPS58162058A (ja) 半導体装置
US4228444A (en) Semiconductor device
JPS58162056A (ja) 半導体装置
KR920017261A (ko) 고체촬상장치
US4459606A (en) Integrated injection logic semiconductor devices
JPS58162059A (ja) 半導体装置
JPS5559757A (en) Semiconductor device
JPS63140574A (ja) 電荷結合素子
JPS6315753B2 (ja)
JPH02128474A (ja) 電界効果トランジスタ
JPS6350850Y2 (ja)
JPH0745961Y2 (ja) バスラインドライバ
JPS5910763Y2 (ja) モノリシツク型固体表示装置
GB1004832A (en) Improvements in or relating to semiconductor devices
JPS58162057A (ja) 半導体装置
JP2520235B2 (ja) 半導体電荷結合装置
JPS5571062A (en) Iil type semiconductor device
JPS6442168A (en) Semiconductor device
GB1528028A (en) Integrated injection logic semiconductor device
JPS58222566A (ja) 半導体装置
JPS5937588B2 (ja) 電荷転送装置
JPS57145365A (en) Semiconductor fixing circuit device
JPH0431189B2 (ja)