JPS58153348A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明Ｏ技術分野〕 本発明ヰ半導体装置の製造方法に関し、特に系積囲路Ｏ
ＩＡ子分離又は種々の菓子の接合形成を改良し大半導体
装置Ｏ製造方法に係る。

〔発明の技術的背景とその間層点〕

近年、半導体県積回路の分野において、素子の微細化が
進められ、これに伴なって種々の素子分離技術が開発さ
れてｉる。的えば、素子形成予定部を凸金に形成し、そ
の関部に絶縁体等ｔ−設けて素子分−を行なう方法が知
られてｉる。

しかしながら、ｃの７Ｊ法ＫＴｏつては次のような欠点
が６つえ、これを第１図及び第２図図示のＭ０８トラン
ジスタを参照して詳しく説明する。

図中１はｐＨｉ半導体基板でら）、この基板ｌには厚い
酸化１［ｊで分離された島状の素子領域が形成されてい
る。この素子領域には互に電気的に分離され九ｎｍＯソ
ース、ドレイン領域１゜４が設けられ、かつこれら領域
１．４間にはｐｍのチャンネル領域１が形成されている
。このチャンネル領域５上にはゲート酸化膜−を介して
多結晶シリコンからなるゲート電他１が設けられている
。なお、前記着板ｌの素子領域は凸型にエツチングされ
、その周囲を前記厚い酸化ｇｚで埋めている。かかるｖ
０８トランジスタの動作においては、通常、ゲートＩＩ
Ｅ億７に印加した入力１圧による電界をゲート酸化膜６
を介してその直下の基板１０チャンネル饋域５表面に反
転層を形成することによって信号を伝達させるものであ
る。しかしながら、素子領域が凸型になっていると、そ
のソース領域３とドレイン領域４を然へ＜ｌ１面８・・
・に槍々の原因によって寄生の反転層が形成される可能
性がめる。

このようなことから、凸型の素子領域の開面の不純物−
匿を増加させる方法として気相拡散法、固相拡散法など
が行なわれてｉるが、ばＯＳトランジスタの反転防止の
ためのチャンネルカット領域等は微妙な不純物濃度の制
御が必要なため、イオン注入法が最も通した方法として
採用されている。しかしながら、イオン注入法は指向性
が高いために的えは＠３図に示す如くｐ型のＭＰ４体基
板基板１ｔジストパターン等のマスク材−を用−て凸ｆ
ｆ１Ｋエツチングし、この後電板１従面に対して垂直に
ｐ型不純物（ボロン）のイオン注入を行なうとエツチン
グ底面にはｐ＋型型中ヤンネルカット領域１ｏ形成され
るものの、凸型ＯＩＡ子領域のｌ１面８・・・にはチャ
ンネルカット領域は形成されない。

上述し九イオン注入法の改善策として、第４図に示す如
く斜方向からイオン注入して凸型の菓子領域の伺ｆｊＪ
ｌ−にもｐ＋型チャンネルカット領域ｒ／を形成する方
法が採用し帰る。しかしながら、凸状Ｏ素子領域１１面
は県債回路において、多方向に向いてｉるため、夫々の
ｉｉ１面に斜め方向のイオン注入を行なうことは量産性
の観点から困離を伴なう。

〔発明ＯＩ的〕

本発明は凸１１１０素子領域の開面全体に簡便がつ制御
性よくチャンネルカット領域等を形成し優る半導体装置
ＯＩＩ造方法を提供しようとするものである。

〔発明のｅ要〕

以下、本願第１の発明の詳細な説明する。

まず、半導体基板上に所望形状の開口部を肩するマスク
材を形成する。このマスク材としては、例えば淳さ３０
００〜５０００λのシリコン窒化膜をパターニングした
もの等を挙けることができ、場合によってはリン硅化ガ
ラス編、ボロン硅化ガラス躾などの低温溶融性４８縁膜
或いは金属膜をバターニングし九４のでもよい。

また、マスク材と半導体基板の間にｉマスク材よシ薄い
破膜を介在させてもよい。このように破膜（向えばシリ
コン酸化膜）を介在させ九場合、マスク材として前記材
料の他に多結轟シリコンを用いることが可能となる。

次いで、前記マスク材を用いて不純物をドーピングして
該マスク材の開口部から露出した基板部分及びその周辺
の基板部分の表面に高濃度の不純物領域を形成する。こ
の工程での不純物のドーピング手段としては、イオン注
入、熱処理によるドライビングの方法が採用され、熱処
理Ｏ１ａ＆１時間を―螢することにょシ横方向のドライ
ビングを制御できる。ここに用ｉる不純物としては、ｆ
１４［と同導電型のもの或いは基板と逆導電型０４１０
を挙げることができる。前者の不純物を用いた場合、形
成された不純物領域はチャンネルカット領域として利用
され、後者の不純物を用ｉた場合、形成された不純物領
域は接合、へ体的にはバイポーラトランジスタのベース
領域ＭＯ８）ランジスタのソース、ドレイン領域として
利用される。

次いで、マスク材を用いて基板を前記不純物領域とＦ４
４！１ｆの深さエツチングしてＳＳを形成すると共に、
該溝部のｌｉ１面に不純物領域を残存させる。このエツ
チング手段としては、リアタデイブイオンエツチング法
（Ｒｘｇ法）等の真方性エツチング法を用いる。こうし
たエツチング手段を採用することにより、１＃ｉ１面が
垂直もしくはほぼ―直に近−溝部を形成できる。

次いで、前記マスタを用いて不純物を溝部の底面にイオ
ン注入し、熱処理によりドライビングして溝ｓ１１面と
残存不純物領域と接続し九不純＠領域を形成する。ζう
し九−達の１機により既述した第４図に示す凸状の素子
ｉｌｋ域の側面及びエツチング面（溝部）にチャンネル
カット領域が形成されたのと同様な構造となる。また、
溝部底面の基板をエツチングし、不純物のイオン注入、
ドライビングする工程をｌｓυ返することによって、更
に深いチャンネルカッ）１ｉｉ緘を形成することが可能
となる。

上述した１相の後、側面及び底面にチャンネルカット領
域が形成された郷部内に分離材を形成することによって
、ＩＩｌ！ｌＳで囲まれた蔦状の半導体基板領域を電気
的に分離する素子分嵯領戚を形成できる。かかる分離材
を１１＆６に形成する方法としては、次のような方法を
採用し優る。

■マスク材として耐酸化性をＭする電化シリコン等を用
い、露出した基板の溝部表面を［＠酸化して酸化膜から
なる分離材を溝部に形成する方法。

０４部の幅が狭い場合、ＰｖＤ法、ＣｖＤ法等によシ絶
縁属を溝部が十分埋まるように堆積した後、平坦化され
九絶縁展の表面からエツチングして溝部内に絶縁層を残
存させることによ９分離材を形成する方法。ここに用い
る絶縁材料としては、例えば８１０．　、　Ｂｉ、Ｎ、
、或いはＭ、Ｏ，等を挙げることができ、場合によって
はリン硫化ガラス、ボロン硅化ガラス等の低温濤融性の
絶縁材料を用いてもよい。

■連部ＯＩＩが挾い場合、ＰｖＤ法、ＣＶＤ法等により
多結晶シリコン、非晶質シリコン等の被酸化性材料を＃
Ｉ＃部が十分埋まるように堆積し大儀、そＯ被酸化性材
料膜を表面からエツチングして篩部内に残存させ、更に
熱酸化処理を纏してｌｌｌ５内に一部もしくは全部が酸
化物ＫＲ換された分−材を形成する。

次に、本願嬉２０発明の詳細な説明する。

鍵違し九第１０ＪＲ明と同様に半導体基板上に所望形状
の開口部を有するマスク材（第１のマスク材）を形成し
、仁のマスク材を用いて基板に不純物をイオン注入し、
活性化して該マスク材の開口部から露出した４膜部分及
びその周辺の基板部分の表面に高ａ度の不純物領域を形
成する。

次いで、開口部を含む第１のマスク材上に該開口部の幅
の半分より薄い膜厚のマスク何形成用＃膜を形成する。

ここに用いる４膜は半導体基板に対して選択エツチング
性を有する材料、飼えばＣＶＤ−５ｔｏ、、多結晶シリ
コン、金属等を選べばよい。つづいて基板主面に対して
垂直方向にエツチングが進行する異方性エツチング、例
えばリアクティブイオンエツチング−（ＲＩｇ）によ如
薄膜の膜厚程度除去して第１のマスク材の開口部のｔｉ
ｌ１面に薄磯を残存させて第２のマスク材を形成する。

この時、開口部の底面に基板が露出する。なお、第２の
マスク材を形成する前に開口部から露出する基板表面に
薄い酸化膜等を形成しておけば、第２のマスク材の形成
時における基板の損傷や汚染等に対する保ａ膜として用
いることができる。

次いで、＃！１及び第２のマスク材を用いて露出する基
板をエツチングして溝部を形成すると共に、該１１ｊｌ
ｌＯｍｒｌＪＫ前記不純物領域を残存させる。こＯエツ
チング手段としては、ＲＩｊｌ等の異方性エツチング法
を用いる。こうし九エツチング手段を孫用することによ
シ、側面が１直もしくはほぼ−直に近い溝部を形成でき
る。この後、必要に応じて第１及び第２のマスク材を用
いて不織物を溝部０＊面にイオン注入し、熱処理を總し
てドツイビｙグし、１１ｉｌｆ７Ｊの一部もしくは全１
ｓＫｆｉ存不純物領域が設けられ九＃部底面に不純物領
域を形成する。こうし九−達の工ＩＮＫより凸状Ｏ素子
領域の側面に本願第１の発明よ〉も広（自己整合的にチ
ャンネルカット領域を形成で自る。

上述し大工ｖ＊　ｏ　ＩＩ　ｓ少なくともｇ９１面にチ
ャンネルカッ［領域が廖成畜れ九ｍｍ内に前記■〜■の
方法で分離材を形成することによって、溝部で茜されえ
甑状（凸状）の半導体Ｊ＆板領領域電気的に分離する素
子分離領域を形成できる。　□但し、分唾材Ｏ形成にお
ｉては第２のマスク材を除去してから形成してもよいし
、第２のマスク材が絶縁材料又は酸化処理等によシ絶縁
材料な９侵るものであればそのまま分ｌｌｌ材の一部と
して用いてもよい。

なお、本願第２の発明においてはｍ部形成前に第１のマ
スク材の開口［１向に第２のマスク材を形成ご九が、第
１のマスク材を用いて基板をエツチングしてｍ’ｓ＜第
１の溝部）を形成した後、収縛部のＷ面もしくは該圃面
と第１のマスク材の開口部１Ｉｉｌ１面に亘る部分に第
２のマスク材を形成し、更に第１及び第２のマスク材を
用いてｄ出した溝部底面ｔエツチングして第２の一部を
形成して４よい。このような方法によれば、第２のマス
ク材の除去後においては、一部形状は開口部が広幅な階
段状となる九め、分−材の充填性が良好となる。

また、本願第１及び第２の発明において半導体基板の線
部四面に残存させた不＋４物懺域を素子の接合形成に利
用できる。列えは半導体基板ｔ−ｎ像と、ＩＩｓ冑面に
残存させた不純物領域をｐ型とすると、該ｐｔ１１領域
を１ｌＩ８ｆｌで分離され九凸状の基板領域ｏ＠ｔＭｙ
ｍＴのゲートと使用できる。ま九、凸状の１４［領域に
縦型のｎｐｎ）ランジス声を形成すれば、該４板領域の
同面（＃Ｉ＃ｓＩＩ＋１）に残存させ九ｐ型領域をベー
ス電偽堆出し領域として利用できる。また、第１のｉス
フ打直下Ｏ凸状のｎ型基板領域表面にｐ型領域を形成し
、鎖４４に懺域調面の残存ｐ型領域と接続すればπ型Ｏ
９合が形成で！素子領域１１１面での特性＾常、角えは
、コレクタ・エイツタ耐圧の低下、ベース電ｍｏｗ絡等
を防止できるなどの種々の応用が可能となる。

〔発明Ｏ夷總岡〕

次に、本発明な胞チャンネルμ０８Ｌ８Ｉ０１造に通用
した例にっｉで図面を参照して説明する。

実麿鈎１ （１）壇ず、ｐ型Ｗ９ｗｙｉ板１１上の全面にシリコン
窒化膜１１を堆積した後、該シリコン窒化膜１１０給離
領域形成予定部をフォトエツチング技術によりバターニ
ングして開口部１３を形成した（第５図（１）図示）。

つづいて、この窒化膜１２ｔ−マスクとしてｐ型不純物
、ガえはボロンをイオン注入し、熱処理を施した。この
時、第５図（ｂ）に示す如く窒化膜１２の開ｐ＠Ｉｌｌ
から露出する基板１１部分及び該開０ｓ１３周辺の基板
１１部分にｐ型領域１４が形成され友。

（Ｍ）次いで、シリコン窒化膜１２をマスクとして露出
するｐｔｊｉ＆領域１４が形成された４板１１をＲＩｆ
ｌｅによって瞑領域１４の深さ機度エツチングして四面
が略垂直な溝部１５を形成した。

こｏｔｅ、ｍｍ　Ｊ　ｓ　ｔｖｖａｍニｐ　ｍ領域１４
′が残存１れた（第５図（Ｃ）図示）、つづいて、シリ
コン窒化膜１２をマスクとして＠［５１ｊ底−付近にボ
ロンをイオン注入し、熱処理を施して擲部１６圓面の残
存ｐ＋型領領域　４’と接続したｐ”型領域１６を形成
した（第５図（ｄ）　１ｍ示）。

（ＩＫ）次いで、シリコン窒化膜１１を１スクとして婢
部１５底面をＲＩＢによｐ史にエツチングした。この時
、深い溝部Ｉ１０側面に前述した２回のボーイオシ注入
、熱処理により一体化されたｐ型領域（チャンネルカッ
ト領域）ＩＦが残存されえ、ひ自っづ龜、シリコン電化
膜１２をマスクとして３回目のボロンのイオン注入、熱
処理を行なってａｖｈ溝部Ｓ／底面に素子間の寄生結合
を防止する丸めのｐ全領域１１を形成し九（第１１）図
示）。

一次一で、全ｗＪＫ霞部１１の開口幅よりも充分厚ｉ属
厚でＣＶ　Ｄ　−Ｂｌｏｗ　ＩＩＫ　１１を堆積した（
第＠　＃Ａ（ｆ）　ｇｇｌ　ｑ　）　、　ツタｒ　テ、
８１０ｍＪＩＩＩＪ＃ｔシリコン窒化馬１ｊが露出する
筐で全面エツチングして１１１１１１１／内及びシリコ
ン重化＠１１の開０ｓ１１内ＫＣＶＤ−８ｉ０．を残存
させ友後、シリ″：Ｓン電化属ＩＩをグツズ！エツチン
グ法によｐ除膏して、基板１１表面から突出した〇ＶＤ
−８１０，からなる分−材ｚ０を有する素子分離領域１
１を形成した（第５図（ｇ）図示）。

漬）次−で、素子分離領域２１で分１１！１ｉｉれた状
Ｏシｌｘシ蟇Ｉ［１１領域に熱酸化膜を成長させ、＊Ｉ
Ｈｃ砥１１１Ｆ−１多結蟲シリコン膜を堆積し、更にこ
れをパターニングして複数のゲート電＠ｘｉ・・・を形
成した後、これらゲートＩＥ＃Ａ２２・−・をマスクと
して熱酸化膜をエツチングしてゲート酸化膜２３・・・
を形成し九。つづいて、ゲート電極２２−・・及び素子
分離領域２１をマスクとしてｎ型不純物、列えば砒１Ａ
ｔ−イオン注入し、活性化してソース、トレイン領域と
してＯｎ＋型領域２４・・・を幕板１１に形成してｎチ
ャシネ４ＭＯ８ＬＳＩを製造した（第５図（ｈ）図示）
。

しかして、本発明によれば従来法の如く斜め方向からの
イオン注入を行なうことなく、簡単に基板１１の素子分
離領域２１を構成する陳い溝部１／のｎ面にチャンネル
カット領域１１を形成できる。つまり、ソース、トレイ
ン領域となるｎ＋型懺域２４・・・の深さよりも深いチ
ャンネルカット領域１１を形成できるため、素子分離’
ａｔｌｌｔ２１を境に形成されたｎ１Ｍ領域２４．２４
間の奇生チャンネルの発生を防止できる。

また、素子分離領域２１を構成する胡い＃１ＩＷＡＪ５
’底面の基板１１部分にｐ全領域１８を形成することに
よって、表面の反転防止を達成で自ルト共Ｋ、Ｃ！ＭＯ
１１％で開梱とするラッチアッｙ＠象による素子間の奇
生ｎｐｎ）ッンジスタ動作を、ｐ金ベース領域として機
能するｐ＋型領領域１００＾濃 更に、素子分離領域ＩＫの分離材２ｏを基板１１表ｉＩ
から突出すれば、該分離材ｇｏ近傍のソース、ドレイン
領域としてのｎ型領域２４・・・と４１１１１と０１１
合が基板１１表面に露出するのを阻止で自、ひいてはソ
ース、ドレイン領域の堆出し配線を形成した際の該接合
の短絡を防止で龜る。

更に、ＳＳ＊Ｗをエツチングし、ボロン等のイオン注入
、熱地ＩＩＯ工徨を繰夛返すことによって、よ−＊　＠
　ｖｈ壽部を形成できると共に、その織−一部関一にチ
ャンネルカット領域を形成で龜る。

実麿崗雪 （１）壕ず、前記１！ＪＩＩＮＩの（１）１穫と同様な
方法によ襲Ｙ９ＭＷ憲化属（第１のマスク材）１２の開
口部１３から露出するｐ全シリコン基板１１部分及び開
口部１３周辺の基板１１部分の表面にｐ　型領域１４を
形成した（第６図□□□）図示）。

（ＩＩ）次いで、全面に開口部１３の輪の半分より光分
薄イＣＶＤー８１０，薄ｇＨｓを堆積した（第６凶（ｂ
）図示）。つづいて、基板１１主面に対して＃１１直な
方向に、方向性を有するＲｌｇによシＣＶＤー８１０冨
薄ｌｌＩ２５をその膜摩鴨匿エツチングした。この時、
窒化膜１２の開口部ＩＳ四面にＣｖＤ−８１０，薄膜（
第２のマスク材）２６が残存された（第６図（Ｃ）図示
）。なお、残存ＣＣＶＤ−８１０Ｉ膜２６が形成された
開口部１３の底面にはｐ型領域１４の一部が露出した。

（ｌｉＯｍいで、窒化膜１２及び残存Ｃ　Ｖ　Ｄ　−　
８１０。

薄膜２６をマスクとして基板１１をｐ型領域１４の深さ
より深くエツチングして開口部ｌｊよシ幅の小さい溝部
２７を形成した。この時、婢ｇｚｙのｇｌｉ１面に十分
な幅を有するｐ型領域（チャンネルカット領域）２８が
残存された（第６図に）図示）。

翰次−で、残存ＣＶＤー８１０，薄膜ｚ６をフッ化アン
鳴ン等で除去した後、窒化膜１１の開０部１１０＠よｊ
１％充分厚い膜厚でＣ’ＶＤ−８１０１１［ＪＪを堆積
し九（第６因（６）図示）。つづいて、８１０，膜ｌ磨
をシリコン窒化ａｌ１１１が露出する盲でエッチシダし
て溝部２１内及び電化膜１１の開口部１１内にＣＶＤ−
８１０冨を残存させ喪後、シリコン電化膜１ｚをグツズ
！エツチング法によ）除去しえ。この時、第６因＜ｆ）
　Ｋ示す如く、基板５ｒｌｌｌＮから突出すると共に溝
部ｚｒ調Ｅｌｉｏテヤシネルカット領域１８表面０　一
部を覆うＣＹＤ−１１０，からなる分離材２ｇを有する
素子分離領域１＃が形成された。

Ｍ次いで、曽配夷總飼１のυ）工種と同機ＫＩＡ子分離
領域１０で分離響れた爪状のシリコン着板１１領域にゲ
ート酸化Ｊｌ［ＪＪ・・・を介して砒素ビー１多結晶シ
リすンからなるゲート電＠２２・・・を！＃成し、Ｉ！
にソース、ドレイン領域としてのｎＩｌ領域１４−を形
成してｎチャンネルμ０８Ｌ８Ｉ　　を製造した（第６
図ω図示）。

しかして、本実施的２によれは、基板ＪＪの素子分離領
域３０を構成する溝部ｚ７のＩＩＩ！［ｉＫ前述した夾
施阿ｌに比べて第２のマスク材（残存ＣＶＤ−８１０鵞
　膜）２６の一分だけ大きい幅のｐｍのチャンネルカッ
ト領域２８を形成できるため、素子分ｌＩｌ！領域３０
を境に形成されたｎｍ領域；１４．２４間の奇生チャン
ネルの発生をよりａ実に防止できる。

また、素子分離領域３０の分離材２９を基板′１１表面
から突出すると共に、チャンネルカット領域２８の表面
の一部を櫃うように形成できるため、該分離材２９近傍
のソース、ドレイン領域としてのｎ型領域２４・−と基
板１１との接合が基板１１−８面に露出するのを確実に
阻止でき、ひいてはソース、ドレイン領域の取出し配線
を形成した際の該接合の短絡を防止できる。

実施例３ （１）前記実施例１の第５図（ａ）〜（Ｃ）に示す工程
と同様な方法によシ、シリコン窒化Ｊｉ［ＪＪをマスタ
として蟇＠１１をｐａｌ領域の深さと同機度エッチシダ
して１１ｍ１（ｌＩｌの溝部）１５を形成すると共に鋏
＃１ＩＪｊｌｌＥＩにｐ−領域１１を残存させえ（第７
ａｍ−図示）。

（１）択一で、電画に溝５１５（開Ｏ部１３）の−の半
分よ）光分薄１／４ＣＶＤ−８１０．薄１１７１を堆積
し九（第１図（ｂ）図示）。つづいて、基板１１主面に
対して一直方向にＲＩＢによｊ）　ＣＶＤ−８１０，薄
膜２Ｉをその膜厚８ｉ度エツチングした。

この時、窒化膜１２の開口部四面及び溝部１５１１１面
ＫＣＶＤ−８１０，薄膜（［２１２）’ｒス、１ｌｔ）
２〆が残存され九（第７図（Ｃ）図示）。

（２）次ｉで、シリコン窒化＊（第１のマスク材）１２
及び員存ＣＶＤ−ａｉｏｍ薄ｍ　（ｉｇ　ｚ　ｃｖ　マ
ｘり材）ｊ／をマスクとして第１の＃部１５底面に露出
しえ＠＠１１をＲＩＢによｐ選択エツチングして第１ｏ
ｓｓｌｊＯ幅よシ小さい第２の溝部１１を形成した（第
１図（ｄ）図示）。このエツチングによって階りｌ状の
溝部ＳＺが形成された。

つづ−て、残存ｃｖｏ−ｓｉｏ、薄膜２〆をフッ化アン
モン尋で除去した後、ボロンをシリコン窒化［７７をマ
スクとしてイオン注入し、熱地　。

埋を施し丸。この時、第７図−（ｅ）に示す如く階段状
の溝部３２の側面に前記残存ｐ＋型狽域Ｚ／を一体化さ
れたｐ型領域（チャンネルカット領域）３３が形成され
ると共に、溝部３２の底面に素子間の寄生結合を防止す
るためのｐＷ顎職域３４形成された。

翰次いで、全面に階段状の１ＩＩＩ部３２の開口幅よシ
も光分厚い膜厚でＣＶＤ−８１０，膜１９を堆積した（
第７図（ｆ）図示）。つづいて、８１０゜膜１９をシリ
コン鴛化膜１２の表面が露出するまでエツチングして階
段状の溝部３２内及び輩化膜１２の開口部１３内にＣＶ
Ｄ−８１０鵞を残存させた後、シリコン重化躾１２をグ
ツズエツチング法によシ除去した。この時、第７図［株
］）に示す如く基板１１表面から突出したＣ’ＶＤ−８
１０１からなる分離材３５を有する素子、分離領域３６
が形成された。

（Ｖ）次いで、前記実ｍ　ｆＨＪ　１の（Ｖ）工程と同
様に票子分−儀域１６で５）離された組状のシリコン着
板１１領域にゲート酸化＠２３・・・を介して砒素ドー
グ多結晶シリコンからなるゲート電極２２・・・管形成
し、ｌ／Ｌにソース、ドレイン領域としてのｎＩＪ１領
域１４・−を形成してｎチャンネルＭＯＢＬＳＩ　を側
造し九（第７図（ω図示）。

しかして、本奥ＩＩＩＡガ１によれば階段状の溝部ｊＪ
ＩＩｌｌＩｉの階段部にまでｐ型のチャンネルカット領
域ＩＪを形成で自るため、仮にソース、ドレイン領域と
してＯｎ　ａｌｌ領域２４・・・の深さが該チャン専に
＊ツシ領域３３より深く形成しても、前記一部１５０階
段部にチャンネルカット領域３１が残る。その結果、素
子分離領域３６を境に形成され丸ｎ５ｔｌ［賊１４．２
４間の寄生チャンネルＯ発生をＩＩ奥に防止できる。

壇九、分離材ｓ５が形成される溝部３１を階段状に形成
することによって、ＣＶＤ−８１０１−１９を堆積する
際、鋏溝部３２内に空洞が生じるのを防止で龜る。その
結果、該溝部ｓＩ内に８１０１から１ｋｋ分離材１６を
残存名せることによって、信頼性、絶縁耐圧の優れた素
子分離′ｖＡ城３６を形成できる。

なお、不発明方法は上記実施飼の如きｎチャンネルＭＯ
ＢＬＳＩ　　の製造に限らず、ｐチャンネルＭＯ８ＬＳ
１．ＣＭＯ８Ｌ８ｒ　或いはｎｐｎバイポーラＬＳＩや
Ｉ”　Ｌの製造等にも同僚に通用できる。

〔発明の効果〕

以上詳述し九如く、本発明≦よれば凸状の素子領域の四
面全体に簡便かつ制釦性よくチャンネルカッ１１域を形
成でき、ひいては菓子分離領域で分離された素子領域間
の奇生チャンネルの発生を防止した高信頼性の１ＪＯＢ
ＬＳＩ寺の半導体装置を製造し帰る方法を提供できるも
のである。

【図面の簡単な説明】

第１図は素子領域が凸状をなすＭＯＳ）クンジスタを示
す平面図、第２図は第１図の１−１□線に旧う断面図、
第３図及び第４図は夫々従来の凸状の素子領域にチャン
ネルカット領域を形成する１橿を示す断面ｔｓ、＠５図
−）〜（１１）は本発明ｏ４麿鉤１におけるＭＯ！ＩＬ
８Ｉの製造工程を示ｉ声面図、第６図体）〜伝）は本発
明の実施同２におけるＭＯ８Ｌ８１　ｔ）製造工程を示
す断面図、第７図−）〜（ロ）は本発明の実ＪＩＩＩｌ
ガ３におけるＭ０８Ｌ８ＩＯＩＩ造工慟を示す１ｌＦｉ
ｔＩＤ図である。 １ｌ−ｐｌｉシリコン４Ｉ＆、１２・・・シリコン菫化
膜＜ｍ１ｏマスク材）、１３・−開口部、１５゜１　／
　＊　ｌ　Ｆ　ａ　Ｊ　Ｊ　ｅ　Ｊ　２−溝部、Ｉｒ、
１Ｂ。 ｊＪ−ｐ＠０テヤシネルカット領域、２０゜２＃、Ｉｌ
−分離材、２１，３０．３１−・・素子分−慎域、２１
−ゲート電離、２４・−ｎ型領域、ｚｇ、’ｚ４−残存
ＣＶＤ−８１０ｍ　４Ｍ（ｊｉ２のマスク材）・ 出願人代理人　９ＰＪｌｌ１士　鈴　江　武　彦第１図
　　　　　第２図 第４図

Claims (1)

1. 【特許請求の範囲】 （１１半導体ｌｌ１１４［上に新値形状の開口部を有す
   るマスク材を形成する１橿と、このマスク材の開口部か
   ら不純物をドーピングして、該開口部から露出し九４１
   ｊｌ１分及びその周辺の基板部分の表面に高Ｉａ度の不
   純物領域を形成する１柵と、前記マスタ材を用いて基板
   を前記不純物領域とｖ４４１１［の深さエツチングして
   溝部を形成すると共に、ＪＩＥ＃部のｖＪ４面に不純物
   領域を残存させる１楢と、この溝部の底面に不純物をド
   ーピングしてＭ溝部０＃面の残存不純物領域と接続し先
   高１１１［の不純物領域を形成する１橿とを＾備し九こ
   とを特徴とする半導体装置の製造方法。 １半導体４１［Ｋマスク材を用いて高濃度の不純物領域
   の＃！さｌ１ｆＫエツチングして＃部を形成し九俵、溝
   部の底部に　　　　　　　　不純物をドーピングして咳
   縛部四面の残存不純物領域と接続した高１区の不純物領
   域を形成する１根を繰シ返し行なうことを特徴とする特
   許請求の範囲第１項記載の半導体装置の製造方法。 （３）半尋体苓板を第１導電型とし、この基＆＋４ｓの
   １１１１１面及び底面に形成したＩＩＴ＋一度の不純物
   領域を第１導電型とし、護不純物填域をチャンネルカン
   ト領域として用いることを特徴とする特ｎ　ＩＩＮＩＸ
   の範囲第１項又は第２磯記載の半導体装置の製造方法。 （４）半４体基板を第１４電型とし、溝部の側面及び底
   面の高＃度不純物懺域を第２４電型としし接合を形成す
   ることを特徴とする％ｆｆｆｉ累の範囲第１項記載の半
   導体装置の製造方法。 ＋５７　ｄ１４　ｓの側面に残存させた高ｇ＊の不純物
   領域の深さを、半導体着板く形成される基板と逆導電型
   のソース、ドレイン領域の深さよりも深くすることによ
   って素子間のチャンネルカット領域として用いることを
   特徴とする特許端末０ＩＩｌｉ！ｌ第Ｓ項記載の半導体
   装置の製造方法。 （Ｑ半導休場４１［ＯｆＩ＃部麿面に高濃度の不純物領
   域を形成し大儀、載置部内及びマスタ材の開口部内に１
   つて分離材を残存させることを４１１黴とする特許ｒｆ
   Ｉ求の＃囲路１項記載の半導体装置ＯＳ造７Ｊ法。 （７）半導体蟇碩上に所望形状の開口部を有する第１０
   マスタ材を形成す多工程と、このマスタ材の開口部から
   不純物をドーピングして該開Ｏｓから露出し良Ｊ！板Ｓ
   分及びその周辺の基板Ｓ分Ｏ表面に高濃度の不純物領域
   を形成する工程と、前記マスク材の開口部−面に第２の
   マスク材を形成する工程と、第１及び第２０マスタ材を
   用−で半導体基板を選択エツチングして壽−を形成する
   と共に溝部１１ＥＩＫ高ｍ＊ｏ＊織物領域を残存させる
   工程とを具備しえことを尋黴とする半導体装置の製造方
   法。 ４ＩＪ＊’ａｏマスタ材ＯＳ成前に、第１のマスク材を
   用−で半導体４＠を選択エツチングして予め第１！Ｒ目
   の溝部を形成することを特徴とする特許１ＩＩＸの範囲
   ＠７項記載の半導体装置の製造方法。 （９）半導体基板に溝部を形成した後、該溝部底面に不
   純物をドーピングして高濃度の不純物領域を形成するこ
   とを特徴とする特＃１Ｆ晴求の範囲第７項記載の半導体
   装置の製造方法。 ０９半導体基板と高濃度の不純物領域とを同一導電型と
   し、該不純物領域をチャンネルカット領域として用いる
   ことを特徴とする特許請求の範囲第７記載戦の半導体装
   置の製造方法。 Ｉ半導体基板を第１４電型とし、Ａ＋１ＩＩｆの不純＠
   鎖酸を第２導電型として接合を形成することを特徴とす
   る特許請求の範囲第７記載戦の半４体装ｒｉｔｏａ造方
   法。 一半導体基板ｒｉｃｓ部を形成し、販溝部内及び第１の
   マスクの開口部内に亘って分離材を形成することを特徴
   とする特許１１１求の範囲第７項又は第８項記載の半導
   体装置の製造方法。