JPS58151674A - ガロア体における除算装置 - Google Patents
ガロア体における除算装置Info
- Publication number
- JPS58151674A JPS58151674A JP57033585A JP3358582A JPS58151674A JP S58151674 A JPS58151674 A JP S58151674A JP 57033585 A JP57033585 A JP 57033585A JP 3358582 A JP3358582 A JP 3358582A JP S58151674 A JPS58151674 A JP S58151674A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- multiplication
- result
- multiplying
- dividend
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q40/00—Finance; Insurance; Tax strategies; Processing of corporate or income taxes
- G06Q40/02—Banking, e.g. interest calculation or account maintenance
Landscapes
- Business, Economics & Management (AREA)
- Accounting & Taxation (AREA)
- Finance (AREA)
- Engineering & Computer Science (AREA)
- Development Economics (AREA)
- Economics (AREA)
- Marketing (AREA)
- Strategic Management (AREA)
- Technology Law (AREA)
- Physics & Mathematics (AREA)
- General Business, Economics & Management (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はガロア体ＶＣ詔ける除算装置に関し、特に、
０．１の２元から構成され２を法とする加算および乗算
を要素とするガロア体Ｇ Ｆ （２ｎ）上で除算するガ
ロア体における除算装置に関する。
０．１の２元から構成され２を法とする加算および乗算
を要素とするガロア体Ｇ Ｆ （２ｎ）上で除算するガ
ロア体における除算装置に関する。
周知のように、ガロア体（２ｎ）は０．１の２元から構
成され、後述の表忙示される２を法（以下ｍ ｏ ｄ
２と称す）とする加算および乗算で定義された系のこと
を言う。
成され、後述の表忙示される２を法（以下ｍ ｏ ｄ
２と称す）とする加算および乗算で定義された系のこと
を言う。
表は、ｍｏｄ２ｉ定義とする加算および乗算の関係を示
す。
す。
表
このように定義されたガロア体（２ｎ）は例えばコンピ
ュータおよび通信システム等のディジタル情報を自動的
に訂正する誤り訂正符号等に利用されている、誤シ訂正
符号の符号器および復号器の回路は除算回路を基本とし
ている。
ュータおよび通信システム等のディジタル情報を自動的
に訂正する誤り訂正符号等に利用されている、誤シ訂正
符号の符号器および復号器の回路は除算回路を基本とし
ている。
第１図は従来のガロア体における除算装置１０のブロッ
ク回分示す。除算装置１０は逆光発生回路１１および乗
算回路１２から構成される。逆光発生回路１１は入力端
子１３からの除数（ａ）が入力されたことに応じて逆光
（ａ”’ｌ 辻求める。逆光（ａ？１１）および入力端
子１４からの被除数中）は乗算回路１２で乗算される。
ク回分示す。除算装置１０は逆光発生回路１１および乗
算回路１２から構成される。逆光発生回路１１は入力端
子１３からの除数（ａ）が入力されたことに応じて逆光
（ａ”’ｌ 辻求める。逆光（ａ？１１）および入力端
子１４からの被除数中）は乗算回路１２で乗算される。
換言すれば、乗算回路１２はｃ＝ｂｘａ−１１＝−を求
める。なお、除数（ａ）および被除数（ｂ）はガロア体
（２ｎ）で示される次数（１ｍ）の原始多項式を満足す
る根Ｃ）のべき乗で表わされる。逆光発生回路１１はｎ
入力ｎ出力の記憶用メモリ（例えばリードオンリメモリ
）あるいはプログラムロジックアレイ等で構成される。
める。なお、除数（ａ）および被除数（ｂ）はガロア体
（２ｎ）で示される次数（１ｍ）の原始多項式を満足す
る根Ｃ）のべき乗で表わされる。逆光発生回路１１はｎ
入力ｎ出力の記憶用メモリ（例えばリードオンリメモリ
）あるいはプログラムロジックアレイ等で構成される。
しかし、従来の除算装置１０では、原始多項式の次数（
ｎ）が大きくなるに伴い、除数（ａ）のビット数が増え
るため逆光発生回路１１０回路規模（特にメモリの容り
が大きくなりかつ高価になるという欠点があった。
ｎ）が大きくなるに伴い、除数（ａ）のビット数が増え
るため逆光発生回路１１０回路規模（特にメモリの容り
が大きくなりかつ高価になるという欠点があった。
それゆえに、この発明の主たる目的は、原始多項式の次
数（ｎ）が太きくなっても簡単かつ安価な構成で除算が
行なえるガ四ア体ＶＬｃおける除算装置を提供すること
である。
数（ｎ）が太きくなっても簡単かつ安価な構成で除算が
行なえるガ四ア体ＶＬｃおける除算装置を提供すること
である。
この発明は、要約すれば、第１の乗算回路で被除数（ａ
） ’ｅ順次α（原始多項式の根）倍するとともに、第
１の乗算回路と同期して第２の乗算回路で除数（ｂ’ｌ
を順次α倍し、第２の乗算回路の乗算結果がα０になっ
たとき、第１の乗算回路の乗算結果を除算結果として出
力するようにしたものである。
） ’ｅ順次α（原始多項式の根）倍するとともに、第
１の乗算回路と同期して第２の乗算回路で除数（ｂ’ｌ
を順次α倍し、第２の乗算回路の乗算結果がα０になっ
たとき、第１の乗算回路の乗算結果を除算結果として出
力するようにしたものである。
上述のこの発明の目的およびその他の目的と特徴Ｖよ、
図面ケ診照して行なう以Ｆの詳１′州な説明から一層明
らかとなろう。
図面ケ診照して行なう以Ｆの詳１′州な説明から一層明
らかとなろう。
第２図はこの発明の一実施例のガロア体知おける除算装
置２０のブロック図？示す。構成において、乗算回路２
１ば、後述するがフィードバックループを有するシフト
１／ジスタと排他的論理和ゲートから構成されており、
コントロール回路２３からシフトパルスが入力される毎
に被除数Φ）Ｋ原始多項式の根αを乗算するものである
。乗算回路２２は乗算回路２１と同様の回路であり、コ
ントロー）Ｖ回路２３からシフトパルスが入力される毎
に除数（ａ）に原始多項式の根αを乗算するものである
。検出回路２４は乗算回路２２の出力がα０になったこ
とを検出するためのものであり、たとえばビットパター
ン一致回路を含む。コントロール回路２３はたとえばパ
ルス発生回路を含み、検出回路２４が乗算回路、萼２２
の乗算結果がαＯπなったことを検出するまで乗算回路
２１．２２にシフトパルスを同時に順次与えるものであ
る。
置２０のブロック図？示す。構成において、乗算回路２
１ば、後述するがフィードバックループを有するシフト
１／ジスタと排他的論理和ゲートから構成されており、
コントロール回路２３からシフトパルスが入力される毎
に被除数Φ）Ｋ原始多項式の根αを乗算するものである
。乗算回路２２は乗算回路２１と同様の回路であり、コ
ントロー）Ｖ回路２３からシフトパルスが入力される毎
に除数（ａ）に原始多項式の根αを乗算するものである
。検出回路２４は乗算回路２２の出力がα０になったこ
とを検出するためのものであり、たとえばビットパター
ン一致回路を含む。コントロール回路２３はたとえばパ
ルス発生回路を含み、検出回路２４が乗算回路、萼２２
の乗算結果がαＯπなったことを検出するまで乗算回路
２１．２２にシフトパルスを同時に順次与えるものであ
る。
第３図は乗算回路２１が例えばガロア体（２４）で示さ
れる原始多項式ｘ４ ＋ｘ ＋ ｌ の場合の具体的な
回路図である。図において、乗算回路２１はフィードバ
ックシープを有するシフトレジスタと排他的論理和ゲー
トとを含む。シフト１／ジスタはＤ形フリップフロップ
（以下ＤＦＦと称す）２１１−２１４から育成される。
れる原始多項式ｘ４ ＋ｘ ＋ ｌ の場合の具体的な
回路図である。図において、乗算回路２１はフィードバ
ックシープを有するシフトレジスタと排他的論理和ゲー
トとを含む。シフト１／ジスタはＤ形フリップフロップ
（以下ＤＦＦと称す）２１１−２１４から育成される。
ＤＦＦ２１１の出力端ＤＦＦ２１４および排他的論理和
ゲート２１５の入力端に接続される。ＤＦＦ２１４の出
力端は排他的論理和ゲート２１５の入力端に接続される
。
ゲート２１５の入力端に接続される。ＤＦＦ２１４の出
力端は排他的論理和ゲート２１５の入力端に接続される
。
排他的論理和ゲートの出力端はＤＦＦ２１３６６よび２
１２を介してＤＦＦ２１１の入力端Ｇで接続される。Ｄ
ＦＦ２１１〜２１４はＤＦＦ２１１から：１′α次に原
始多項式の根αのべき乗？表わすデータが入力されル、
−ｔｔ、−ｃ、ｒ′）ＦＦ２１１〜２１４はコントロー
ル回路２３からシフトパルスが並列的ニ各々入力される
毎にそのデータをＤＦＦ２１４からＤ Ｆ’ Ｆ ２１
１方向ヘシフトする。以下、乗算回路２２では乗算回路
２１と同様に構成されるのでその詳細な説明を省略する
とともに、乗算回路２１に含まれる各回路構成の参照番
号の１０の位に２を付して説明する。
１２を介してＤＦＦ２１１の入力端Ｇで接続される。Ｄ
ＦＦ２１１〜２１４はＤＦＦ２１１から：１′α次に原
始多項式の根αのべき乗？表わすデータが入力されル、
−ｔｔ、−ｃ、ｒ′）ＦＦ２１１〜２１４はコントロー
ル回路２３からシフトパルスが並列的ニ各々入力される
毎にそのデータをＤＦＦ２１４からＤ Ｆ’ Ｆ ２１
１方向ヘシフトする。以下、乗算回路２２では乗算回路
２１と同様に構成されるのでその詳細な説明を省略する
とともに、乗算回路２１に含まれる各回路構成の参照番
号の１０の位に２を付して説明する。
第４図はガロア体（２４）で示される原始多項式ｘ４４
．ｘ＋１の各元のコードを図解的に示す図である。−投
に、ガロア体（２ｎ）で示される次数（ｎ）の原始多項
式の各元のコードは、原始多項式〇 （ｘ）が０７（−
１Ｑする根ｔαとすると、０を含む根αのべき乗で表わ
せる２ 個の相異なる元０．α０ （＝α２ｎ−１）、
α ・・・α２ｎ−２を構成する。従って、ガロア体（
２４）で示される原始多項式１４＋ｘ＋１の各元ノコー
ドはＧ（ａ）−ａ４＋ａ＋１＝ｏ−（ｍｏｄ（α４＋α
＋１））から第４図に示すように２４−１６個の相異な
る元を構成する。また、ガロア体ではαのべき乗は循環
性を有しておシ、どの元であっても６倍していくとやが
てαＯに戻る。たとえば、原始多項式が４次式の場合は
、各元は４ビツトで表現され、α１５−αＯとなる。
．ｘ＋１の各元のコードを図解的に示す図である。−投
に、ガロア体（２ｎ）で示される次数（ｎ）の原始多項
式の各元のコードは、原始多項式〇 （ｘ）が０７（−
１Ｑする根ｔαとすると、０を含む根αのべき乗で表わ
せる２ 個の相異なる元０．α０ （＝α２ｎ−１）、
α ・・・α２ｎ−２を構成する。従って、ガロア体（
２４）で示される原始多項式１４＋ｘ＋１の各元ノコー
ドはＧ（ａ）−ａ４＋ａ＋１＝ｏ−（ｍｏｄ（α４＋α
＋１））から第４図に示すように２４−１６個の相異な
る元を構成する。また、ガロア体ではαのべき乗は循環
性を有しておシ、どの元であっても６倍していくとやが
てαＯに戻る。たとえば、原始多項式が４次式の場合は
、各元は４ビツトで表現され、α１５−αＯとなる。
第５図は除算装置２０におけるパルス入力毎に対する乗
算回路２１．２２の乗算結果を図解的に示す図である。
算回路２１．２２の乗算結果を図解的に示す図である。
次に、第２図ないし第５図を参照して除算装置２０の動
作について説明する。今、被除数ｂ（例えばα３＝１０
００）を除数ａ（例えばα６＝１１００）で除算し除算
結果α３÷α６−α−３−α”２（１１１１）を求める
場合について述べる。この場合は、被除数ｂ（α３＝１
０００ ）が入力端子１４から乗算回路２１に入力さ
れる１乗算回路２１は第３図に示すよう［ＤＦＦ２１１
［１、ＤＦＦ２１２ＫＯ１ＤＦＦ２１３にＯ％ＤＦＦ２
１４にＯが入力される。同様に、乗算回路２２は入力端
子１３から除数ａ（α６−１１００）が入力され、ＤＦ
Ｆ２２１に１、ＤＦＦ２２２に１、ＤＦＦ２２３ＫＯ。
作について説明する。今、被除数ｂ（例えばα３＝１０
００）を除数ａ（例えばα６＝１１００）で除算し除算
結果α３÷α６−α−３−α”２（１１１１）を求める
場合について述べる。この場合は、被除数ｂ（α３＝１
０００ ）が入力端子１４から乗算回路２１に入力さ
れる１乗算回路２１は第３図に示すよう［ＤＦＦ２１１
［１、ＤＦＦ２１２ＫＯ１ＤＦＦ２１３にＯ％ＤＦＦ２
１４にＯが入力される。同様に、乗算回路２２は入力端
子１３から除数ａ（α６−１１００）が入力され、ＤＦ
Ｆ２２１に１、ＤＦＦ２２２に１、ＤＦＦ２２３ＫＯ。
ＤＦＦ２２４にＯが入力される。また、乗算回路２１．
２２のＤＦＦ２１１〜２１４およびＤＦＦ２２１〜２２
４にはコントロール回路２３からパルスが入力される。
２２のＤＦＦ２１１〜２１４およびＤＦＦ２２１〜２２
４にはコントロール回路２３からパルスが入力される。
このため、乗算回路２１．２２は、乗算回路２２出力の
乗算結果としてαＯ（０００１）が検出回路２４で検出
されるまで、コントロール回路２３からパルスが入力さ
れる毎に除数（ａ）および被除数（ｂ）にαを乗算する
１例えば、コントロール回路２３から１回目のパルスが
乗算回路２１に入力されると、乗算回路２１は被除数ｂ
（α３）を第５図に示すようにＤ Ｆ Ｆ ２１．１の
１がＤＦＦ２１４ヘシフトされる。また、ＤＦＦ２１４
のＯとＤＦＦ２１１の１とが排他的論理和ゲ−）２１５
によってｔｎ ｏ ｄ ２の加算が行なわれ、ＤＦＦ２
１３には１がシフトされる。このＤＦＦ２１３のＯはＤ
ＦＦ２１２にシフトされ、ＤＦＦ２１２のＯはＤＦＦ２
１１にシフトされる。したがって、シフト後の結果はα
４（００１１）となり、α３にαが乗算されたことにな
る。
乗算結果としてαＯ（０００１）が検出回路２４で検出
されるまで、コントロール回路２３からパルスが入力さ
れる毎に除数（ａ）および被除数（ｂ）にαを乗算する
１例えば、コントロール回路２３から１回目のパルスが
乗算回路２１に入力されると、乗算回路２１は被除数ｂ
（α３）を第５図に示すようにＤ Ｆ Ｆ ２１．１の
１がＤＦＦ２１４ヘシフトされる。また、ＤＦＦ２１４
のＯとＤＦＦ２１１の１とが排他的論理和ゲ−）２１５
によってｔｎ ｏ ｄ ２の加算が行なわれ、ＤＦＦ２
１３には１がシフトされる。このＤＦＦ２１３のＯはＤ
ＦＦ２１２にシフトされ、ＤＦＦ２１２のＯはＤＦＦ２
１１にシフトされる。したがって、シフト後の結果はα
４（００１１）となり、α３にαが乗算されたことにな
る。
一方、乗算回路２２は１回目のパルスで除数２（α６）
ヲ第５図に示すように乗算回路２１と同様の動作でα７
（１０１１）を求める。
ヲ第５図に示すように乗算回路２１と同様の動作でα７
（１０１１）を求める。
以下、同様に乗算回路２１．２２は、パルスが与えられ
る毎にα全乗算する。そして、乗算回路２２出力の乗算
結果がα０（＝α１５）になったことが検出回路２４で
検出されると、検出回路２４はコントロール回路２３を
不能動化し、乗算回路２１．２２へのシフトパルスの供
給が停止される。
る毎にα全乗算する。そして、乗算回路２２出力の乗算
結果がα０（＝α１５）になったことが検出回路２４で
検出されると、検出回路２４はコントロール回路２３を
不能動化し、乗算回路２１．２２へのシフトパルスの供
給が停止される。
すなわち、この場合は、コントロー２回路２３からのパ
ルスが９回乗算回路２１．２２に供給されることによっ
て、乗算回路２２出力の乗算結果がα０となシ、乗算回
路２１呂力の乗算結果がα１２となる。したがって、α
３をα６で除算した除算結果α１２が得られる。
ルスが９回乗算回路２１．２２に供給されることによっ
て、乗算回路２２出力の乗算結果がα０となシ、乗算回
路２１呂力の乗算結果がα１２となる。したがって、α
３をα６で除算した除算結果α１２が得られる。
上述のごとく、乗算回路２１で被除数（ａ）を６倍し乗
算回路２２で除数（ｂ）ｅα倍することは Ｃ−ｂを演
算する場合、分母分子に同時に６倍していることに相当
する。１π４図に示されるように、根αのべき乗は循環
性を有しているため、分母すは６倍していくとやがてα
Ｏになる１分母すがα０、すなわち１となったとき、乗
ｙ回路２１および２２の乗算動作を停止させると、第１
の乗算回路の乗算結果は除算結果ｃ ＝、 ｆ示すこと
になる。
算回路２２で除数（ｂ）ｅα倍することは Ｃ−ｂを演
算する場合、分母分子に同時に６倍していることに相当
する。１π４図に示されるように、根αのべき乗は循環
性を有しているため、分母すは６倍していくとやがてα
Ｏになる１分母すがα０、すなわち１となったとき、乗
ｙ回路２１および２２の乗算動作を停止させると、第１
の乗算回路の乗算結果は除算結果ｃ ＝、 ｆ示すこと
になる。
以上のように、この発明てよれば、第１の乗算手段で被
除数（ａ）を順次６倍するとともに、第２の乗算手段で
除数（ｂ）を順次６倍し、第２の乗算手段の乗算結果が
αＯＶｃなったとき第１の乗算手段の乗算結果を除算結
果として出力するようにしたので、従来に比べて非常に
回路構成が簡単であり、かつ安価に構成することができ
′る。
除数（ａ）を順次６倍するとともに、第２の乗算手段で
除数（ｂ）を順次６倍し、第２の乗算手段の乗算結果が
αＯＶｃなったとき第１の乗算手段の乗算結果を除算結
果として出力するようにしたので、従来に比べて非常に
回路構成が簡単であり、かつ安価に構成することができ
′る。
＠１図は従来のガロア体における除算装置１０のブロッ
ク図を示す、第２図はこの発明の一実施例の除算装置２
０のブロック図を示す、第３図は乗算回路２１が、たと
えばガロア体（２４）で示される原始多項式１４ ＋
Ｘ ＋ １の場合の具体的な回路図全示す、第４図はガ
ロア体（２４）で示される原始多項式Ｘ４ 十Ｋ ＋
１の各元のコードを図解的に示す図である。第５図はシ
フトパルス入力毎の乗算回路２１および２２の乗算結果
を具体的に示す図である。 図において、２１および２２は乗算回路、２３はコント
ロール回路、２４は検出回路を示す。 代理人 葛 野 信 −（外１名） ４６８− 第４図 埠５図 特許庁長官殿 １、事件の表示 特願昭 ５７−３３５８５号２
、発明の名称 〃゛ロア体におりる除算装置 ３、補正をする者 ５、補正の対象 明細書の特許請求の範囲の欄および発明の詳細な説明の
欄 ６、補正の内容 （１） 特許請求の範囲を別紙のとおり。 （２） 明細書第２頁の全文を下記の文章に訂正する。 記 ３、発明の詳細な説明 この発明はガロア体における除算装置に関する。 ガロア体〈２′）はたとえばコンピュータおよび通信シ
ステム等のディジタル情報を自動的に訂正する誤り訂正
符号等に利用され （３） 明細書第３頁第１行の「符号器および」を削除
する。 （４） 明細書第３頁第２行の「基本としている。」を
「使用する。」に訂正する。 （５） 明細書第３頁第１１行および第１２行を下記の
文章に訂正する。 ２− および被除数（ｂ）はガロア体（２″）の元であり、原
始多項式の原始根αのべき乗で表わさく６） 明細書第
４頁第６行のｒ（ａ）ｊをｒ（ｂ）Ｊに訂正する。 （７） 明細書第４頁第８行のｒ（ｂ）Ｊをｒ（ａ）Ｊ
に訂正する。 （８） 明細書第５頁第１１行および第１２行を下記の
文章に訂正する。 記 第３図は原始多項式をｘ’＋ｘ＋１としたときの乗算回
路２１の具体 〈９） 明細書第５頁第１７行の「出力端」を「出力端
は」に訂正する。 〈１０） 明細書第６頁第１８行および第１９行を下記
の文章に訂正する。 記 べき乗で表わせる２”個の相異なる元Ｏ１αＯ。 α１．・・・α２−２を構成する。したがって、以上 ３− ２、特許請求の範囲 数（ａ）で除算する除算装置であって、前記被除数（ｂ
）が入力され、かつパルスが入力されるごとに前記被除
数（ｂ）をα倍する第１の乗算回路、 前記除数（ａ）が入力され、かつ前記パルスが入力され
るごとに前記除数（ａ）をα倍する第２の乗算回路、 前記第２の乗算回路の乗算結果がα′″ になったこと
を検出する検出手段、および 前記検出手段出力に応答して前記第１の乗算回路の乗算
結果を前記除算の結果として出力させる手段を備える、
ガロア体における除算装置。 ４−
ク図を示す、第２図はこの発明の一実施例の除算装置２
０のブロック図を示す、第３図は乗算回路２１が、たと
えばガロア体（２４）で示される原始多項式１４ ＋
Ｘ ＋ １の場合の具体的な回路図全示す、第４図はガ
ロア体（２４）で示される原始多項式Ｘ４ 十Ｋ ＋
１の各元のコードを図解的に示す図である。第５図はシ
フトパルス入力毎の乗算回路２１および２２の乗算結果
を具体的に示す図である。 図において、２１および２２は乗算回路、２３はコント
ロール回路、２４は検出回路を示す。 代理人 葛 野 信 −（外１名） ４６８− 第４図 埠５図 特許庁長官殿 １、事件の表示 特願昭 ５７−３３５８５号２
、発明の名称 〃゛ロア体におりる除算装置 ３、補正をする者 ５、補正の対象 明細書の特許請求の範囲の欄および発明の詳細な説明の
欄 ６、補正の内容 （１） 特許請求の範囲を別紙のとおり。 （２） 明細書第２頁の全文を下記の文章に訂正する。 記 ３、発明の詳細な説明 この発明はガロア体における除算装置に関する。 ガロア体〈２′）はたとえばコンピュータおよび通信シ
ステム等のディジタル情報を自動的に訂正する誤り訂正
符号等に利用され （３） 明細書第３頁第１行の「符号器および」を削除
する。 （４） 明細書第３頁第２行の「基本としている。」を
「使用する。」に訂正する。 （５） 明細書第３頁第１１行および第１２行を下記の
文章に訂正する。 ２− および被除数（ｂ）はガロア体（２″）の元であり、原
始多項式の原始根αのべき乗で表わさく６） 明細書第
４頁第６行のｒ（ａ）ｊをｒ（ｂ）Ｊに訂正する。 （７） 明細書第４頁第８行のｒ（ｂ）Ｊをｒ（ａ）Ｊ
に訂正する。 （８） 明細書第５頁第１１行および第１２行を下記の
文章に訂正する。 記 第３図は原始多項式をｘ’＋ｘ＋１としたときの乗算回
路２１の具体 〈９） 明細書第５頁第１７行の「出力端」を「出力端
は」に訂正する。 〈１０） 明細書第６頁第１８行および第１９行を下記
の文章に訂正する。 記 べき乗で表わせる２”個の相異なる元Ｏ１αＯ。 α１．・・・α２−２を構成する。したがって、以上 ３− ２、特許請求の範囲 数（ａ）で除算する除算装置であって、前記被除数（ｂ
）が入力され、かつパルスが入力されるごとに前記被除
数（ｂ）をα倍する第１の乗算回路、 前記除数（ａ）が入力され、かつ前記パルスが入力され
るごとに前記除数（ａ）をα倍する第２の乗算回路、 前記第２の乗算回路の乗算結果がα′″ になったこと
を検出する検出手段、および 前記検出手段出力に応答して前記第１の乗算回路の乗算
結果を前記除算の結果として出力させる手段を備える、
ガロア体における除算装置。 ４−
Claims (1)
- 【特許請求の範囲】 ガロア体（２ｎ）で示される次数（ｎ）の原始多項式を
満足する根をαとし、前記ガロア体（２ｎ）上で被除数
（ａ）を除数（ｂ）で除算する除算装置であって、前記
被除数（ａ）が入力され、かつパルスが入力される毎に
前記被除数（ａ） ｔα倍する第１の乗算回路、前記被
除数（ｂ）が入力され、かつ前記パルスが入力される毎
に前記除数（ｂ） ｆｔα倍する第２の乗算回路、 前記第２の乗算回路の乗算結果がα０［なったことを検
出する検出手段、および 前記検出手段出力に応答して前記第１の乗算回路の乗算
結果を前記除算の結果として出力させる手段を備える、
ガロア体に２ける除算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57033585A JPS58151674A (ja) | 1982-03-02 | 1982-03-02 | ガロア体における除算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57033585A JPS58151674A (ja) | 1982-03-02 | 1982-03-02 | ガロア体における除算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58151674A true JPS58151674A (ja) | 1983-09-08 |
| JPS6363926B2 JPS6363926B2 (ja) | 1988-12-09 |
Family
ID=12390590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57033585A Granted JPS58151674A (ja) | 1982-03-02 | 1982-03-02 | ガロア体における除算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58151674A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008239449A (ja) * | 2007-03-28 | 2008-10-09 | Sharp Corp | 固体材料供給装置、固体材料処理装置および固体材料供給方法 |
-
1982
- 1982-03-02 JP JP57033585A patent/JPS58151674A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008239449A (ja) * | 2007-03-28 | 2008-10-09 | Sharp Corp | 固体材料供給装置、固体材料処理装置および固体材料供給方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6363926B2 (ja) | 1988-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4587627A (en) | Computational method and apparatus for finite field arithmetic | |
| US6049815A (en) | Method and apparatus for finite field multiplication | |
| EP0431629A2 (en) | Mutual division circuit | |
| ARAKI et al. | Fast inverters over finite field based on Euclid's algorithm | |
| JPH0831803B2 (ja) | 誤り訂正のための方法と装置 | |
| JPS60144834A (ja) | 有限体の演算回路 | |
| KR830009529A (ko) | 갈로아체의 연산회로 | |
| EP0034036A2 (en) | Encoders and decoders for cyclic block codes | |
| KR970007623A (ko) | 리던던시 정보 발생을 위한 데이타 블록 엔코딩 방법 및 워드 단위 엔코더 | |
| WO1989003621A1 (en) | Hypersystolic reed-solomon encoder | |
| JPS58151674A (ja) | ガロア体における除算装置 | |
| US3569684A (en) | Sine-cosine generator comprised of a diode array | |
| KR100431576B1 (ko) | 갈로아필드다항식승산/제산회로및그것을통합하는디지탈신호프로세서 | |
| JPS5840770B2 (ja) | 誤り訂正装置に使用されるプログラム可能な多項式発生装置 | |
| KR20000018636A (ko) | 유한 필드에서의 긴 다항식 제산 방법과 그에따른 장치 | |
| US6484192B1 (en) | Root finding method and root finding circuit of quadratic polynomial over finite field | |
| US4570056A (en) | Automatically adaptable radix conversion system for use with variable length input numbers | |
| US3475725A (en) | Encoding transmission system | |
| JPS6217256B2 (ja) | ||
| US3774153A (en) | Field-accessed, single-wall domain apparatus utilizing interacting shift register loops | |
| JPS5880769A (ja) | ガロア体における除算装置 | |
| CA1082815A (en) | Table lookup direct decoder for double-error- correcting (dec) bch codes using general pair of syndromes | |
| KR930010354B1 (ko) | 갈로아체상에서의 연산회로 | |
| SU429425A1 (ru) | ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО:,'-1-'''''Жt n^J-ЛП.»^-'-"'*'*''*'* | |
| JPS6034136B2 (ja) | リ−ド・ソロモン符号復号方式 |