JPS58151627A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS58151627A JPS58151627A JP3340282A JP3340282A JPS58151627A JP S58151627 A JPS58151627 A JP S58151627A JP 3340282 A JP3340282 A JP 3340282A JP 3340282 A JP3340282 A JP 3340282A JP S58151627 A JPS58151627 A JP S58151627A
- Authority
- JP
- Japan
- Prior art keywords
- channel device
- data
- data transfer
- channel
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
出力湊置と１つの記憶装置との間でデータ転送を行なう
データ転送方式に関する。
データ転送方式に関する。
第１図は一般的に従来例を示す。第１図において、Ｄ′
ｖｏ−Ｄ′Ｐｎ，は入出力装置であり、各々チャネル装
置ＣＨｏ−Ｃｌ−片に接続されている。チャネル装置Ｃ
Ｉー１ｏーＣＩ−膜はプロセッサＰおよび記憶装置ＭＥ
Ｍと、データハスＩ）ｐｔ介してデータを送受信し、丑
だ制御バスＣｃＰを介して制御情報を送受信する。
ｖｏ−Ｄ′Ｐｎ，は入出力装置であり、各々チャネル装
置ＣＨｏ−Ｃｌ−片に接続されている。チャネル装置Ｃ
Ｉー１ｏーＣＩ−膜はプロセッサＰおよび記憶装置ＭＥ
Ｍと、データハスＩ）ｐｔ介してデータを送受信し、丑
だ制御バスＣｃＰを介して制御情報を送受信する。
チャネル装置ＣＩ−Ｔｏ − Ｃｉ（ユはまた各々制御
線ＣＣＲＯ〜ＣＯＲ７１を介して競合回路Ｒ，Ｃと接続
され、制御卸情報を送受する。さらに競合回路Ｒ，Ｃは
制御線ＣＲＰを介してプロセッサＰと接続され、制御情
報を送受する。
線ＣＣＲＯ〜ＣＯＲ７１を介して競合回路Ｒ，Ｃと接続
され、制御卸情報を送受する。さらに競合回路Ｒ，Ｃは
制御線ＣＲＰを介してプロセッサＰと接続され、制御情
報を送受する。
各チャネル装置Ｃ Ｉ−（は入出力装置ＤＴからデータ
を受信すると、制ｊ卸線Ｃ。Ｒにデータ転送要求を送出
する。ここでチャネル装置ｆ＃ＣＨと記憶装置ｆＭＥＭ
との間では一時にけある１つのチャネル装置ＣＪ−■の
データ転送しか行なうことができないので、同時に検数
のデータ転送要求がチャネル装置Ｃ Ｉ−Ｔから競合回
路ＲＣに送られてきた場合、競合回路Ｒ． Ｃ内では入
出力装ｊｉ Ｄ ’Ｉ”ごとにデータ転送要求を受は付
ける優先順（〃が、少められていて、その順位に従って
１つの要求を受は付ける。優先順位に従った１つの要求
を受は付けると、競合回路ＲＣは制御＠Ｃｅｐを介して
プロセッサＰに要求信号を送出する。要求信号を受けだ
プロセッサＰは記憶装置Ｍ Ｅ Ｍの吏用許可の信号を
側倒１．腺ＣＲＰを介して競合回路ＲＣに送出する。競
合回路ＲＣは使用許可信号を受けると、先にデータ転送
要求を受は付けたチャネル装置Ｃ１−１に制御線Ｃ６Ｒ
を介して記憶装置の使用許可信号を送る。これに応して
そのチャネル装置ＣＩ−■はデータ・・スＤＰを介して
記憶装＠ＭＥＭにデータ転送を行なう。このデータ転送
が終ると、競合回路Ｒ，Ｃは優先順位に従って次のチャ
ネル装置のデータ転送要求を受は付ける。各チャネル装
置においてはバッファを備え、データ転送要求が受は付
けられる寸で、入出力装置からのデータをこのバッファ
に一時貯えておく必要がある。
を受信すると、制ｊ卸線Ｃ。Ｒにデータ転送要求を送出
する。ここでチャネル装置ｆ＃ＣＨと記憶装置ｆＭＥＭ
との間では一時にけある１つのチャネル装置ＣＪ−■の
データ転送しか行なうことができないので、同時に検数
のデータ転送要求がチャネル装置Ｃ Ｉ−Ｔから競合回
路ＲＣに送られてきた場合、競合回路Ｒ． Ｃ内では入
出力装ｊｉ Ｄ ’Ｉ”ごとにデータ転送要求を受は付
ける優先順（〃が、少められていて、その順位に従って
１つの要求を受は付ける。優先順位に従った１つの要求
を受は付けると、競合回路ＲＣは制御＠Ｃｅｐを介して
プロセッサＰに要求信号を送出する。要求信号を受けだ
プロセッサＰは記憶装置Ｍ Ｅ Ｍの吏用許可の信号を
側倒１．腺ＣＲＰを介して競合回路ＲＣに送出する。競
合回路ＲＣは使用許可信号を受けると、先にデータ転送
要求を受は付けたチャネル装置Ｃ１−１に制御線Ｃ６Ｒ
を介して記憶装置の使用許可信号を送る。これに応して
そのチャネル装置ＣＩ−■はデータ・・スＤＰを介して
記憶装＠ＭＥＭにデータ転送を行なう。このデータ転送
が終ると、競合回路Ｒ，Ｃは優先順位に従って次のチャ
ネル装置のデータ転送要求を受は付ける。各チャネル装
置においてはバッファを備え、データ転送要求が受は付
けられる寸で、入出力装置からのデータをこのバッファ
に一時貯えておく必要がある。
記憶装置ｆ Ｍ ＥＭからチャネル装置ＣＩ−Ｔへのデ
ータ転送は次のようにして行なわれる。プロセッサＰは
データを転送すべき相手である入出力装置Ｄ′Ｆを識別
する番号をデータ転送要求に付して制御線Ｃ６Ｐに送出
する。チャネル装置ＣＨは自分に接続されている入出力
装置ＤＴの番号を検出すると、制御１線Ｃ６Ｒを介して
競合回路ＲＣにデータ転送要求を送出する。これを受け
た競合回路Ｒ，Ｃは制御＠ＣＲｐを介してプロセッサＰ
Ｋ要求信号を送出する。この信号を受けてプロセッサＰ
は制Ｈ＠ＣｃＰに記憶装置ＭＥＭの使用許可信号を送出
する。データ転送要求を送出しだチャネル装置Ｃ］（が
この使用許可信号を競合回路Ｒ，Ｃを介しで受けると、
記憶装置からデータを受信するようになる。
ータ転送は次のようにして行なわれる。プロセッサＰは
データを転送すべき相手である入出力装置Ｄ′Ｆを識別
する番号をデータ転送要求に付して制御線Ｃ６Ｐに送出
する。チャネル装置ＣＨは自分に接続されている入出力
装置ＤＴの番号を検出すると、制御１線Ｃ６Ｒを介して
競合回路ＲＣにデータ転送要求を送出する。これを受け
た競合回路Ｒ，Ｃは制御＠ＣＲｐを介してプロセッサＰ
Ｋ要求信号を送出する。この信号を受けてプロセッサＰ
は制Ｈ＠ＣｃＰに記憶装置ＭＥＭの使用許可信号を送出
する。データ転送要求を送出しだチャネル装置Ｃ］（が
この使用許可信号を競合回路Ｒ，Ｃを介しで受けると、
記憶装置からデータを受信するようになる。
以トのように従来のデータ転送方式では複数のチャネル
装置で同時に発生する記憶装置の使用要求に対する競合
回路が必要であり、また、データ転送要求が受は付けら
れるまで、データをたくわえておくバッファがチャネル
装置内に必要となりハード量が多くなるという欠点があ
る。データ転送要求の受は付けは優先順位により、他の
チャネル装置が転送中の間待たせられるため、各チャネ
ル装置は比較的大きなバッファを必要とする。
装置で同時に発生する記憶装置の使用要求に対する競合
回路が必要であり、また、データ転送要求が受は付けら
れるまで、データをたくわえておくバッファがチャネル
装置内に必要となりハード量が多くなるという欠点があ
る。データ転送要求の受は付けは優先順位により、他の
チャネル装置が転送中の間待たせられるため、各チャネ
ル装置は比較的大きなバッファを必要とする。
本発明の目的は競合回路全不要とし、チャネル装置内の
バッファを軽減するデータ転送方式を提供することにあ
る。
バッファを軽減するデータ転送方式を提供することにあ
る。
しかして本発明は、各チャネル装置に順次タイムスロッ
トを割り付け、各チャネル装置はこの割り付けられたタ
イムスロットで記憶装置への使用を要求し、データを転
送することを特徴とする。
トを割り付け、各チャネル装置はこの割り付けられたタ
イムスロットで記憶装置への使用を要求し、データを転
送することを特徴とする。
第２図は本発明の一実施例を示し、第１図と同一記号の
ものは同じものである。チャネル装置ＣＨｏ −ＣＩ−
玩はそれぞれ制御線Ｃ９ｏ−Ｃｑｎ、を介してゲート回
路Ｇ。−０４に接続される。ゲート回路Ｇ。〜（」ｎ７
はクロック回路ＣＬＫから信号線ｑ。−勤を介してクロ
ックを与えられ、開閉制御される。クロック回路Ｃ−Ｌ
Ｋは第８図に示すように順次クロックを与え、各ゲー
ト回路はクロックの与えられた期間たけ開かれる。とれ
によって各チャネルに順次タイムスロットが割り付けら
れる。
ものは同じものである。チャネル装置ＣＨｏ −ＣＩ−
玩はそれぞれ制御線Ｃ９ｏ−Ｃｑｎ、を介してゲート回
路Ｇ。−０４に接続される。ゲート回路Ｇ。〜（」ｎ７
はクロック回路ＣＬＫから信号線ｑ。−勤を介してクロ
ックを与えられ、開閉制御される。クロック回路Ｃ−Ｌ
Ｋは第８図に示すように順次クロックを与え、各ゲー
ト回路はクロックの与えられた期間たけ開かれる。とれ
によって各チャネルに順次タイムスロットが割り付けら
れる。
ある１つのチャネル装置ＣＨｉ （’＝ ｏ、 １．・
・・ｎ）に注目すると、チャネル装置ＣＩ刊が入出力装
置ＤＴ、からデータを受信すると、制御１線ＣＬにデー
タ転送要求を送出する。チャネル装置ＣＩ−Ｉ ｉに割
り付けられたタイムスロット罫になるとゲート回路Ｇ、
が開き、プロセッサＰに記憶装置ＭＢＭの使用要求信号
が送出される。この要求信号を受けたプロセッサＰは記
憶装置ＭＥＭの使用許可信号を制＃線ＣｑＰに送出する
。この使用許可信号は開いているゲート回路Ｇを通って
チャネル装置ＣＨｉに送出される。との信号をチャネル
装置Ｃ１（ｉが受けると、チャネル装置ＣＩ’Ｇから記
憶装置ＭＥＭにデータバスＤｐを介してデータ転送が行
なわれる。以上の動作を各チャネル装置が自分に割り付
けられたタイムスロットで行なう。
・・ｎ）に注目すると、チャネル装置ＣＩ刊が入出力装
置ＤＴ、からデータを受信すると、制御１線ＣＬにデー
タ転送要求を送出する。チャネル装置ＣＩ−Ｉ ｉに割
り付けられたタイムスロット罫になるとゲート回路Ｇ、
が開き、プロセッサＰに記憶装置ＭＢＭの使用要求信号
が送出される。この要求信号を受けたプロセッサＰは記
憶装置ＭＥＭの使用許可信号を制＃線ＣｑＰに送出する
。この使用許可信号は開いているゲート回路Ｇを通って
チャネル装置ＣＨｉに送出される。との信号をチャネル
装置Ｃ１（ｉが受けると、チャネル装置ＣＩ’Ｇから記
憶装置ＭＥＭにデータバスＤｐを介してデータ転送が行
なわれる。以上の動作を各チャネル装置が自分に割り付
けられたタイムスロットで行なう。
これによれば、各チャネル装置におけるデータ転送は割
り付けられたタイムスロット内で行なわれ、かつある時
間毎に割り付けられるために、チャネル装置内のバッフ
ァを軽減することができる。
り付けられたタイムスロット内で行なわれ、かつある時
間毎に割り付けられるために、チャネル装置内のバッフ
ァを軽減することができる。
記憶装置Ｍ ’Ｅ Ｍからチャネル装置ＣＨへのデータ
転送は次のようにして行なわれる。プロセッサＰはデー
タを転送すべき相手である入出力装置ＤＴを識別する番
号をデータ転送要求に付して制御線Ｃ６Ｐに送出する。
転送は次のようにして行なわれる。プロセッサＰはデー
タを転送すべき相手である入出力装置ＤＴを識別する番
号をデータ転送要求に付して制御線Ｃ６Ｐに送出する。
チャネル装置Ｃｉ−■は自分に接続されている入出力装
置ＤＴの番号を検出すると、ＣｑｒＬにデータ受信可能
の信号を送出する。この時選択されたチャネル装置をＣ
Ｉ（ｉとする。この信号はタイムスロットＴ９時にゲー
ト回路Ｇ、を通りプロセッサＰ Ｋ報告される。テーク
受信可能の信号を受けたプロセッサＰｄ［記憶装置Ｍ
ｆＤ Ｍの使用許可化％ ヲｘｌｌ １卸ａＣ、ｑ ｐ
ＶＣ送出Ｌ、’ｙ’−１−回路Ｇ７ヲｔｍッてＭｔｌ
ｌ ＋１線Ｃｑｃに送出される。チャネル装置ｗｃｉ＋
がこの使用許可信号を受けると記・１意装置Ｍ Ｅ〜１
からテークを受１言するようになる。
置ＤＴの番号を検出すると、ＣｑｒＬにデータ受信可能
の信号を送出する。この時選択されたチャネル装置をＣ
Ｉ（ｉとする。この信号はタイムスロットＴ９時にゲー
ト回路Ｇ、を通りプロセッサＰ Ｋ報告される。テーク
受信可能の信号を受けたプロセッサＰｄ［記憶装置Ｍ
ｆＤ Ｍの使用許可化％ ヲｘｌｌ １卸ａＣ、ｑ ｐ
ＶＣ送出Ｌ、’ｙ’−１−回路Ｇ７ヲｔｍッてＭｔｌ
ｌ ＋１線Ｃｑｃに送出される。チャネル装置ｗｃｉ＋
がこの使用許可信号を受けると記・１意装置Ｍ Ｅ〜１
からテークを受１言するようになる。
以Ｉ−のように本免明によれば、競合回路に代えてタイ
ムスロットの刷り付けによる手段でｄ１１成でき、さら
にチャネル装置内のバッファも軽減でき、ハート囁゛の
削減が可能である。またチャネル装置へのトラヒックの
増加に対してチャネル装置とゲート回路の追加により、
チャネル数を容易に増−やすことができる。
ムスロットの刷り付けによる手段でｄ１１成でき、さら
にチャネル装置内のバッファも軽減でき、ハート囁゛の
削減が可能である。またチャネル装置へのトラヒックの
増加に対してチャネル装置とゲート回路の追加により、
チャネル数を容易に増−やすことができる。
帆１図（ｌｉ従来１９１Ｊを示すブロック図、第２図１
ｄ本発明の一実施例を示すブロック図、第３図は各チャ
ネル装置へのタイムスロットの割り飼けの一例を示す図
である。 １）’ｒ”Ｏ−１）Ｔｎ−、、入出力装晴、ＣＨｏ−（
シ］’Ｔ、、、チャネル装置、（）。〜（ｉｎ ・ゲ
ート回路、ＣＬＫ・・・クロック回路、Ｐ・・・プロセ
ッサ、へ４■号へ４・・・記憶装置。
ｄ本発明の一実施例を示すブロック図、第３図は各チャ
ネル装置へのタイムスロットの割り飼けの一例を示す図
である。 １）’ｒ”Ｏ−１）Ｔｎ−、、入出力装晴、ＣＨｏ−（
シ］’Ｔ、、、チャネル装置、（）。〜（ｉｎ ・ゲ
ート回路、ＣＬＫ・・・クロック回路、Ｐ・・・プロセ
ッサ、へ４■号へ４・・・記憶装置。
Claims (1)
- １） ？Ｎ 数のチャネル装置を介して複数の入出力装
置と１つの記憶装置との間でデータ転送を行なうデータ
転送方式において、各チャネル装置に順次タイムスロッ
トを割り付け、各チャネル装置はこの割り例けられたタ
イムスロットで記憶装置への使用を要求し、データを転
送することを特徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3340282A JPS58151627A (ja) | 1982-03-03 | 1982-03-03 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3340282A JPS58151627A (ja) | 1982-03-03 | 1982-03-03 | デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58151627A true JPS58151627A (ja) | 1983-09-08 |
Family
ID=12385595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3340282A Pending JPS58151627A (ja) | 1982-03-03 | 1982-03-03 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58151627A (ja) |
-
1982
- 1982-03-03 JP JP3340282A patent/JPS58151627A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1027657B1 (en) | A fully-pipelined fixed-latency communications system with a real-time dynamic bandwidth allocation | |
| US4050097A (en) | Synchronization technique for data transfers over an asynchronous common bus network coupling data processing apparatus | |
| US8078781B2 (en) | Device having priority upgrade mechanism capabilities and a method for updating priorities | |
| JP3516684B2 (ja) | 非同期データ伝送及びソース・トラフィック制御システム | |
| KR920006858A (ko) | 직접 메모리 억세스 테이타 전송중의 버스 중재 최적화 방법 및 장치 | |
| KR900001120B1 (ko) | 우선도가 낮은 유니트를 우선도가 높은 위치에 위치시키기 위한 분배된 우선도 회로망 로직을 가진 데이타 처리 시스템 | |
| EP1820109B1 (en) | Time-based weighted round robin arbiter | |
| US20100169525A1 (en) | Pipelined device and a method for executing transactions in a pipelined device | |
| US7039750B1 (en) | On-chip switch fabric | |
| US4376975A (en) | Arbitration controller providing for access of a common resource by a plurality of central processing units | |
| JPS58151627A (ja) | デ−タ転送方式 | |
| US5898847A (en) | Bus arbitration method and appparatus for use in a multiprocessor system | |
| US6584531B1 (en) | Arbitration circuit with plural arbitration processors using memory bank history | |
| JP3240863B2 (ja) | 調停回路 | |
| JP2000276437A (ja) | Ｄｍａ制御装置 | |
| JPS5878221A (ja) | バス制御システム | |
| KR100190184B1 (ko) | 직렬버스를 통해 데이타를 송신하는 회로 | |
| GB2230166A (en) | Resource control allocation | |
| KR950023107A (ko) | 공용버스에서의 버스점유 중재장치 | |
| JPS6115262A (ja) | バツフアアクセス制御方式 | |
| SU424148A1 (ru) | Устройство для обслуживания заявок коллектива пользователей | |
| SU1495793A1 (ru) | Устройство динамического приоритета | |
| KR100244471B1 (ko) | 다이렉트 메모리 엑세스 제어기 및 그 제어방법 | |
| JPH05204832A (ja) | Ｄｍａバス調停方式 | |
| KR20030026753A (ko) | 전자교환기의 버스중재 장치 및 그 방법 |