JPS58148447A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS58148447A
JPS58148447A JP57030528A JP3052882A JPS58148447A JP S58148447 A JPS58148447 A JP S58148447A JP 57030528 A JP57030528 A JP 57030528A JP 3052882 A JP3052882 A JP 3052882A JP S58148447 A JPS58148447 A JP S58148447A
Authority
JP
Japan
Prior art keywords
polyimide resin
resin film
chip
film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57030528A
Other languages
Japanese (ja)
Inventor
Ken Ogura
謙 小椋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP57030528A priority Critical patent/JPS58148447A/en
Publication of JPS58148447A publication Critical patent/JPS58148447A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PURPOSE:To contrive improvement in reliability for an element as well as to obtain the semiconductor device which can be utilized for LSI by a method wherein a film, to be used for prevention of alpha rays and having obtuse-angled corners or curved corners, is formed on the surface of a chip, thereby enabling to prevent the exfolia-of a resin film. CONSTITUTION:The polyimide resin film 21, located on an IC silicon semiconductor substrate chip 11, is formed in the thickness of 30-100mum or thereabout as the film which will be used for prevention of rays. Also, an edgy pattern is formed into an obtuse angle as shown by the corner part 31 of a pattern edge on the polyimide resin film 21. As a result, it has been provided that the exfoliation of polyimide resin, as has been experienced in the past, is not generated at all. The curve, as shown by the corner part 311 of the polyimide resin film 211 located on the IC silicon semiconductor substrate chip 111, may be used.

Description

【発明の詳細な説明】 この発明は、高集積半導体メモリ素子における保@膜の
剥、離を生じないようにした半導体装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor device that prevents peeling and peeling of a protective film in a highly integrated semiconductor memory element.

電離作用の強い放射線がメモリアレイ領域を透過する際
に記憶データが反転してしまうと云う現象が1978年
T、C,MayなどによシダイナミックRAM、COD
に関して発表され、16 th AnnualProc
eeding of 1978 Internatio
nal Pe1iability Ph)rsicsL
)ymposium に詳細に記述されている。
In 1978, T., C., and May et al. discovered the phenomenon of inverting stored data when strong ionizing radiation passes through the memory array area, developing sidynamic RAM and COD.
Published on 16th AnnualProc
eeding of 1978 International
nal Pe1ability Ph)rsicsL
) ymposium.

こOvL象は、セルへ再度書き込めば正常に動作するこ
とから、デバイスが破壊されてはいないため、「ソフト
エラー」と呼ばれている。ソフトエラーを生じる電離作
用の強い放射線と絋、・9ツケージ材料あるいはガラス
フリット、さらにはフタ中にppm単位で存在する「ウ
ラン」、「トリウム」などの自然放射性元素が崩壊する
際に発生するα線である。
This OvL phenomenon is called a "soft error" because the device will not be destroyed since it will operate normally if the cell is rewritten. α, which is generated when natural radioactive elements such as uranium and thorium, which are present in ppm units in the cage material or glass frit, decay in the cage material or glass frit. It is a line.

パッケージ材料から発生するα粒子は素材によって異な
るが、l−尚171時間KO01〜30個のα粒子が発
生する。α線のエネルギは最大9MeV%平均5M・マ
程度であシ、5 Meマのα線はシリコン中を約301
1s走シ、この間に1.4X10@個の電子−正孔対を
発生させる。
The α particles generated from the package material vary depending on the material, but KO01 to 30 α particles are generated for 171 hours. The energy of alpha rays is 9 MeV% maximum, about 5 M·ma on average, and α rays of 5 MeV penetrate silicon at about 301 m
During the 1 s run, 1.4×10 electron-hole pairs are generated.

できた電子−正孔対のうち、正孔はPM!基板のnチャ
ンネルMOSデバイスの場合、基板側電極に流れ落ちる
。また、電子の方は活性領域の方に収集されて、これが
糾動作の原因となる。この収集には、10=100ng
 かかる。
Of the electron-hole pairs created, the holes are PM! In the case of a substrate n-channel MOS device, it flows down to the substrate side electrode. In addition, electrons are collected in the active region, which causes the nuisance operation. For this collection, 10=100ng
It takes.

1.4X10・個の電子が100 nsかかつて電極に
収集されると、そこに約2μA(D電流が流れる。
When 1.4×10 electrons are collected at the electrode for 100 ns, a current of about 2 μA (D) flows through it.

換言すると、a!Iが当ると云うことは、2μ人の・母
ルス状のリーク電流が発生することに等しい。
In other words, a! The fact that I is applied is equivalent to the generation of a leak current of 2 μm.

最初にα線の影響が問題にされたのは前述のように、C
CDメモリとダイナミックMO8RAMであったが、ス
タチックMO8RAM%特に、多結晶シリコンの高抵抗
を負荷に使ったMOSスタテックRAMもα線の影響を
受は易いと考えられている。
As mentioned above, the influence of alpha rays was first brought into question by C
CD memory and dynamic MO8RAM were used, but static MO8RAM%, especially MOS static RAM that uses high resistance polycrystalline silicon as a load, is also considered to be easily affected by alpha rays.

そして、消費電力を下げるためKMρ以上の負荷抵抗に
よシミ流を小さくしているからである。
This is because the stain current is reduced by using a load resistance of KMρ or more in order to reduce power consumption.

このα線対策には大きく分けて、次の四つがある。There are four main types of α-ray countermeasures:

(1)  パッケージの出すα線を減らす◇(2)  
チツf表面に何か塗ってα線を止める。
(1) Reduce alpha rays emitted by the package ◇ (2)
Paint something on the surface of the chip to stop alpha rays.

(337”バイス設計で対処する。(This will be dealt with with a 337” vise design.

(4) −り訂正などでシステム的に救5゜ところで、
ノ9ツクージ材の改良によシ、ある程度α線を下げるこ
とが可能であるが、結局どのタイプの/母ツケージでも
0.01〜0.1αcm = hr−”程度が限界であ
る。
(4) By the way, it can be saved systemically by correction etc.
Although it is possible to lower the alpha rays to some extent by improving the material, the ultimate limit for any type of cage is about 0.01 to 0.1 alpha cm = hr-''.

また、α線に強くするために、fバイス設計上の改良に
は大きくわけて、次の二つの方法がある。
Furthermore, in order to make it resistant to alpha rays, there are two main ways to improve the f-vis design:

(1)  メモリ部に対して、記憶セルの蓄積電荷容量
を増す方法。
(1) A method of increasing the storage charge capacity of a memory cell in a memory section.

(2)−tyスアy:rsに対しては、セyxア7f1
g度を増す方法。
(2) - For tysai y:rs, seyxa 7f1
How to increase your g-degree.

のニつである。There are two.

しかしながら、これらrバイス設計上の改良には、チッ
プ面積増大などの問題がある。これらの結果、集積回路
チップ上に有機材料をコーティングする方式が最も確実
な方法である。
However, these improvements in r-device design have problems such as an increase in chip area. As a result, coating an organic material on an integrated circuit chip is the most reliable method.

従来のチップコート方法はチップをパッケージに組み立
てた後に1ポリイミドあるいはシリコン樹脂を滴下し、
加熱硬化させている。この方法は電極ワイヤと樹脂の接
触にょシ、ワイヤFc張カがかかシ、断線を生じる場合
があル、信頼性上大きな問題となっている。
The conventional chip coating method is to assemble the chip into a package and then drop a drop of polyimide or silicone resin.
It is heated and cured. This method has serious problems in terms of reliability, as contact between the electrode wire and the resin may occur, the wire Fc tension may become loose, and wire breakage may occur.

そこで、チップ上のワイヤポンドするパッドエリアを除
去し、メモリエリアの上のみを樹脂で被覆し、α線よシ
保−する方法が考えられる。被層U/リイミド樹脂から
なる。
Therefore, a method can be considered that removes the pad area on the chip where the wires are connected and covers only the memory area with resin to protect it from alpha rays. Covering U/consisting of limide resin.

この方法は、α線防止に有効であシ、ワイヤボンドへの
トラブルもないが、問題は樹脂o ml mによシ、シ
リコン基板のクラックが生じる場合があることである。
Although this method is effective in preventing alpha rays and does not cause any trouble with wire bonding, the problem is that cracks may occur in the silicon substrate due to the resin o ml m.

ここで、従来のポリイミド樹脂の剥離の防止方法につい
て第1図((転)ないし第1図@)によシ説明する。第
1図(ロ))は平面図であシ、第1図伽)ないし第1図
(d)は第1図G&)の側面図である。この第1図(a
)ないし第1図(ロ)において、lはシリコン半導体基
板に形成した集積回路基板チップであシ、2はこの集積
回路基板チップ1上のポリイミド樹脂膜である。また、
第1図(〜、第1図(e)に示す3は4リイミド樹脂膜
2端における剥離部分である。
Here, a conventional method for preventing peeling of polyimide resin will be explained with reference to FIG. FIG. 1(b)) is a plan view, and FIG. 1(g) to FIG. 1(d) are side views of FIG. 1(G&). This figure 1 (a
) to FIG. 1(b), 1 is an integrated circuit board chip formed on a silicon semiconductor substrate, and 2 is a polyimide resin film on this integrated circuit board chip 1. Also,
1 (-, 3 shown in FIG. 1(e) is a peeled portion at two ends of the 4-limide resin film.

上記のポリイミド樹脂f脂j[2の)々ターンは第1図
(&)における剥離部分3で示すように、鋭角パターン
によ多形成されている。したがって、ポリイミド樹脂の
加熱工程による硬化工程で鋭角部は他の部分に比べ、収
縮が大きくなシ、このため、第1図(e)の剥1Ils
分3に示すように、集積回路基板チップ1よシ剥離を生
じ易くなる。
The turns of the polyimide resin f [2] are formed in an acute-angled pattern, as shown by the peeled portion 3 in FIG. 1 (&). Therefore, during the curing process by heating the polyimide resin, the sharp corners shrink more than other parts.
As shown in point 3, the integrated circuit board chip 1 is more likely to peel off.

一度、ポリイミド樹脂膜2が集積回路基板チップ2よル
剥離を生じると、この剥離部分3の硬化速度は他の剥離
していない部分よ)約2倍早くなる。すなわち、ポリイ
ミド樹脂1に2上部面および下部面よシ乾燥されるため
である。
Once the polyimide resin film 2 peels off from the integrated circuit board chip 2, the curing speed of the peeled portion 3 is approximately twice as fast as that of other non-peeled portions. That is, this is because the polyimide resin 1 and 2 are dried from the upper and lower surfaces.

ζO結果、剥m部分3と剥離していない部分との境界に
#i、極めて大きな引張応力を生じる。このため、硬化
が進行すると、集積回路基板チップ自身のクラック剥離
を生じることになる。91図(d)における符号4で示
す部分がこのクラック剥離部を示す。このクラック剥離
部4が生じると、集積回路が破壊され、動作をしなくな
ることを意味し、重大な欠陥を生じる問題である。
As a result of ζO, an extremely large tensile stress #i is generated at the boundary between the peeled portion 3 and the unpeeled portion. Therefore, as the curing progresses, the integrated circuit board chip itself will crack and peel off. The part indicated by the reference numeral 4 in FIG. 91(d) indicates this crack peeling part. If this crack peeling portion 4 occurs, the integrated circuit will be destroyed and will no longer function, which is a problem that will cause serious defects.

この発明は、上記従来の欠点を除去するためkなされた
もので、樹脂膜の剥離が生じないようにして、素子の信
頼性の向上とLSIK利用できる半導体装置を提供する
ことを目的とする。
This invention has been made to eliminate the above-mentioned conventional drawbacks, and aims to provide a semiconductor device that prevents peeling of the resin film, improves the reliability of the element, and can be used as an LSIK.

以下、この発明の半導体装置の実jIIfllについて
図面に基づき説明する。#!2図はそ〇一実施例におけ
る示すイミド樹脂ノ臂ターンを示す平面図である。この
第2図において、1lFi半導体基板チッグとしての集
積回路シリコン半導体基板チップであシ、21はα線防
止用の被膜としてこの集積回路シリコン半導体基板チッ
プ11上のポリイミド樹脂膜である。このポリイミド樹
脂膜21は厚さを30μから100μ程度に形成されて
いる。
Hereinafter, the actual semiconductor device of the present invention will be explained based on the drawings. #! FIG. 2 is a plan view showing the arm turn of the imide resin in Example 1. In FIG. 2, there is an integrated circuit silicon semiconductor substrate chip as a 1lFi semiconductor substrate chip, and 21 is a polyimide resin film on the integrated circuit silicon semiconductor substrate chip 11 as a coating for preventing alpha rays. This polyimide resin film 21 is formed to have a thickness of about 30 μm to 100 μm.

また、31はポリイミド樹脂膜21のパターンの角の部
分を示しておシ、この角の部分31に示すように、角パ
ターンを鈍角にしている。このため、従来の方法による
ポリイミド樹脂の剥離が生じることは全くないことが認
められた。
Further, 31 indicates a corner portion of the pattern of the polyimide resin film 21, and as shown in this corner portion 31, the corner pattern is made at an obtuse angle. Therefore, it was found that the polyimide resin did not peel off at all by the conventional method.

すなわち、前記ポリイミド樹脂膜21のパターン形成方
法位ホトリソグラフィ方法が一般的である。この実施例
においても、ポリイミド樹脂膜塗布およびペーキング工
程、さらに、上記ポリイミド樹脂膜上に感光性ホトレジ
ス塗布、所定パターンに無光、現像工程を経て、上記の
感光レジストをマスクとしてポリイミド樹脂をエツチン
グして、ポリイミド樹脂膜21のパターンを形成してい
る。
That is, a photolithography method is generally used to form the pattern of the polyimide resin film 21. In this example as well, a process of applying a polyimide resin film and paking, further applying a photosensitive photoresist on the polyimide resin film, applying no light to a predetermined pattern, developing the process, and then etching the polyimide resin using the photoresist as a mask. Thus, a pattern of the polyimide resin film 21 is formed.

ホ) IJソグラフイ法は周知の方法であるため、詳細
な説明は省略する。
e) Since the IJ lithography method is a well-known method, detailed explanation will be omitted.

以上説明したように、第1の実施例では、ポリイミド樹
脂膜21のノ臂ターンの角の部分31が鈍角であるため
、このポリイミド樹脂膜21が集積回路シリコン半導体
基板チップ11よシ剥離することがないため、信頼性の
高い集積囲路が形成できる利点がある。
As explained above, in the first embodiment, since the corner portion 31 of the arm turn of the polyimide resin film 21 is obtuse, the polyimide resin film 21 does not peel off from the integrated circuit silicon semiconductor substrate chip 11. This has the advantage that a highly reliable integrated enclosure can be formed.

上記#glの実施例では、?リイミド樹脂膜21の両角
パターンは鈍角パターンを形成したことを説明したが、
第3図に示すように、集積i路シリコン半導体基板チッ
プ111上の一すイさド樹脂膜211の角ON分311
に示すように、アールRをもたせた形状としてもよい。
In the example of #gl above, ? Although it has been explained that the double corner pattern of the limide resin film 21 forms an obtuse angle pattern,
As shown in FIG.
As shown in the figure, it is also possible to have a shape with a radius.

このように、角の部分311にアールをもたせた形状と
することによシ、第10実施例と同様に、ポリイミド樹
脂膜211は集積回路シリコン半導体基板チップ111
よシ剥離することは全く認められず、第1の実施例と同
様の効果を奏することが発明者によシ確認された。
By forming the corner portions 311 into a rounded shape, the polyimide resin film 211 is formed on the integrated circuit silicon semiconductor substrate chip 111 as in the tenth embodiment.
No peeling was observed at all, and the inventors confirmed that the same effect as in the first example was achieved.

また、上記第1および第2の実施例ではポリイミド樹脂
[21,2110I!ターンはホトリソグラフィ法によ
多形成したが、第3の実施例として図示しないがスクリ
ーン印刷方法によ多形成し、加熱工程を経て前記第1お
よび第2の実施例と同様な/IPターンを得た結果、第
1および第2の実施例と同様にポリイミド樹脂膜は集積
回路シリコン半導体基板チップよシ剥離が生じないこと
が発明者によシ確認された。
Furthermore, in the first and second embodiments, polyimide resin [21,2110I! The turns were formed by a photolithography method, but as a third embodiment, although not shown, they were formed by a screen printing method, and through a heating process, /IP turns similar to those in the first and second embodiments were formed. As a result, the inventors confirmed that the polyimide resin film did not peel off from the integrated circuit silicon semiconductor substrate chip as in the first and second embodiments.

なお、スクリーン印刷法は厚膜集積回路の製法 (に広
く使用されている方法であシ、詳細な説明は省略する。
Note that the screen printing method is a method widely used for manufacturing thick film integrated circuits, and detailed explanation will be omitted.

さらに、上記各実施例では、ポリイミド樹脂の場合を例
に挙けて説明したが、ポリイミド樹脂に限定されるもの
ではなく、α線を阻止できる膜材料であれば同様の効果
を有することは云うまでもない8 以上のようは、この発明の半導体装置によれば、半導体
基板チップ上のα線防止用の被膜の隅角部分を鈍角また
はアールを有する形状としたので、この被膜が半導体基
板チップから剥離することがなく、安定して半導体基板
チップ上に形成することができる。これにともない、素
子の信頼性が着しく向上し、コンピュータや通信機用L
SIに利用することができる。
Furthermore, in each of the above embodiments, the case of polyimide resin was explained as an example, but it is not limited to polyimide resin, and it can be said that any film material that can block alpha rays will have the same effect. As described above, according to the semiconductor device of the present invention, the corner portions of the coating for preventing alpha rays on the semiconductor substrate chip are shaped to have an obtuse angle or a radius. It can be stably formed on a semiconductor substrate chip without peeling off from the substrate. Along with this, the reliability of elements has improved steadily, and L
It can be used for SI.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図−)は従来の集積回路基板ラッグ上のポリイミド
樹脂膜の平面図、第1図G))ないし第imlに)はそ
れぞれ第1図のポリイミド樹脂膜が集積回路基板チップ
から剥離する状態を説明するための側面図、菖2図はこ
の発明の半導体装置の一実施偶の平面図、第3図はこの
発明の半導体装置の他の実施例の平面図である。 11.1”11・・・集積回路シリコン半導体基板チッ
プ、21,211・・・ポリイミド樹脂膜、31゜31
1・・・角の部分。 手続補正書 昭和57年8月31日 特許庁長官若杉和夫 殿 1、事件の表示 昭和57年 特 許 願第 songs  号2、発明
の名称 牛導体装置 3、補正をする者 事件との関係     特 許 出願人C029)沖電
気工業株式金社 4、代理人 5、補正命令の日付  昭和  年  月  日 (1
弗)6、補正の対象 明細書の発IjIOI#細な説明の欄 7 補正の内容 1) II細書1頁19行[Pe1iabllit7 
Jを「Re1iabi11t)’ Jと訂正する。 2)lii31頁末行「LymposiumJをr S
FmposlumJと訂正する。 3)同3頁8行「そして」t−「それは」と訂正する。 4)同7頁16行「ホトレジスト布」を「ホトレジスト
塗布」と訂正する。
Figure 1-) is a plan view of the polyimide resin film on the conventional integrated circuit board lug, and Figure 1G)) to iml) are respectively the states in which the polyimide resin film shown in Figure 1 is peeled off from the integrated circuit board chip. FIG. 2 is a plan view of one embodiment of the semiconductor device of the present invention, and FIG. 3 is a plan view of another embodiment of the semiconductor device of the present invention. 11.1"11...Integrated circuit silicon semiconductor substrate chip, 21,211...Polyimide resin film, 31°31
1... Corner part. Procedural amendment August 31, 1980 Kazuo Wakasugi, Commissioner of the Patent Office 1, Indication of the case 1981 Patent application No. songs 2, Name of the invention Cattle conductor device 3, Person making the amendment Relationship to the case Patent Applicant C029) Oki Electric Industry Co., Ltd. Kinsha 4, Agent 5, Date of amendment order Showa year, month, day (1
弗) 6. IjIOI # Detailed explanation column 7 of the specification to be amended Contents of the amendment 1) II Specification, page 1, line 19 [Pe1iabllit7
Correct J to “Re1iabi11t)’ J. 2)lii At the end of page 31, correct Lymposium J to r S
Corrected as FmposlumJ. 3) On page 3, line 8, correct "And" t - "It is". 4) On page 7, line 16, "photoresist cloth" is corrected to "photoresist coating."

Claims (2)

【特許請求の範囲】[Claims] (1)隅の部分が鈍角またはアールをもたせた形状とな
っているα線防止用の被膜を半導体基板チップの表面に
形成したことを特徴とする半導体装置。
(1) A semiconductor device characterized in that a coating for preventing alpha rays is formed on the surface of a semiconductor substrate chip, the corners of which have obtuse angles or rounded corners.
(2)α線防止用の被膜は厚さ30μから100μのポ
リイミド樹脂からなることを特徴とする特許請求の範囲
第1項記載の半導体装置。
(2) The semiconductor device according to claim 1, wherein the coating for preventing alpha rays is made of polyimide resin with a thickness of 30 μm to 100 μm.
JP57030528A 1982-03-01 1982-03-01 Semiconductor device Pending JPS58148447A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57030528A JPS58148447A (en) 1982-03-01 1982-03-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57030528A JPS58148447A (en) 1982-03-01 1982-03-01 Semiconductor device

Publications (1)

Publication Number Publication Date
JPS58148447A true JPS58148447A (en) 1983-09-03

Family

ID=12306298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57030528A Pending JPS58148447A (en) 1982-03-01 1982-03-01 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS58148447A (en)

Similar Documents

Publication Publication Date Title
KR910005597B1 (en) Semiconductor memory device having divided normal circuit
GB2039145A (en) Semiconductor device shielding
EP0083361A1 (en) Radiation protection for a semiconductor device
JPH061840B2 (en) Light shield type UPROM
JPS58148447A (en) Semiconductor device
EP0045561B1 (en) Semiconductor device comprising memory circuits
JPH0225264B2 (en)
US6849896B2 (en) Flash memory with UV opaque passivation layer
US4453174A (en) Semiconductor integrated circuit device with non-volatile semiconductor memory cells and means for relieving stress therein
JPS6161442A (en) Semiconductor device
JPH02127095A (en) Apparatus including electronic circuit
US5262671A (en) Semiconductor device in which a peripheral potential barrier is established
JP2837488B2 (en) Semiconductor device
JPS58162042A (en) Semiconductor device and preparation thereof
JPS5636136A (en) Semiconductor device
JPS58190064A (en) Semiconductor integrated circuit
JPS5818961A (en) Alpha ray sensitive reducing device for integrated semiconductor memory
JPS6136709B2 (en)
JPS56148852A (en) Semiconductor device
JPH11251319A (en) Manufacture of protective film of semiconductor device
KR960013633B1 (en) Shielding method of semiconductor integrated circuit
JPS6054444A (en) Manufacture of semiconductor device
WO1981001345A1 (en) Integrated circuit alpha radiation shielding means
JPS61255071A (en) Semiconductor integrated circuit device
JPS57190336A (en) Semiconductor integrated circuit