JPH11251319A - Manufacture of protective film of semiconductor device - Google Patents

Manufacture of protective film of semiconductor device

Info

Publication number
JPH11251319A
JPH11251319A JP10286935A JP28693598A JPH11251319A JP H11251319 A JPH11251319 A JP H11251319A JP 10286935 A JP10286935 A JP 10286935A JP 28693598 A JP28693598 A JP 28693598A JP H11251319 A JPH11251319 A JP H11251319A
Authority
JP
Japan
Prior art keywords
protective film
photosensitive polyimide
film
semiconductor device
polyimide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10286935A
Other languages
Japanese (ja)
Inventor
Koshoku Shin
光植 申
Shogen Cho
勝鉉 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH11251319A publication Critical patent/JPH11251319A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

PROBLEM TO BE SOLVED: To provide the manufacturing method of the protective film of a semiconductor device. SOLUTION: A first photosensitive polyimide film 106 and a second photosensitive polyimide film 108 positioned on the surface of the semiconductor device for functioning as the protective film are manufactured by respective processes. The first photosensitive polyimide film 106 is thinly coated so as to accurately open the position of a bonding pad 102 for connecting a lead frame first. Then, the second photosensitive polyimide film 108 is formed thick so as to protect the semiconductor device from external influence.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の保護
膜製造方法に係り、特に、写真工程マージンを確保する
上で、宇宙線などの外部からの影響を受けにくい程度の
厚さを有する半導体メモリ装置の保護膜製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a protective film for a semiconductor device, and more particularly, to a semiconductor having a thickness that is hardly affected by external influences such as cosmic rays in securing a photographic process margin. The present invention relates to a method for manufacturing a protective film of a memory device.

【0002】[0002]

【従来の技術】最近の半導体メモリ装置の製造技術の進
展及び応用分野の拡張に伴って、大容量のメモリ装置が
盛んに開発されている。このような半導体メモリ装置
は、揮発性と不揮発性とに大別される。揮発性メモリ装
置のSRAM(Static Random Access Memory)やDRA
M(Dynamic Random Access Memory)は、パワーオフ時デ
ータが削除される特性を有する。一方、不揮発性メモリ
装置のROM(Read Only Memory)、EPROM(Erasabl
e and Programmable ROM)、EEPROM(Electrically
Erasable and Progammable ROM)などは、一旦入力され
たデータはパワーオフ時にも維持する特性を有する。
2. Description of the Related Art With the recent development of semiconductor memory device manufacturing technology and expansion of application fields, large-capacity memory devices have been actively developed. Such semiconductor memory devices are roughly classified into volatile and nonvolatile. Volatile memory devices such as SRAM (Static Random Access Memory) and DRA
M (Dynamic Random Access Memory) has a characteristic that data is deleted at power-off. On the other hand, non-volatile memory devices such as ROM (Read Only Memory) and EPROM (Erasabl
e and Programmable ROM), EEPROM (Electrically
Erasable and Progammable ROM) have the characteristic that once input data is maintained even when the power is turned off.

【0003】特に、DRAMは一時的に、不揮発性メモ
リ装置は永久的にデータを内蔵されたキャパシタに格納
するが、両メモリタイプとも前記キャパシタの容量によ
ってデータの保存能力が左右される。半導体メモリ装置
の高集積化に伴ってキャパシタの面積が漸次縮まってお
り、その結果キャパシタの容量も減少しつつある。限ら
れた容量を有するキャパシタに格納されたデータは、メ
モリセルの動作時、外部からの影響、例えばα粒子や放
射線のような宇宙線の影響によって変化し易く、従って
読取り誤りが頻繁に生じる。 かつ、パッケージ過程な
どで生じる物理的な衝撃が半導体メモリ装置に伝達され
る場合にも、半導体メモリ装置に誤動作が生じたり、キ
ャパシタが変化されて装置の信頼性は低下してしまう。
In particular, a DRAM temporarily stores data temporarily and a non-volatile memory device stores data permanently in a built-in capacitor. In both types of memory, data storage capacity is determined by the capacity of the capacitor. 2. Description of the Related Art As semiconductor memory devices have become more highly integrated, the area of a capacitor has been gradually reduced, and as a result, the capacitance of the capacitor has been decreasing. Data stored in a capacitor having a limited capacitance is liable to change during operation of a memory cell due to external influences, for example, cosmic rays such as α-particles and radiation, and frequent reading errors occur. In addition, when a physical shock generated during a packaging process is transmitted to the semiconductor memory device, the semiconductor memory device may malfunction or the capacitor may be changed, thereby deteriorating the reliability of the device.

【0004】このような読取り誤りや誤動作を最小化す
るために、本分野の製造メーカは図1のように半導体チ
ップ1を完成し、ここにワイヤ2を用いてリードフレー
ム3を結合させた後、モールディング保護膜4でパッケ
ージングしてきた。通常、前記モールディング保護膜と
しては外部の物理的な力や衝撃を適切に緩衝し得るよう
にエポキシ樹脂が用いられてきたが、これは宇宙線の浸
透に弱いという問題点)ある。
In order to minimize such read errors and malfunctions, manufacturers in this field complete a semiconductor chip 1 as shown in FIG. 1 and connect a lead frame 3 thereto using wires 2. Has been packaged with the molding protective film 4. Usually, an epoxy resin has been used as the molding protective film so as to appropriately buffer external physical forces and impacts, but this is a problem that it is weak against penetration of cosmic rays).

【0005】従って、最近では前記エポキシ樹脂では遮
断不可能な荷電された宇宙線、例えばα粒子などの浸透
を防ぐために感光性ポリイミドを用いた保護膜を前記モ
ールディング保護膜の下部に一定厚さに形成している。
このような感光性ポリイミド保護膜によって外部の物理
的な力や衝撃が緩和されて半導体装置が保護されるのは
勿論、α粒子などの荷電された宇宙線が前記感光性ポリ
イミド膜に吸収されて半導体装置内へ浸透されるのが防
止され、この結果、キャパシタに格納されたデータが完
全に保護される。従って、メモリセルの小型化に伴って
前記ポリイミド保護膜の重要性も高まりつつある。
Accordingly, recently, a protective film using a photosensitive polyimide is formed under the molding protective film to a certain thickness in order to prevent penetration of charged cosmic rays, for example, α particles, which cannot be blocked by the epoxy resin. Has formed.
Such a photosensitive polyimide protective film not only protects the semiconductor device by relaxing external physical forces and shocks, but also absorbs charged cosmic rays such as α particles into the photosensitive polyimide film. It is prevented from penetrating into the semiconductor device, and as a result, data stored in the capacitor is completely protected. Therefore, with the miniaturization of memory cells, the importance of the polyimide protective film is also increasing.

【0006】しかしながら、前記感光性ポリイミド膜に
写真及び現像工程を施して所望のパターンを正確に形成
するためには、そのコーティング厚さを約10μm以下
に制限すべき問題点(短所)がある。このように感光性
ポリイミドのコーティング厚さを約10μm以下に制限
する場合、写真及び現像工程を通じて所望のパターンが
得られるが、半導体装置の保護膜としては薄すぎる。従
って、写真工程マージンが確保されるとともに、宇宙線
などの外部影響から半導体装置を保護し得る程度の厚さ
を有する半導体メモリ装置の保護膜の製造方法が要求さ
れている。
However, in order to accurately form a desired pattern by subjecting the photosensitive polyimide film to a photographic and developing process, there is a problem (disadvantage) that the coating thickness must be limited to about 10 μm or less. When the photosensitive polyimide coating thickness is limited to about 10 μm or less, a desired pattern can be obtained through a photographing and developing process, but it is too thin as a protective film of a semiconductor device. Accordingly, there is a need for a method of manufacturing a protective film for a semiconductor memory device having a thickness sufficient to secure a photo process margin and protect the semiconductor device from external influences such as cosmic rays.

【0007】[0007]

【発明が解決しようとする課題】従って、本発明の目的
は、前記問題点を解決するために、写真工程マージンを
確保しつつ、宇宙線などの外部からの影響を受けにくい
程度の厚さを有する半導体メモリ装置の保護膜製造方法
を提供することにある。本発明の他の目的は、感光性ポ
リイミドを薄くコーティングすることによって工程マー
ジンを確保し得るポリイミド保護膜の製造方法を提供す
ることにある。本発明のさらに他の目的は、外部の影響
から半導体メモリ装置を完璧に保護できるほどの十分な
厚さを有するポリイミド保護膜の製造方法を提供するこ
とにある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to solve the above-mentioned problems by securing a photographic process margin while reducing the thickness to such an extent that it is hardly affected by external influences such as cosmic rays. It is an object of the present invention to provide a method for manufacturing a protective film of a semiconductor memory device having the same. It is another object of the present invention to provide a method for manufacturing a polyimide protective film capable of securing a process margin by coating a thin photosensitive polyimide. It is still another object of the present invention to provide a method of manufacturing a polyimide protective film having a sufficient thickness to completely protect a semiconductor memory device from external influences.

【0008】[0008]

【課題を解決するための手段】このような目的を達成す
るために、本発明の半導体装置の保護膜の製造方法は、
基板上に、リードフレームが連結されるボンディングパ
ッドとして機能する金属パッドと絶縁膜を順次に形成し
た後、設定された露光マージンに好適なように第1保護
膜を形成する。その後、マスクパターンを用いて前記第
1保護膜をパタニングし前記絶縁膜の一部を食刻するこ
とによって、所定のボンディングパッド領域に該当する
金属パッド領域に開口を形成する。次いで、前記結果物
の全面に第2保護膜を形成し、前記露光マージンより大
きいマージンで写真工程を施して前記開口内の第2保護
膜を取り除く。これにより、荷電された粒子が半導体装
置の素子領域内へ浸透されるのを防止し得る。
In order to achieve the above object, a method for manufacturing a protective film of a semiconductor device according to the present invention comprises:
After a metal pad functioning as a bonding pad to which a lead frame is connected and an insulating film are sequentially formed on a substrate, a first protective film is formed so as to be suitable for a set exposure margin. Then, an opening is formed in a metal pad region corresponding to a predetermined bonding pad region by patterning the first protective film using a mask pattern and etching a part of the insulating film. Next, a second protective film is formed on the entire surface of the resultant, and a photo process is performed with a margin larger than the exposure margin to remove the second protective film in the opening. This can prevent the charged particles from penetrating into the element region of the semiconductor device.

【0009】[0009]

【発明の実施の形態】以下、本発明に従う好適な実施の
形態を添付図面を参照しつつ詳細に説明する。なお、図
面中、同一な構成要素及び部分には、可能な限り同一な
符号及び番号を共通使用するものとする。
Preferred embodiments according to the present invention will be described below in detail with reference to the accompanying drawings. In the drawings, the same reference numerals and numbers are used for the same constituent elements and portions as much as possible.

【0010】そして、以下の説明では、具体的な特定事
項が示しているが、これに限られることなく本発明を実
施しうることは、当技術分野で通常の知識を有する者に
は自明である。また、関連する周知技術、例えばチップ
の上部の絶縁膜の形成及びダイボンディング、パッケー
ジング工程については適宜説明を省略するものとする。
[0010] In the following description, specific specific items are shown, but it is obvious to those skilled in the art that the present invention can be practiced without being limited thereto. is there. In addition, description of related well-known techniques, for example, formation of an insulating film on a chip, die bonding, and a packaging process will be appropriately omitted.

【0011】図2は前記図1の半導体チップ1のレイア
ウト図である。図2を参照すれば、ノーマルセル領域1
0、冗長セル領域20、ヒューズボックス領域30、及
びボンディングパッド領域40が示してある。前記ノー
マルセル領域10はデータを格納する領域であって、数
多くの単位セルが行と列のマトリックス形態で配置され
ており、前記ノーマルセル領域10の上部と側面には冗
長セル領域20が形成されている。そして、前記冗長セ
ルの周辺にはリペア時に冗長セルを駆動させるためのヒ
ューズボックス領域30が形成されている。
FIG. 2 is a layout diagram of the semiconductor chip 1 of FIG. Referring to FIG. 2, the normal cell region 1
0, a redundant cell area 20, a fuse box area 30, and a bonding pad area 40 are shown. The normal cell area 10 is an area for storing data. Many unit cells are arranged in a matrix of rows and columns. A redundant cell area 20 is formed on the upper and side surfaces of the normal cell area 10. ing. A fuse box region 30 for driving the redundant cell at the time of repair is formed around the redundant cell.

【0012】さらに、前記チップ1の上部の縁部にはリ
ードフレームを連結させるためのボンディングパッド領
域40が形成されている。後工程では本発明の要旨であ
る前記チップ1を外部の影響から保護するために、前記
チップ1の全面に感光性ポリイミドを用いた保護膜を形
成する。但し、前記チップ1にリードフレームを連結す
るためのボンディングパッド領域40のポリイミド膜は
完全に取り除き、リペア時に冗長セルを駆動させるため
に用いられるヒューズボックス30領域はレーザカッテ
ィングを容易にするために所定厚さの感光性ポリイミド
のみを残しておく。
Further, a bonding pad region 40 for connecting a lead frame is formed at an upper edge portion of the chip 1. In a later step, a protective film using photosensitive polyimide is formed on the entire surface of the chip 1 in order to protect the chip 1 from the external influence, which is the gist of the present invention. However, the polyimide film of the bonding pad area 40 for connecting the lead frame to the chip 1 is completely removed, and the area of the fuse box 30 used for driving the redundant cell at the time of repair is predetermined to facilitate laser cutting. Only the thickness of the photosensitive polyimide is left.

【0013】図3から図9までは本発明の第1実施の形
態による半導体装置の保護膜の製造段階を図2のD−
D'線に沿って順次的に示す断面図である。まず、図3
は半導体基板100上に金属パッド102を形成する段
階を示す。表面を部分的に酸化させて酸化膜を形成した
半導体基板100に金属物質を形成する。その後、前記
金属物質に写真及び食刻工程を施して図3Aのような金
属パッド102を形成する。前記半導体基板100上の
一部に形成された金属パッド102は次の工程でリード
フレームが連結されるボンディングパッドとして機能す
る。
FIGS. 3 to 9 show the steps of manufacturing the protective film of the semiconductor device according to the first embodiment of the present invention.
It is sectional drawing shown in order along the D 'line. First, FIG.
Shows a step of forming the metal pad 102 on the semiconductor substrate 100. A metal material is formed on the semiconductor substrate 100 having an oxide film formed by partially oxidizing the surface. Thereafter, a photo and etching process is performed on the metal material to form a metal pad 102 as shown in FIG. 3A. The metal pad 102 formed on a part of the semiconductor substrate 100 functions as a bonding pad to which a lead frame is connected in the next step.

【0014】図4は前記半導体基板100及び金属パッ
ド102上に絶縁膜104と第1感光性ポリイミド膜1
06を順に形成する段階を示す。前記金属パッド102
を含む前記図3の結果物の全面に絶縁膜104及び第1
感光性ポリイミド膜106を順次に形成する。前記第1
感光性ポリイミド膜106は露光及び現像工程によって
正確にパタニングされるように約10μm以下の厚さに
コーティングする。
FIG. 4 shows an insulating film 104 and a first photosensitive polyimide film 1 on the semiconductor substrate 100 and the metal pads 102.
06 is shown in order. The metal pad 102
The insulating film 104 and the first
Photosensitive polyimide films 106 are sequentially formed. The first
The photosensitive polyimide film 106 is coated to a thickness of about 10 μm or less so as to be accurately patterned by exposure and development processes.

【0015】図5は前記第1感光性ポリイミド膜106
を露光する段階を示す。前記第1感光性ポリイミド膜1
06の上部にマスクパターン107を覆う。その後、前
記金属パッド102の上部にコーティングされた第1感
光性ポリイミド膜106が現像されるように部分露光す
る。
FIG. 5 shows the first photosensitive polyimide film 106.
Is shown. The first photosensitive polyimide film 1
06, the mask pattern 107 is covered. Thereafter, the first photosensitive polyimide layer 106 coated on the metal pad 102 is partially exposed so as to be developed.

【0016】図6は前記第1感光性ポリイミド膜106
が前記露光工程によって現像される段階を示す。前記第
1感光性ポリイミド膜106のうち、露光された部分は
別途の現像液無しに気化して現像され、前記マスクパタ
ーン107で覆われた部分はそのまま残るようになる。
前記第1感光性ポリイミド膜106は比較的薄くコーテ
ィングされたため、望むパターンに現像される。そし
て、第1感光性ポリイミド膜106の現像された部分に
は前記絶縁膜の上部表面が部分的に露出される。該段階
では、リペア時用いられるヒューズボックス領域上に存
在する前記第1感光性ポリイミド膜106も同時に現像
してレーザカッティングに十分な所定厚さで残してお
く。
FIG. 6 shows the first photosensitive polyimide film 106.
Shows a stage in which is developed by the exposure process. The exposed portion of the first photosensitive polyimide film 106 is vaporized and developed without a separate developing solution, and the portion covered with the mask pattern 107 remains as it is.
Since the first photosensitive polyimide film 106 is relatively thinly coated, it is developed into a desired pattern. The upper surface of the insulating film is partially exposed at the developed portion of the first photosensitive polyimide film 106. In this step, the first photosensitive polyimide film 106 existing on the fuse box region used at the time of repair is also developed at the same time, and is left at a predetermined thickness sufficient for laser cutting.

【0017】図7は前記金属パッド102の一部表面が
露出される段階を示す。前記第1感光性ポリイミド膜1
06のパターンによって露出された前記絶縁膜104の
一部を食刻して取り除く。この結果、前記金属パッド1
02の表面が符号‘A’ほど露出される。該符号‘A’
部分がリードフレームが連結されるボンディングパッド
部分である。
FIG. 7 shows a step in which a partial surface of the metal pad 102 is exposed. The first photosensitive polyimide film 1
A part of the insulating film 104 exposed by the pattern 06 is etched away. As a result, the metal pad 1
The surface of No. 02 is exposed as much as the symbol 'A'. The code 'A'
The portion is a bonding pad portion to which the lead frame is connected.

【0018】図8は第2感光性ポリイミド膜108の形
成及び露光段階を示す。前記符号‘A’で定義されたボ
ンディングパッド部分及び前記第1感光性ポリイミド膜
106の上部に第2感光性ポリイミド膜108をコーテ
ィングする。ここで、前記第2感光性ポリイミド膜10
8の厚さは、外部の物理的衝撃やαなどの荷電粒子から
半導体装置を保護するに十分な約10μm以上の厚さで
コーティングする。その後、前記第2感光性ポリイミド
膜108の上部にマスクパターン109を覆った後、前
記符号‘A’で定義されたボンディングパッド部分が少
なくとも含まれる領域に露光を施す。この時、第1感光
性ポリイミド膜106によってボンディングパッド領域
が露出される精密なパターンが既に形成されているた
め、前記第2感光性ポリイミド膜108は十分な工程マ
ージンを有し得る。
FIG. 8 shows the steps of forming and exposing the second photosensitive polyimide film 108. A second photosensitive polyimide layer 108 is coated on the bonding pad portion defined by the reference character “A” and on the first photosensitive polyimide layer 106. Here, the second photosensitive polyimide film 10
8 is coated with a thickness of about 10 μm or more, which is sufficient to protect the semiconductor device from external physical impacts and charged particles such as α. Then, after covering the mask pattern 109 on the second photosensitive polyimide film 108, the region including at least the bonding pad portion defined by the symbol 'A' is exposed. At this time, the second photosensitive polyimide film 108 may have a sufficient process margin because a precise pattern exposing the bonding pad region is already formed by the first photosensitive polyimide film 106.

【0019】図9は本発明の第1実施の形態による保護
膜の完成段階を示す。第2感光性ポリイミド膜108を
露光して符号‘C’で示した領域の前記第2感光性ポリ
イミド膜108を現像する。この時、符号‘B’で示し
た前記第1感光性ポリイミド膜106も同時に現像され
て前記第2感光性ポリイミド膜108と同一なパターン
が形成される。その後、前記第1感光性ポリイミド膜1
06及び第2感光性ポリイミド膜108を同時に約30
0℃で熱処理(110)して硬化させることによってポリ
イミド保護膜を完成する。
FIG. 9 shows a completed stage of the protection film according to the first embodiment of the present invention. The second photosensitive polyimide film 108 is exposed to light to develop the second photosensitive polyimide film 108 in a region indicated by a symbol 'C'. At this time, the first photosensitive polyimide film 106 indicated by the symbol 'B' is also developed to form the same pattern as the second photosensitive polyimide film 108. Then, the first photosensitive polyimide film 1
06 and the second photosensitive polyimide film 108 at the same time
The polyimide protective film is completed by heat treatment (110) at 0 ° C. and curing.

【0020】前述した方法によれば、第1感光性ポリイ
ミド膜を薄くコーティングすることによってリードフレ
ームをボンディングするボンディングパッドの位置を正
確にオープンさせ得る。そして、第2感光性ポリイミド
膜は、既に形成された第1ポリイミド膜のパターンによ
って十分な工程マージンを有する上で、実質的に半導体
メモリ装置を保護するに十分な厚さで形成し得る。か
つ、ボンディングパッドのオープン時、パタニングされ
た第1感光性ポリイミド膜を食刻マスクとして用いるの
で、工程の単純化及び工程時間の短縮が図れる。さら
に、第1感光性ポリイミド膜と第2感光性ポリイミド膜
を同時に硬化させることによって工程を単純化し得る。
According to the above-described method, the position of the bonding pad for bonding the lead frame can be accurately opened by coating the first photosensitive polyimide film thinly. In addition, the second photosensitive polyimide film may have a sufficient process margin due to the pattern of the first polyimide film already formed, and may be formed with a sufficient thickness to substantially protect the semiconductor memory device. In addition, when the bonding pad is opened, the patterned first photosensitive polyimide film is used as an etching mask, so that the process can be simplified and the process time can be reduced. Further, the process can be simplified by simultaneously curing the first photosensitive polyimide film and the second photosensitive polyimide film.

【0021】図10から図12は本発明の第2実施の形
態による半導体装置の保護膜製造段階を図2の切断線D
−D'に沿って順次的に示す断面図である。図10を参
照すれば、半導体基板100上に金属パッド102、絶
縁膜104及び開口部‘A’を有する第1感光性ポリイ
ミド膜106−1が形成されている。前記開口部‘A’
を形成するまでの製造過程は、前記図3から図5までに
示した製造過程と同一である。しかしながら、本実施段
階では、第1感光性ポリイミド膜に開口部‘A’を形成
した後、約300℃で熱処理(107−1)を施して硬化
された第1感光性ポリイミド106−1を形成させる。
その結果、前記金属パッド102の縁部までも保護され
るという利点がある。
FIGS. 10 to 12 show a step of manufacturing a protective film of a semiconductor device according to a second embodiment of the present invention.
It is sectional drawing shown in order along -D '. Referring to FIG. 10, a first photosensitive polyimide layer 106-1 having a metal pad 102, an insulating layer 104, and an opening 'A' is formed on a semiconductor substrate 100. The opening 'A'
The manufacturing process up to the formation of is the same as the manufacturing process shown in FIGS. However, in this embodiment, after the opening 'A' is formed in the first photosensitive polyimide film, a heat treatment (107-1) is performed at about 300 ° C. to form the cured first photosensitive polyimide 106-1. Let it.
As a result, there is an advantage that even the edge of the metal pad 102 is protected.

【0022】図11は第2感光性ポリイミド膜108の
形成及び露光段階を示す。前記符号‘A’で定義された
ボンディングパッド部分と、前記‘A’部分を除いた前
記硬化された第1感光性ポリイミド膜106−1の上部
に第2感光性ポリイミド膜108をコーティングする。
ここで、前記第2感光性ポリイミド膜108の厚さは、
外部の物理的な衝撃やαなどの荷電粒子から半導体装置
を保護するに十分な約10μm以上の厚さでコーティン
グする。その後、前記符号‘A’で定義されたボンディ
ングパッド部分が少なくとも含まれる領域にマスクパタ
ーン109を用いて露光を施す。この時、第1感光性ポ
リイミド膜106−1によってボンディングパッド領域
が露出される精密なパターンが既に形成されているた
め、前記第2感光性ポリイミド膜108は十分な工程マ
ージンを確保できる。
FIG. 11 shows the steps of forming and exposing the second photosensitive polyimide film 108. A second photosensitive polyimide layer 108 is coated on the bonding pad portion defined by the reference character "A" and on the cured first photosensitive polyimide film 106-1 excluding the "A" portion.
Here, the thickness of the second photosensitive polyimide film 108 is:
Coating is performed with a thickness of about 10 μm or more, which is sufficient to protect the semiconductor device from charged particles such as external physical impact and α. Then, exposure is performed using the mask pattern 109 on a region including at least the bonding pad portion defined by the reference character “A”. At this time, since a precise pattern exposing the bonding pad region is already formed by the first photosensitive polyimide film 106-1, the second photosensitive polyimide film 108 can secure a sufficient process margin.

【0023】図12は本発明の実施の形態による保護膜
の完成段階を示す。第2感光性ポリイミド膜108を露
光して符号‘C’で示した領域の前記第2感光性ポリイ
ミド膜108を形成する。この時、前記第1感光性ポリ
イミド膜106は既に熱処理して硬化されたため、符号
‘B’で示した前記第1感光性ポリイミド膜106は現
像れずに残るようになる。次いで、前記パタニングされ
た第2感光性ポリイミド膜108を約300℃で熱処理
して硬化させることによってポリイミド保護膜を完成す
る。
FIG. 12 shows a stage of completing a protective film according to an embodiment of the present invention. The second photosensitive polyimide film 108 is exposed to form the second photosensitive polyimide film 108 in a region indicated by a symbol 'C'. At this time, since the first photosensitive polyimide film 106 has already been heat-treated and cured, the first photosensitive polyimide film 106 indicated by the symbol 'B' remains without being developed. Next, the patterned second photosensitive polyimide film 108 is heat-treated at about 300 ° C. and cured to complete a polyimide protective film.

【0024】前述した方法によれば、第1感光性ポリイ
ミド膜はリードフレームを連結させるボンディングパッ
ドの位置を正確にオープンするために薄くコーティング
し、第2感光性ポリイミド膜は実質的に半導体メモリ装
置を保護し得るように十分な厚さで形成する。第1感光
性ポリイミド膜は薄く形成されるため、ボンディングパ
ッドのオープン時十分な工程マージンが確保できる。さ
らに、第2感光性ポリイミド膜は既に第1感光性ポリイ
ミド膜によってボンディングパッドがオープンされてい
るため、十分な工程マージンを有し、実質的に半導体装
置を保護するように厚く形成する。このようにポリイミ
ド膜の厚さを各々形成することによって、各工程段階で
十分な工程マージンを確保することができる。
According to the above-described method, the first photosensitive polyimide film is thinly coated to accurately open the position of the bonding pad for connecting the lead frame, and the second photosensitive polyimide film is substantially a semiconductor memory device. Is formed with a sufficient thickness to protect the substrate. Since the first photosensitive polyimide film is formed thin, a sufficient process margin can be secured when the bonding pad is opened. Further, the second photosensitive polyimide film has a sufficient process margin since the bonding pad is already opened by the first photosensitive polyimide film, and is formed thick so as to substantially protect the semiconductor device. By forming the respective thicknesses of the polyimide films in this manner, a sufficient process margin can be secured in each process step.

【0025】なお、リードフレームを連結させるボンデ
ィングパッドをオープンする時、パタニングされた第1
感光性ポリイミド膜を食刻マスクとして用いることによ
って工程の単純化、工程時間の短縮、及び製造コストの
節減が図れ、かつ、第1感光性ポリイミド膜を予め硬化
することによってボンディングパッドの縁部を保護し得
る。以上の如く、本発明は、好ましい実施の形態として
説明してきたが、特許請求の範囲に記載された本発明の
思想内で多様な修正及び変形が可能であるということは
自明であろう。
When the bonding pad for connecting the lead frame is opened, the first patterned pad is opened.
By using the photosensitive polyimide film as an etching mask, the process can be simplified, the process time can be shortened, and the manufacturing cost can be reduced, and the edge of the bonding pad can be formed by pre-curing the first photosensitive polyimide film. Can protect. As described above, the present invention has been described as the preferred embodiments, but it is obvious that various modifications and variations are possible within the spirit of the present invention described in the appended claims.

【0026】[0026]

【発明の効果】前述の如く、本発明によれば、工程の単
純化、工程時間の短縮及び製造コストの節減が図れる。
As described above, according to the present invention, the process can be simplified, the process time can be reduced, and the manufacturing cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 パッケージングされた半導体チップの通常的
な断面図である。
FIG. 1 is a typical sectional view of a packaged semiconductor chip.

【図2】 図1の半導体チップのレイアウト図である。FIG. 2 is a layout diagram of the semiconductor chip of FIG. 1;

【図3】 本発明の第1実施の形態による半導体装置の
保護膜の製造段階を図2の切断線D−D'に沿って示す
断面図である。
FIG. 3 is a cross-sectional view showing a manufacturing step of the protective film of the semiconductor device according to the first embodiment of the present invention, taken along section line DD ′ of FIG. 2;

【図4】 本発明の第1実施の形態による半導体装置の
保護膜の製造段階を図2の切断線D−D'に沿って示す
断面図である。
FIG. 4 is a cross-sectional view showing a manufacturing step of the protective film of the semiconductor device according to the first embodiment of the present invention, taken along section line DD ′ of FIG. 2;

【図5】 本発明の第1実施の形態による半導体装置の
保護膜の製造段階を図2の切断線D−D'に沿って示す
断面図である。
FIG. 5 is a cross-sectional view showing a manufacturing step of the protective film of the semiconductor device according to the first embodiment of the present invention, taken along section line DD ′ of FIG. 2;

【図6】 本発明の第1実施の形態による半導体装置の
保護膜の製造段階を図2の切断線D−D'に沿って示す
断面図である。
FIG. 6 is a cross-sectional view showing a manufacturing step of the protective film of the semiconductor device according to the first embodiment of the present invention, taken along section line DD ′ of FIG. 2;

【図7】 本発明の第1実施の形態による半導体装置の
保護膜の製造段階を図2の切断線D−D'に沿って示す
断面図である。
FIG. 7 is a cross-sectional view showing a manufacturing step of the protective film of the semiconductor device according to the first embodiment of the present invention, taken along section line DD ′ of FIG. 2;

【図8】 本発明の第1実施の形態による半導体装置の
保護膜の製造段階を図2の切断線D−D'に沿って示す
断面図である。
FIG. 8 is a cross-sectional view showing a manufacturing step of the protective film of the semiconductor device according to the first embodiment of the present invention, taken along section line DD ′ of FIG. 2;

【図9】 本発明の第1実施の形態による半導体装置の
保護膜の製造段階を図2の切断線D−D'に沿って示す
断面図である。
FIG. 9 is a cross-sectional view showing a manufacturing step of the protective film of the semiconductor device according to the first embodiment of the present invention, taken along section line DD ′ of FIG. 2;

【図10】 本発明の第2実施の形態による半導体装置
の保護膜の製造段階を図2の切断線D−D'に沿って示
す断面図である。
FIG. 10 is a cross-sectional view showing a manufacturing step of the protective film of the semiconductor device according to the second embodiment of the present invention along the cutting line DD ′ in FIG. 2;

【図11】 本発明の第2実施の形態による半導体装置
の保護膜の製造段階を図2の切断線D−D'に沿って示
す断面図である。
FIG. 11 is a cross-sectional view showing a manufacturing step of the protective film of the semiconductor device according to the second embodiment of the present invention along the cutting line DD ′ in FIG. 2;

【図12】 本発明の第2実施の形態による半導体装置
の保護膜の製造段階を図2の切断線D−D'に沿って示
す断面図である。
FIG. 12 is a cross-sectional view showing a manufacturing step of the protective film of the semiconductor device according to the second embodiment of the present invention, taken along section line DD ′ of FIG. 2;

【符号の説明】[Explanation of symbols]

1 半導体チップ 10 ノーマルセル領域 20 冗長セル領域 40 ボンディングパッド領域 100 半導体基板 102 金属パッド 104 絶縁膜 106 第1感光性ポリイミド 107 マスクパターン 108 第2感光性ポリイミド膜 Reference Signs List 1 semiconductor chip 10 normal cell region 20 redundant cell region 40 bonding pad region 100 semiconductor substrate 102 metal pad 104 insulating film 106 first photosensitive polyimide 107 mask pattern 108 second photosensitive polyimide film

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 半導体装置の保護膜の製造方法におい
て、 基板上に、リードフレームが連結されるボンディングパ
ッドとして機能する金属パッドと絶縁膜を順次に形成し
た後、設定された露光マージンに好適なように第1保護
膜を形成する段階と、 マスクパターンを用いて前記第1保護膜をパタニングし
前記絶縁膜の一部を食刻することによって、所定のボン
ディングパッド領域に該当する金属パッド領域に開口を
形成する段階と、 前記結果物の全面に第2保護膜を形成し、前記露光マー
ジン以上のマージンを有する写真工程を通じて前記開口
内の第2保護膜を取り除く段階とを含み、 荷電された粒子が半導体装置の素子領域内へ浸透するの
を防止し得るようにしたことを特徴とする方法。
In a method of manufacturing a protective film of a semiconductor device, a metal pad functioning as a bonding pad to which a lead frame is connected and an insulating film are sequentially formed on a substrate, and then a suitable exposure margin is set. Forming a first protective film as described above, and patterning the first protective film using a mask pattern and etching a part of the insulating film to form a metal pad region corresponding to a predetermined bonding pad region. Forming an opening; and forming a second protective film on the entire surface of the resultant structure, and removing the second protective film in the opening through a photographic process having a margin equal to or greater than the exposure margin. A method for preventing particles from penetrating into an element region of a semiconductor device.
【請求項2】 前記開口は、前記素子領域内のヒューズ
ボックス領域にも形成されることを特徴とする請求項1
記載の方法。
2. The device according to claim 1, wherein the opening is also formed in a fuse box area in the element area.
The described method.
【請求項3】 前記第2保護膜は前記第1保護膜に比べ
て厚く形成されることを特徴とする請求項1記載の方
法。
3. The method according to claim 1, wherein the second protection film is formed to be thicker than the first protection film.
【請求項4】 前記第1保護膜は、10μm以下の厚さ
に形成されることを特徴とする請求項1記載の方法。
4. The method according to claim 1, wherein the first protective film has a thickness of 10 μm or less.
【請求項5】 前記第2保護膜は、10μm以上の厚さ
に形成されることを特徴とする請求項1記載の方法。
5. The method according to claim 1, wherein the second protective film has a thickness of 10 μm or more.
【請求項6】 前記第1保護膜及び前記第2保護膜は同
一な物質膜であることを特徴とする請求項1記載の方
法。
6. The method according to claim 1, wherein the first protective film and the second protective film are the same material film.
【請求項7】 前記第1保護膜及び前記第2保護膜は感
光性ポリイミドよりなることを特徴とする請求項6記載
の方法。
7. The method according to claim 6, wherein the first protective film and the second protective film are made of photosensitive polyimide.
【請求項8】 前記第1保護膜及び前記第2保護膜は2
50℃から350℃で同時に熱処理して硬化させること
を特徴とする請求項1記載の方法。
8. The method according to claim 1, wherein the first protective film and the second protective film are
2. The method according to claim 1, wherein the curing is performed by simultaneous heat treatment at 50 to 350.degree.
【請求項9】 前記第1保護膜及び前記第2保護膜は2
50℃から350℃で各々熱処理して硬化させることを
特徴とする請求項1記載の方法。
9. The method according to claim 1, wherein the first protective film and the second protective film are
The method according to claim 1, wherein each of the heat treatments is performed at 50 ° C. to 350 ° C. for curing.
JP10286935A 1997-12-31 1998-10-08 Manufacture of protective film of semiconductor device Pending JPH11251319A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR199780568 1997-12-31
KR1019970080568A KR100260561B1 (en) 1997-12-31 1997-12-31 Method for fabricating protection layer in semiconductor memory device

Publications (1)

Publication Number Publication Date
JPH11251319A true JPH11251319A (en) 1999-09-17

Family

ID=19530371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10286935A Pending JPH11251319A (en) 1997-12-31 1998-10-08 Manufacture of protective film of semiconductor device

Country Status (2)

Country Link
JP (1) JPH11251319A (en)
KR (1) KR100260561B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104471680A (en) * 2012-07-16 2015-03-25 美光科技公司 Pillar on pad interconnect structures, semiconductor dice and die assemblies including such interconnect structures, and related methods
US9000554B2 (en) 2013-08-29 2015-04-07 Mitsubishi Electric Corporation Semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100629359B1 (en) 2005-08-09 2006-10-02 삼성전자주식회사 Methods of fabricating a semiconductor device using a photo-sensitive polyimide layer and semiconductor devices fabricated thereby
US10790251B2 (en) * 2018-06-20 2020-09-29 Micron Technology, Inc. Methods for enhancing adhesion of three-dimensional structures to substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104471680A (en) * 2012-07-16 2015-03-25 美光科技公司 Pillar on pad interconnect structures, semiconductor dice and die assemblies including such interconnect structures, and related methods
US9000554B2 (en) 2013-08-29 2015-04-07 Mitsubishi Electric Corporation Semiconductor device

Also Published As

Publication number Publication date
KR19990060346A (en) 1999-07-26
KR100260561B1 (en) 2000-11-01

Similar Documents

Publication Publication Date Title
JP2000195891A (en) Manufacture of semiconductor element
US20030032276A1 (en) Method of fabricating a wafer level package
JP2008523607A (en) Semiconductor chip having identification code, manufacturing method thereof, and semiconductor chip management system
JPH11251319A (en) Manufacture of protective film of semiconductor device
US20070037406A1 (en) Methods of fabricating a semiconductor device using a photosensitive polyimide layer and semiconductor devices fabricated thereby
US4481526A (en) Semiconductor device
JPH06216350A (en) Preparation of mask rom
JP3469790B2 (en) Manufacturing method of integrated circuit
JPH0783075B2 (en) Method for manufacturing semiconductor device
KR19990069280A (en) Method of manufacturing protective film for semiconductor device
JP2576496B2 (en) Semiconductor storage device
JP2535890B2 (en) Method for manufacturing semiconductor device
JP2830067B2 (en) Method for manufacturing semiconductor device
KR100529468B1 (en) Method of forming passivation layer of semiconductor devices
US7923294B2 (en) Semiconductor package and method for manufacturing the same for decreasing number of processes
JPH01145869A (en) Manufacture of uveprom with redundant circuit
KR100506940B1 (en) Method of fabricating a semiconductor device using a photo-sensitive polyimide layer
JP3751731B2 (en) Manufacturing method of semiconductor device
JP2500686B2 (en) Method for manufacturing semiconductor device
JPH0750748B2 (en) Semiconductor device having protective film and manufacturing method thereof
JPS6054444A (en) Manufacture of semiconductor device
JP2005057252A (en) Method for manufacturing semiconductor device having photosensitive polyimide film and semiconductor device manufactured thereby
KR100192434B1 (en) Method of fabricating semiconductor device
JPS63239955A (en) Manufacture of semiconductor device
JPS63310142A (en) Semiconductor memory device