JP2830067B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2830067B2
JP2830067B2 JP1136306A JP13630689A JP2830067B2 JP 2830067 B2 JP2830067 B2 JP 2830067B2 JP 1136306 A JP1136306 A JP 1136306A JP 13630689 A JP13630689 A JP 13630689A JP 2830067 B2 JP2830067 B2 JP 2830067B2
Authority
JP
Japan
Prior art keywords
eprom
semiconductor device
coat film
buffer coat
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1136306A
Other languages
Japanese (ja)
Other versions
JPH033257A (en
Inventor
肇 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1136306A priority Critical patent/JP2830067B2/en
Publication of JPH033257A publication Critical patent/JPH033257A/en
Application granted granted Critical
Publication of JP2830067B2 publication Critical patent/JP2830067B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、EPROM(紫外線消去型素子)を含んだ半
導体装置の製造方法に係り、特にその樹脂パッケージに
封止する際の応力緩衝膜の形成に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device including an EPROM (ultraviolet erasing element), and more particularly to a method for manufacturing a semiconductor device including an EPROM (ultraviolet erasing element). It is about formation.

〔従来の技術〕[Conventional technology]

第5図及び第6図は従来のEPROM、及びEPROMを含んだ
半導体装置(EPROM内蔵マイコンなど)の構造を示す断
面図で、第5図はセラミックパッケージ、第6図はサー
ディップパッケージに封止したものである。図において
(1)はセラミックふた、(2)は石英ガラス窓、
(3)はボンディングワイヤ、(4)は半導体のチッ
プ、(5)はリード、(6)は封止ガラスである。これ
らは、EPROM、又はEPRMOを含んだチップ(4)をセラミ
ックパッケージにダイボンドし、各パッドとリード
(5)との間をボンディングワイヤ(3)で結んだ後、
石英ガラス窓(2)付きのセラミックふた(1)(又は
金属製ふた)で封止したものである。
5 and 6 are cross-sectional views showing the structure of a conventional EPROM and a semiconductor device including the EPROM (microcomputer with built-in EPROM, etc.). FIG. 5 is sealed in a ceramic package, and FIG. 6 is sealed in a cerdip package. It was done. In the figure, (1) is a ceramic lid, (2) is a quartz glass window,
(3) is a bonding wire, (4) is a semiconductor chip, (5) is a lead, and (6) is a sealing glass. In these, a chip (4) containing EPROM or EPRMO is die-bonded to a ceramic package, and each pad and a lead (5) are connected with a bonding wire (3).
It is sealed with a ceramic lid (1) (or a metal lid) with a quartz glass window (2).

次に動作について説明する。上記のパッケージではチ
ップ(4)表面と、パッケージの間にはスキマがあり、
パッケージによる応力がチップ(4)に加わることはな
い。ところが、EPROMは実際には何度も繰り返して書込
み/消去を行うことは希れで、1度書込んだら消去する
ことなく使用することがほとんどである。
Next, the operation will be described. In the above package, there is a gap between the chip (4) surface and the package,
No package stress is applied to the chip (4). However, it is rare that an EPROM is actually written / erased repeatedly over and over, and in most cases, once written, it is used without erasing.

そこで、高価なセラミックパッケージ封止させずに安
価な樹脂モールドパッケージに封止したOTP(One Time
Programable;1度だけ書込み可能)、ROM、及びOTPROM内
蔵マイコンに対する需要が増している。第7図は従来の
樹脂モールドパッケージに封止した半導体装置の構造を
示す断面図である。図において(3)〜(5)は第5図
に示したものと同等である。(11)はモールド樹脂であ
る。この場合、モールド樹脂(11)は一般的には不透明
のものが用いられるため、1度書き込むと2度と消すこ
とができない。
Therefore, OTP (One Time) sealed in an inexpensive resin mold package without sealing an expensive ceramic package
Programmable (write once), ROM, and OTPROM built-in microcomputers are increasing in demand. FIG. 7 is a sectional view showing a structure of a semiconductor device sealed in a conventional resin mold package. In the figure, (3) to (5) are equivalent to those shown in FIG. (11) is a mold resin. In this case, since the mold resin (11) is generally opaque, once written, it cannot be erased again.

モールド樹脂パッケージを用いることにより、別の問
題も発生する。モールド樹脂(11)とチップ(4)の表
面とが接しているため、モールド樹脂(11)の応力がチ
ップ(4)に加わり、アルミスライド等の問題を引きお
こす。アルミスライドとは、モールド樹脂(11)の応力
にチップ(4)表面の最終保護膜が耐えきれずにクラッ
クが発生し、アルミ配線が動かされる現象で、特にモー
ルド樹脂(11)の応力が集中するチップ(4)外周で頻
発し、信頼性上問題となる。又、モールド樹脂(1)中
には、一般にフィラーと呼ばれる、微粒子が数+%混入
されているが、これによる局所的応力に起因した半導体
装置の誤動作も、問題となっている。
Another problem arises by using the mold resin package. Since the mold resin (11) is in contact with the surface of the chip (4), the stress of the mold resin (11) is applied to the chip (4), causing problems such as aluminum slide. An aluminum slide is a phenomenon in which the final protective film on the surface of the chip (4) cannot withstand the stress of the mold resin (11) and cracks occur, causing the aluminum wiring to move. In particular, the stress of the mold resin (11) is concentrated. Frequently occurs on the outer periphery of the chip (4), which poses a problem in reliability. In addition, fine particles, generally referred to as filler, are mixed in the mold resin (1) by a number of +%, and a malfunction of the semiconductor device due to a local stress caused by this is also a problem.

微細化に伴ない以上のような問題が顕在化し、最終保
護膜の改良等の他に、最終保護膜上に、応力を緩衝する
ための低弾性率の膜(バッフアコート膜)を形成するこ
とが多くなっている。バッフアコート膜としては、ポリ
イミドがよく用いられる。ところが、ポリイミドは、紫
外線の透過率が低く、十分な応力緩衝効果が得られる数
μm以上の厚さで形成すると、紫外線は殆んど透過しな
い。したがってEPROM、及びEPROMを含む半導体装置にバ
ッフアコート膜としてポリイミドを適用するとバッフア
コート膜形成後にはEPROMの紫外線消去ができない。
With the miniaturization, the above problems become apparent, and in addition to the improvement of the final protective film, a low elastic modulus film (buffer coat film) for buffering stress may be formed on the final protective film. More. Polyimide is often used as the buffer coat film. However, when polyimide is formed with a thickness of several μm or more that has a low transmittance of ultraviolet rays and provides a sufficient stress buffering effect, almost no ultraviolet rays are transmitted. Therefore, when polyimide is applied as a buffer coat film to an EPROM and a semiconductor device including the EPROM, the EPROM cannot be erased with ultraviolet light after the formation of the buffer coat film.

このためEPROM、及びEPROMを含む半導体装置では、樹
脂モールドパッケージ化してバッフアコート膜を使うこ
とができなかった。
For this reason, in EPROMs and semiconductor devices including EPROMs, it was not possible to use a buffer coat film in a resin mold package.

第8図は従来のEPROM、及びEPROMを含む半導体装置を
製造する際のウエハプロセスから出荷に至るフローを示
す流れ図である。図に示すごとくウエハプロセス完了
後、EPROMの書込みテストを含むウエハテストを実施し
た後、書込み内容を紫外線照射により消去し、樹脂モー
ルドパッケージに組立と封止(アセンブリ)する。
FIG. 8 is a flow chart showing a flow from a wafer process to shipping when manufacturing a conventional EPROM and a semiconductor device including the EPROM. As shown in the figure, after the completion of the wafer process, a wafer test including a writing test of the EPROM is performed, the written contents are erased by irradiating ultraviolet rays, and assembly and sealing (assembly) are performed in a resin mold package.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

従来のEPRMO,及びEPROMを含んだ半導体装置は以上の
ように構成されているので、樹脂モールドパッケージ化
してもバッファコート膜を採用することができなかった
ため、高い信頼性を得ることができなかった。
Conventional EPRMOs and semiconductor devices including EPROMs are configured as described above, so high reliability could not be obtained because a buffer coat film could not be adopted even if it was formed into a resin mold package. .

この発明は上記のような問題点を解決するためになさ
れたもので、モールド樹脂の応力に起因するアルミスラ
イドや半導体装置の誤動作を抑え、高い信頼性を持つ、
EPROM及びEPROMを含んだ半導体装置の製造方法を得るこ
とを目的とする。
The present invention has been made in order to solve the above-described problems, and suppresses a malfunction of an aluminum slide or a semiconductor device due to a stress of a mold resin, and has high reliability.
An object of the present invention is to provide a method for manufacturing an EPROM and a semiconductor device including the EPROM.

〔課題を解決するための手段〕[Means for solving the problem]

この発明に係る特許請求の範囲(1)に係る半導体装
置の製造方法は、半導体チップの一方面上にバッファコ
ート膜を積層し、半導体チップの一方面上に形成されて
いる紫外線消去型素子を露出させる開口をバッファコー
ト膜に形成し、紫外線消去型素子に紫外線を照射し、半
導体チップおよびバッファコート膜をモールド樹脂にて
覆うものである。
According to a method of manufacturing a semiconductor device according to the present invention, a buffer coat film is laminated on one surface of a semiconductor chip, and the ultraviolet erasing element formed on one surface of the semiconductor chip is removed. An opening to be exposed is formed in the buffer coat film, the ultraviolet erasing element is irradiated with ultraviolet rays, and the semiconductor chip and the buffer coat film are covered with a mold resin.

〔作用〕[Action]

この発明において、チップ表面にバッファコート膜を
設けたため、モールド樹脂より受ける応力を緩衝し、ア
ルミスライドや半導体装置の誤動作を抑止する。
In the present invention, since the buffer coat film is provided on the chip surface, the stress received from the mold resin is buffered, and malfunction of the aluminum slide or the semiconductor device is suppressed.

〔実施例〕〔Example〕

第1図は、この発明の参考例による半導体装置のチッ
プレイアウトを示す平面図、第2図は第1図のチップを
樹脂モールドパッケージに封止した半導体装置の構造を
示す断面図である。図において(4)は半導体のチッ
プ、(5)はリード、(8)はEPROMメモリセル、
(9)はボンディングパッド、(10)はバッファコート
膜、(11)はモールド樹脂である。チップ(4)外周に
はパッケージのリード(5)に接続するボンディングパ
ッド(9)を配置し、EPROMメモリセル(8)を含むチ
ップ(4)の大部分(必要であればボンディングパッド
(9)以外の部分全面)をバッファコート膜(10)で被
っている。
FIG. 1 is a plan view showing a chip layout of a semiconductor device according to a reference example of the present invention, and FIG. 2 is a sectional view showing a structure of a semiconductor device in which the chip of FIG. 1 is sealed in a resin mold package. In the figure, (4) is a semiconductor chip, (5) is a lead, (8) is an EPROM memory cell,
(9) is a bonding pad, (10) is a buffer coat film, and (11) is a mold resin. A bonding pad (9) connected to a lead (5) of the package is arranged on the outer periphery of the chip (4), and most of the chip (4) including the EPROM memory cell (8) (the bonding pad (9) if necessary) The entire surface (other than that) is covered with the buffer coat film (10).

次に動作について説明する。バッファコート膜(10)
はモールド樹脂(11)よりの応力を緩和しアルミスライ
ドや半導体装置の誤動作を抑えることができる。バッフ
ァコート膜(10)としてはポリイミド樹脂等低弾性率の
有機・無機高分子膜を用いることができ、1μm以上の
厚さをもつことが望ましい。
Next, the operation will be described. Buffer coat film (10)
Can relieve the stress from the mold resin (11) and suppress malfunction of the aluminum slide or semiconductor device. As the buffer coat film (10), an organic / inorganic polymer film having a low elastic modulus such as a polyimide resin can be used, and preferably has a thickness of 1 μm or more.

又、EPROM、及びEPROMを含んだ半導体装置にバッファ
コート膜(10)を形成する場合には、ウエハプロセスか
ら出荷までのフローを従来例より変更することが必要で
ある。
Further, when the buffer coat film (10) is formed on the EPROM and the semiconductor device including the EPROM, it is necessary to change the flow from the wafer process to shipping from the conventional example.

第3図は第2図の半導体装置を製造する際のウエハプ
ロセスから出荷に圧るフローを示す流れ図である。紫外
線消去までのフローは第8図の従来例に示したものと同
じであるが、樹脂モールドパッケージの場合には、アセ
ンブリ後に消去することはできないため、アセンブリ後
には全ビット書込みテストはできない。(EPROMメモリ
領域でユーザーの使わない一部の領域だけ、書込み/読
み出しテストを行なうことはできる)そこで、EPROM全
ビット書込みテスト以外の完成品テストを行なう。ユー
ザにて書込む場合には、このまま出荷する(ブランク出
荷)。EPROM全ビット書込みテストが完成品テストで行
なえないため、窓付きパッケージ品よりも不良率が高く
なることは避けられないが、可能な場合にはEPROM書込
み/テストまで実施して出荷(書込み出荷)することに
より不良率を下げることはできる。
FIG. 3 is a flow chart showing a flow of pressing a wafer process to shipping when manufacturing the semiconductor device of FIG. Although the flow up to the erasing of ultraviolet rays is the same as that shown in the conventional example of FIG. 8, in the case of a resin mold package, erasing cannot be performed after assembly, so that the all-bit write test cannot be performed after assembly. (The write / read test can be performed only in a part of the EPROM memory area that is not used by the user.) Therefore, a completed product test other than the EPROM all bit write test is performed. When writing by the user, it is shipped as it is (blank shipment). It is inevitable that the defect rate will be higher than that of the packaged product with a window because the EPROM all-bit write test cannot be performed in the finished product test. However, if possible, implement the EPROM write / test and ship (write shipment) By doing so, the defect rate can be reduced.

第3図において、バッファコート膜(10)形成前まで
ウエハプロセスを行ない、EPROMの書込みテストを含む
ウエハテストを実施した後、書込み内容を紫外線照射に
より消去し、再びウエハプロセスに戻すか、アセンブリ
時に滴下するかして、チップ(4)表面にバッファコー
ト膜(10)を形成する。この後、樹脂モールドパッケー
ジに封止して、バッファコート膜(10)なしの従来例の
場合と同様にEPROM全ビット書込みテストを除く完成品
テストを行ない出荷する。ブランク出荷と書込み出荷の
関係は同じである。バッファコート膜(10)有の場合に
は、第8図の従来のフローと比べると紫外線消去後、バ
ッファコート膜(10)形成中に発生した欠陥が検知でき
ない可能性がある(特にEPROM書込みに関する不良の場
合)。この点を除けば、ウエハプロセス〜出荷フローを
第3図に示したようにすることにより、EPROM、及びEPR
OMを含んだ半導体装置にバッファコート膜(10)を用い
ることが可能である。
In FIG. 3, a wafer process is performed until a buffer coat film (10) is formed, and a wafer test including a write test of an EPROM is performed. By dropping, a buffer coat film (10) is formed on the surface of the chip (4). Thereafter, the product is sealed in a resin mold package, and a completed product test is performed except for an EPROM all-bit write test as in the case of the conventional example without the buffer coat film (10) before shipment. The relationship between blank shipment and write shipment is the same. In the case where the buffer coat film (10) is present, there is a possibility that a defect generated during the formation of the buffer coat film (10) after ultraviolet erasing may not be detected as compared with the conventional flow of FIG. If bad). Except for this point, the EPROM and EPR can be obtained by making the wafer process to the shipping flow as shown in FIG.
The buffer coat film (10) can be used for a semiconductor device including the OM.

第4図は、この発明の実施例によるEPROMのメモリセ
ル及びボンディングパッド以外の部分にバッファコート
膜を設けた半導体装置のチップレイアウトを示す平面図
である。図において(8)〜(10)は第1図に示したも
のと同等であるので説明を省略する。チップ4上に積層
された紫外線遮へい膜としてのバッファコート膜(10)
にEPROMメモリセル(8)を露出させる開口を形成し、
バッファコート膜(10)をEPROMメモリセル(8)の周
囲領域上に形成する。このことにより、EPROMメモリセ
ル(8)は直接モールド樹脂(11)の応力を受けること
になるが、バッファコート膜(10)形成後にEPROMの消
去を行うことができるため、バッファコート膜(10)形
成中に発生した欠陥を検知することが可能となる。又、
バッファコート膜(10)は上記実施例でも記載したよう
にポリイミド樹脂等低弾性率の有機・無機高分子膜を用
いることができ、1μm以上の厚さをもつことが望まし
い。又、ここでEPROMの消去に用いられる紫外線とは100
nm〜300nmのもので、例えば水銀放電ランプを使用した2
54nmの紫外線を使用する。これにより、アセンブリ直前
にEPROMの書込み特性のチェックを行うことができる。E
PROMメモリセル(8)がモールド樹脂(11)の応力にさ
らされることにより、EPROMの記憶データの揮発等の不
良発生が懸念されるが実験の結果、バッファコート膜
(10)なしの場合でも、良好な記憶保持特性を有してお
りEPROMメモリセル(8)部をバッファコート膜(10)
で被わないことは信頼性の低下要因とはなっていない。
FIG. 4 is a plan view showing a chip layout of a semiconductor device in which a buffer coat film is provided in a portion other than a memory cell and a bonding pad of an EPROM according to an embodiment of the present invention. In the figure, (8) to (10) are the same as those shown in FIG. A buffer coat film as an ultraviolet shielding film laminated on the chip 4 (10)
An opening for exposing the EPROM memory cell (8) is formed in
A buffer coat film (10) is formed on an area around the EPROM memory cell (8). As a result, the EPROM memory cell (8) is directly subjected to the stress of the mold resin (11). However, since the EPROM can be erased after the buffer coat film (10) is formed, the buffer coat film (10) Defects generated during the formation can be detected. or,
As described in the above embodiment, the buffer coat film (10) may be a low elastic modulus organic / inorganic polymer film such as a polyimide resin, and preferably has a thickness of 1 μm or more. Also, the ultraviolet light used for erasing the EPROM here is 100
2 nm using a mercury discharge lamp
Use 54nm UV light. As a result, the writing characteristics of the EPROM can be checked immediately before assembly. E
Exposure of the PROM memory cell (8) to the stress of the mold resin (11) may cause defects such as volatilization of EPROM storage data. However, as a result of the experiment, even if the buffer coat film (10) is not provided, EPROM memory cell (8) has buffer coating film (10)
The lack of coverage does not reduce reliability.

一方、バッファコート膜(10)を施すことにより周辺
部分の誤動作の発生は抑止され、又、特にチップ(4)
周囲に集中する応力による、アルミスライドも抑止する
ことができる。
On the other hand, by applying the buffer coat film (10), the occurrence of malfunction in the peripheral portion is suppressed, and in particular, the chip (4)
Aluminum slides due to stress concentrated around can also be suppressed.

〔発明の効果〕〔The invention's effect〕

この発明は、以上説明した通り、EPROM、及びEPROMを
含んだ半導体装置のチップ表面を紫外線遮へい膜として
の応力緩衝膜で被ったため、モールド樹脂パッケージか
らの応力によるアルミスライドや半導体装置の誤動作を
抑止することができ、信頼性を高め又、紫外線遮へい膜
形成後にEPROMの消去を行うことができるため、アセン
ブリ直前にEPROMの書き込み特性のチェックが可能とな
る。
As described above, according to the present invention, since the chip surface of the EPROM and the semiconductor device including the EPROM is covered with the stress buffer film as the ultraviolet shielding film, the malfunction of the aluminum slide or the semiconductor device due to the stress from the mold resin package is suppressed. Since the EPROM can be erased after the formation of the ultraviolet shielding film, the writing characteristics of the EPROM can be checked immediately before the assembly.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明の参考例による半導体装置のチップレ
イアウトを示す平面図、第2図は第1図のチップを樹脂
モールドパッケージに封止した半導体装置の構造を示す
断面図、第3図は第2図の半導体装置を製造する際のウ
エハプロセスから出荷に至るフローを示す流れ図、第4
図はこの発明の他の実施例によるEPROMのメモリセル及
びボンディングパッド以外の部分にバッファコート膜を
設けた半導体装置のチップレイアウトを示す平面図、第
5図及び第6図は従来のEPROM及びEPROMを含んだ半導体
装置の構造を示す断面図で、第5図はセラミックパッケ
ージ、第6図はサーディップパッケージに封止したもの
である。第7図は従来の樹脂モールドパッケージに封止
した半導体装置の構造を示す断面図、第8図は従来のEP
ROM及びEPROMを含む半導体装置を製造する際のウエハプ
ロセスから出荷に至るフローを示す流れ図である。 図において、(4)はチップ、(5)はリード、(8)
はEPROMメモリセル、(9)はボンディングパッド、(1
0)はバッファコート膜、(11)はモールド樹脂であ
る。 なお、図中、同一符号は同一、又は相当部分を示す。
FIG. 1 is a plan view showing a chip layout of a semiconductor device according to a reference example of the present invention, FIG. 2 is a sectional view showing a structure of a semiconductor device in which the chip of FIG. 1 is sealed in a resin mold package, and FIG. FIG. 4 is a flowchart showing a flow from the wafer process to the shipment when manufacturing the semiconductor device of FIG. 2;
FIG. 5 is a plan view showing a chip layout of a semiconductor device in which a buffer coat film is provided on portions other than the memory cells and bonding pads of an EPROM according to another embodiment of the present invention. FIGS. 5 and 6 show conventional EPROMs and EPROMs. FIG. 5 is a cross-sectional view showing the structure of a semiconductor device including a ceramic package, and FIG. FIG. 7 is a cross-sectional view showing the structure of a semiconductor device sealed in a conventional resin mold package, and FIG. 8 is a conventional EP.
9 is a flowchart showing a flow from a wafer process to shipping when manufacturing a semiconductor device including a ROM and an EPROM. In the figure, (4) is a chip, (5) is a lead, and (8)
Is an EPROM memory cell, (9) is a bonding pad, (1)
0) is a buffer coat film, and (11) is a mold resin. In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体チップの一方面上にバッファコート
膜を積層する工程と、上記半導体チップの一方面上に形
成されている紫外線消去型素子を露出させる開口を上記
バッファコート膜に形成する工程と、上記紫外線消去型
素子に紫外線を照射する工程と、上記半導体チップおよ
び上記バッファコート膜をモールド樹脂にて覆う工程と
を備えたことを特徴とする半導体装置の製造方法。
1. A step of laminating a buffer coat film on one surface of a semiconductor chip and a step of forming an opening in the buffer coat film to expose an ultraviolet ray erasing element formed on one surface of the semiconductor chip. And a step of irradiating the ultraviolet ray erasing element with ultraviolet rays, and a step of covering the semiconductor chip and the buffer coat film with a mold resin.
JP1136306A 1989-05-30 1989-05-30 Method for manufacturing semiconductor device Expired - Fee Related JP2830067B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1136306A JP2830067B2 (en) 1989-05-30 1989-05-30 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1136306A JP2830067B2 (en) 1989-05-30 1989-05-30 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH033257A JPH033257A (en) 1991-01-09
JP2830067B2 true JP2830067B2 (en) 1998-12-02

Family

ID=15172115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1136306A Expired - Fee Related JP2830067B2 (en) 1989-05-30 1989-05-30 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2830067B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5990961A (en) * 1982-11-16 1984-05-25 Nippon Denso Co Ltd Semiconductor memory device
JPS63181451A (en) * 1987-01-23 1988-07-26 Hitachi Maxell Ltd Semiconductor device

Also Published As

Publication number Publication date
JPH033257A (en) 1991-01-09

Similar Documents

Publication Publication Date Title
US8153467B2 (en) Semiconductor device with groove structure to prevent molding resin overflow over a light receiving region of a photodiode during manufacture and method for manufacturing same
JP2000195891A (en) Manufacture of semiconductor element
JP2830067B2 (en) Method for manufacturing semiconductor device
JP2008034690A (en) Semiconductor integrated circuit device
JP5426082B2 (en) Manufacturing method of semiconductor integrated circuit device
JPH0783075B2 (en) Method for manufacturing semiconductor device
CN206040624U (en) Image sensor chip package structure
JP3660640B2 (en) Chip-on-suspension type magnetic head and manufacturing method thereof
KR100260561B1 (en) Method for fabricating protection layer in semiconductor memory device
JP5559616B2 (en) Semiconductor memory device
JPH07335982A (en) Semiconductor device and its manufacture
JPS58106851A (en) Semiconductor device
JPH01145869A (en) Manufacture of uveprom with redundant circuit
JPS63310142A (en) Semiconductor memory device
JPS59228748A (en) Hybrid integrated circuit device
JPS6164129A (en) Resinous sealing type semiconductor device
JPH05259320A (en) Ultraviolet erasable prom device
JPS63133653A (en) Optically erasable semiconductor storage device
JPH03266455A (en) Semiconductor memory
JPH065098A (en) Semiconductor memory device
JPH01115691A (en) Memory card
JPH11186319A (en) Semiconductor device and manufacture thereof
JPS61251048A (en) Manufacture of eprom
JPH05335525A (en) Semiconductor integrated circuit device
JPS59117239A (en) Semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees