JPS58146079A - メモリ装置へのアドレス信号供給方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデータ書込時間が短かくなるようにしたメモリ
装置へのアドレス信号供給方法に関するものである。

、一般に、ディジタル信号処理されたｔｍ悸テデーをモ
ニタに表示しようとする時、画像を表わすデータを１画
面単位でフレームメモリ等のメモリ装置に書込み、七〇
後このデータをモニタの走査速度に同期して読出すこと
によって、モニタに画像を表示している。

従来から用いられている高解像度のモニタは縦横共に１
０２４ｉｉ１素で構成されているものが多く、この場合
は画面全体で約１００万画素を有しているので、各画素
に対応するデータを書込むために１００万ビツトの記憶
容量を有するメモリ装−が必要となる。このため、従来
は第１図に示すように２５６９Ｘ２５６語の６４キロビ
ツト容量を有スルメモリ素子ＭＯ〜Ｍ１５を行Ｃ０−Ｃ
３、列ＲＯ〜Ｒ３の４行４列に配列してメモリ装置を構
成している。そして、これらメモリ素子のうち同一行の
各々のメモリ素子に祉共通な番地を表わすアドレス信号
を供給する。また、同一列の各々のメモリ素子には共通
な番地を表わし、かつ行に供給するアドレス信号とは独
立なアドレス信号を供給し、データ信号はメモＩＪＭＯ
〜Ｍ１５のそれぞれに独立に供給する。

このように構成された装置の動作は次の通シである。第
１図のメモリ装置の全ての行および列に零番地を表わす
アドレス信号を供給してデータを書込むと、全てのメモ
リー素子は零番地にデータが書込まれる。次に行および
列に書込時と同一な番地を表わすアドレス信号を供給し
て読出を行えば、先に書込んだデータの読出しが行える
。

読出されたデータは第２図のモニタ画面に表示される。

第２図において１は画面で縦横はそれぞれ１０２４画素
で構成され、この画面上の番地は左辺下部を零番地、右
端部および上端部を２５６番地とする。第３図は第２図
の画面左下の部分２を拡大した図である。第３図におい
て隣接する縦線および横線で囲まれた個々の四角形は画
素を示している。

各メモリから読出されたデータの表示は次のように行っ
ている。第１図のメモリ素子ＭＯから読出したデータは
第３図の行ａと列Ａの交点にある画素１人を表示するよ
うにし、メモリ素子Ｍ５から読出したデータは第３図の
行すと列Ｂの交点にある画素ｂＢを表示するようにして
おく。このような方法で、メモリ素子ＭＯ〜Ｍ１５よシ
続出したデータによって第３図の行１〜ｄ１列Ａ〜■）
で示される部分の表示を行えば、第３図の太線の四角形
３はメモリ素子ＭＯ〜Ｍ１５の全ての行および列に零番
地を表わすアドレス信号が供給された時読出されたデー
タで表示される区域となる。同様に、第３図の太線の四
角形４は第１図のメモリ装−の行ｃｏ−ｃａに零番地、
列ＲＯ−Ｒ３に１番地で表わされるアドレス信号を供給
した時に読み出されるデータで表示される区域であシ、
四角形５は行が１番地、列が２番地で表わされるアドレ
ス信号を供給した時に読み出されるデータで表示される
区域である。

仁のように、メモリー素子を４行４列に配列し、各行に
は同一の番地を表わすアドレス信号を供給し、各列にも
各行とは独立な同一の番地を表わすアドレス信号を供給
して書込みおよび読出しを行えば、画１面上の４行４列
の範１引内における１６個の画素のためのデータを１サ
イクルでメモリ装置に書込めるし、また読出しも１サイ
クルで行える。

しかしながら、従来の方法は静止画の書込には問題はな
いが、動画のように高速書込を行うものに対しては書込
み速度が長すぎるという欠点を有していた。

従って本発明の目的は、書込時間が短かくなるようにし
たメモリ装置へのアドレス信号供給方法を提供すること
にある。

このような目的を達成するために本発明は、各行に供給
するアドレス信号は全て共通な番地を表わすアドレス信
号、または少なくとも１つの行に供給するアドレス信号
は他の行に供給するアドレス信号に１番地の偏差を生じ
たものとし、各列についても同じ方法で行とは独立なア
ドレス信号を供給するものである。以下本発明の詳細な
説明する。

今、第３図の直線６を表わすデータをメモリ装置に書込
む場合、先ず四角形３の区域を書込んだ後、四角形４の
区域を書込むこと罠なシ、直線６は４画素であシながら
２サイクルの書込サイクルが必要になる。しかし、この
場合、四角形３内の３ｄｊ素のうち行ｄおよび列Ｂ−Ｄ
は零番地を表わす区域であ〕、四角形４内の１画素は行
ｄが零番地、列Ｅが１番地を表わす区域であることに着
目し、本発明では少なくと４１つの行または列は、他の
行または列に供給されるアドレス信号に対し：ｃ１番地
の偏差を生じさせることができるようにし九。このため
、第３図の直線６を表わすラータをメモリー装置に書込
む時、第１図のメモリー装置の行ＣＯ〜Ｃ３、列Ｒ１〜
Ｒ３には零番地を表わすアドレス信号を供給し、列ＲＯ
Ｋは１番地を表わすアドレス信号を供給すれば、１サイ
クルで書込む仁とができ、従来に比べて書込時間が２分
の１に短縮できる。同様に第３図の直線８の場合、第１
図に示すメモリー装置の列ＲＯ〜Ｒ２に２番地、列Ｒ３
に１番地、行ＣＯ，ＣｌＫ１番地、行Ｃ２，Ｃ３に零番
地を表わすアドレス信号を供給すれば、点＠７の区域を
指定することになるので直線８を表わすデータを１サイ
クルでメモリ装置に書込む仁とができ、この場合は従来
の方法に比べて書込時間が３分の１に短縮できる。また
、折線９を表示する場合は従来の方法に比べて書込時間
が４分の１に短縮できる。

一般に、モニタ上に表示される図形は画面に水平または
垂直な線が描かれる確率は極めて低く、斜線または折線
を表示する確率の方が高いので、本発明線高速書込に極
めて適した方法である。

　ｌ このように、本発明は同一行のメモリ素子には共通の番
地を表わすアドレス信号を供給し、同一列のメモリ素子
には共通の番地を表わし、かつ行とけ独立なアドレス信
号を供給し、全ての行には同一な番地を表わすアドレス
信号を供給するか、あるいは少なくとも１つの行は他の
行に供給されるアドレス信号に対して１番地の偏差を生
じさせることができるようにし、列についても同様にア
ドレス信号を供給するようにしたものである。

次に、本発明を適用し九−実施例を第４図に示すプ冒ツ
ク図を用いて説明する。本実施例はメモリー素子を４行
４列に配列し九メモリー装置に適用した例で、１０は中
央処理装置であシ、出力端子Ｘ０−Ｘ３からはＸ座標の
アドレス信号を送出し、出力端子ＹＯ〜Ｙ３からは１座
標のアドレス信号を送出する。セして、出力端子ｘＯ〜
ｘ３は所定の番地を表わすアドレス信号を供給する端子
ｘ１端子Ｉに供給されるアドレス信号が表わす番地より
１番地多い番地を表わすアドレス信号を供給する端子（
Ｘ＋１）、端子真に供給されるアドレス信号が表わす番
地よシ１番地少ない番地を表わすアドレス信号を供給す
る端子（ｘ−１）、これら端子ｘ１（Ｘ＋１）、Ｃｘ　
　１）とからのアドレス信号の中の１つを選択する端子
Ｓとから成っている。また、出力端子ＹＯ〜Ｙ３もｙ座
標について同様な信号を送出する端子ｙ、（ｙ＋１）、
（ｙ−１）、Ｓとから構成されている。そして、これら
の端子に供給される信号は本実施例では、端子Ｓに供給
される信号は２ビツト、その他は８ビツトとしている。

１１は信号切換器であシ、入力端子１１＆に供給される
選択信号に応じて入力端子１１ｂ〜１１１に供給されて
いるアドレス信号から１種類だけを選択し、出力端子１
１・かも送出するようになっている。

１２はメモリ装置であり、その内部は第５図のようにな
っておシ、２５６語ｘ２５６［１の６４キロビツト容童
を有するメモリー素子ＭＯ〜Ｍ１１５が４行４列に配列
されている。このメモリ素子のうち、端子ｙは第１のア
ドレス信号入力端子としての１座標を表わすｙアドレス
端子であシ、同一行のメモリ素子の同一ビットの桁を表
わす端子ｙはそれぞれ共通接続され、入力端子ＹＯ〜Ｙ
３の同一ビットの端子に接続されている。また、第２の
アドレス信号入力端子としてのＸ座標を表わすＸアドレ
ス端子も同様に入力端子Ｘ　Ｏ−Ｘ　３の各端子に接続
されている。そして、メモリ装置１２の入出力端子ＤＯ
〜Ｄ１５はデータ書込時には中央処理装置１００入出力
端子ＤＯ〜Ｄ１５よ〕書込のためのデータ信号が供給さ
れ、データ読出時には中央処理装置１００入出力端子Ｄ
Ｏ〜ＤＩＳＫ読出データを供給する。

このように構成された回路の動作は次の通シである。中
央処理装置１０の出力端子ＸＯのうち端子Ｘには、第５
図のＭＯ〜Ｍ３のメモリ列のＸ座標の番地を指定するア
ドレス信号が、端子（Ｘ＋１）にはＸ座標の番地よシも
１番地大きい番地を表わすアドレス信号が、端子（ｘ−
１）にはｘＷｋｌｌの番地よシも１番地小さい番地を表
わすアドレス信号が常時送出されている。そして端子８
に社これら３種類のアドレス信号のうち、１種類だけを
選択するための信号が送出されているので、信号切換器
１１はこれら３種類の信号のうちから１種類だけを選択
して出力端子１１・から出力する。

信号切換器１１から出力されたアドレス信号はメモリー
装置１２０入力端子ｘＯに供給され、メモリ−素子ＭＯ
−Ｍ３の列のＸ座標を指定するＸアドレス端子に共通し
て供給される。

中央処理装置１０の出力端子Ｘ１〜Ｘ３のうち端子ｘ　
、　（ｘ＋１　）　、　（ｘ　−１）は出力端子ＸＯの
＃尚端子と全く同一の番地を表わすアドレス信号が送出
されておシ、これらのアドレス信号のうち、どれを選択
するかという端子Ｓからの選択信号がそれぞれ独立に送
出される。この結果メモリ装置１２の入力端子ｘ１〜ｘ
３には中央処理装置１０の出力端子Ｘ１−Ｘ３のうち、
それぞれの端子８から送出されている信号で決まるアド
レス信号が供給される。そして、メモリー装置１２の入
力端子Ｘ１に供給されたアドレス信号は、メモリー素子
Ｍ４〜Ｍ７０列のＸ座標を、入力端子Ｘ２に供給された
アドレス信号はメモリー素子Ｍ８〜Ｍｌｌの列のＸ座標
を、入力−子ｘ３に供給されたアドレス信号はメモリー
素子Ｍ１２〜Ｍ１５の列のＸ座標を指定する。

同様に、中央処理装置１０の出力端子ＹＯ〜Ｙ３よシメ
モリー装［１２の入力端子ＹＯ〜Ｙ３に供給されたアド
レス信号はメモリー素子ＭＯ、Ｍ４　、　Ｍ８　。

Ｍ１２　　の行、メモリー素子Ｍｌ、ＭＳ、Ｍ９．Ｍ１
３の行、メモリー素子Ｍ２．Ｍ６．ＭＩＯ，Ｍ１４　の
行、メモリー素子Ｍ３．Ｍ７．Ｍｌｌ、Ｍ１＄の各行の
ｙ座標をそれぞれ指定する。仁の結果、メモリー素子Ｍ
Ｏ〜Ｍ１５のＸ座標、ｙ座標が指定され、中央処理装置
１０から書込または読出の指示が行われると、各メモリ
ー素子の指定され九個層にデータが書込まれたり読出さ
れたりする。

この場合、メモリー装置１２の入力端子ＸＯ〜ｘ３およ
び入力端子ＹＯ−Ｙ３に全て零番地を表わすアドレス信
号を供給して書込みを行えば、第３図の３に示す四角形
の部分がメモリ装＃Ｌ１２に書込まれ、メモリー装置１
２の入力端子ＸＯ〜Ｘ３に２番地、入力端子ＹＯ〜Ｙ３
に１番地を狭わすアドレス信号を供給すれ、は、第３図
の５に示す四角形の部分のデータがメモリー装置１２に
書込まれる。

なお、以上の説明は表示される画面の階調が１種類の場
合について説明したが、複数の階−を表現する場合は、
各メモリー素子は階調によって書込を行う場合と、書込
みを行わない場合が発生するので、書込みを行うメモリ
ー素子と書込みを行わないメモリー素子とを別途制御す
る必要がある。

また、実施例は６４キロビツトの容量を有するメモリ素
子を４行４列−配列して１０２４ｘ１０２４＠素を有す
るモニタ画面をカバーするものＫついて説明したが、書
込スピードは従来よシも最高時で４倍となっているので
、更にメモリー素子を増加させ大画面のモニタに適用す
ることができる。

以上説明したように本発明に係るメモリー装置へのアド
レス信号供給方法は、各行のメモリー素子に供給するア
ドレス信号は同一の番地を表わす信号または、少なくと
も１つの行に供給する信号はこのアドレス信号に１番地
の偏差を生じたものとし、各列についても同じ方法で各
行とは独立なアドレス信号を供給するものであるから、
メモリーへの書込時間を短かくすることができる浸れた
効果を有する。

【図面の簡単な説明】

部１図はメモリー素子の配列を示す図、第２図線モニタ
の画面を示す図、第３図は第２図に示すモニタ画面の一
部を拡大した図、第４図は本発明の一実施例を表わすブ
四ツク図、第５図は第４図に示すメモリー装置の詳細を
示す回路図である。 １．２・・―・モニタ画面、１０−−・・中央処理装置
、１１１１・・・信号切換器、１２・・Ｏ轡メモリー装
置、ＭＯ〜Ｍ１５・・・・メモリー素子。 特許出願人　　三井造船株式会社 代理人　山川政樹（＃勃為１名）

Claims (1)

【特許請求の範囲】
1. 第１アドレス信号入力端子に供給される信号を複数のメ
   モリ素子の第１アドレス信号を供給するための端子に共
   通に供給するようにして１つの行を形成すると共に、こ
   の行を独立に複数形成するようにし、第２７・ドレス信
   号入力端子に供給される信号を前記各行から１個つつ選
   んだメモリ素子の第２アドレス信号を供給するための端
   子に共通に供給するようにして１つの列を形成すると共
   に、この列を独立に複数形成してメモリ装置を構成し、
   前記各行には同一番地を表わすアドレス信号を供給し、
   前記各列にも同一番地を表わすアドレス信号を供給する
   メモリ装置へのアドレス信号供給方法において、前記各
   行の少なくとも１つの行には他の行に供給されるアドレ
   ス信号に１番地の偏差を与えたアドレス信号を供給し、
   前記各列の少なくとも１つの列には他の列に供給される
   アドレス信号に１番地の偏差を与えたアドレス信号を供
   給するようにしたことを特徴とするメモリ装置へのアド
   レス信号供給方法。