JPH051951B2 - - Google Patents

Description

【発明の詳細な説明】

［産業上の利用分野］ この発明は、図形表示に必要なデータを格納し
たメモリから読出したデータに基づいて、ラスタ
スキヤン方式によつて図形を表示するための、図
形表示装置に関するものである。 ［従来の技術］ 従来、キヤラクタジエネレータを用いた装置に
よつて文字または図形などを表示するために、マ
ツプおよびキヤラクタジエネレータによつて表示
図形が記憶されたメモリを構成し、マツプから読
出された読出アドレス順序データによつてキヤラ
クタジエネレータから図形データを読出し、その
読出した図形データを、ラスタスキヤン方式によ
つて図形として表示している。この表示は第２２
図に示すように先ず、画面の右端においてラスタ
A0を形成し順次、画面の左側に走査位置を移動
させてラスタA2〜Anを表示することによつて図
形を表示している（この図は一般的なブラウン管
を90度回転させて用いる）。第２３図はこのよう
な表示を行なう装置の一例を示すブロツク図であ
り、１はデイジタル信号を処理する処理装置、２
はブラウン管の水平方向の走査位置を指定するた
めのＨカウンタ、３はブラウン管の垂直方向の走
査位置を指定するためのＶカウンタ、４はキヤラ
クタジエネレータの読出アドレス順序データが記
憶されたマツプ部、５はキヤラクタジエネレー
タ、６はシフトレジスタ、７はブラウン管であ
り、Ｈカウンタ２およびＶカウンタ３は直交座標
で表わされる読出信号を発生する読出信号発生器
を構成している。 このように構成された装置において、処理装置
１によつて制御されるＨカウンタ２およびＶカウ
ンタ３の出力信号によつてマツプ部４に記憶され
た読出アドレス順序データが順次読出され、その
読出された読出アドレス順序データに対応する図
形を表わす図形データがキヤラクタジエネレータ
５から読出される。キヤラクタジエネレータ５は
例えば、第２４図に示すように、文字Ａが記憶さ
れている場合、文字Ａの各行のデータが読出され
てシフトレジスタ６に記憶される。そしてこのデ
ータは順番に第２５図ｂ〜ｆに示すようなビデオ
信号に変換され、第２５図ａに示すように文字Ａ
がブラウン管７に表示される。 このようにしてキヤラクタジエネレータ５に記
憶されているデータが読出され、ブラウン管に表
示されるので、複数のキヤラクタジエネレータを
備えれば、形および大きさが任意な図形を表示す
ることができる。このとき、キヤラクタジエネレ
ータ記憶データの読出し開始位置を水平方向また
は垂直方向にシフトすることによつて、表示され
る画面も、水平方向または垂直方向にシフトさせ
ることができる。 ［発明が解決しようとする問題点］ しかしながら、キヤラクタジエネレータに記憶
されたデータの読出し開始位置の移動がハードウ
エアの制約から絶対的に決められるため、表示さ
れる図形は水平方向または垂直方向にしか移動で
きない。そして、このような処理はハードウエア
上の制約に基づくものであるため何等、疑問を感
じることなく慣用的に用いられていた。しかし、
平面上に書かれた図形を角度を変えた方向から見
た状態を表示しようとすると、表示図形に回転
（この明細書では回動および回転の両方に回転と
いう用語を用いる）を与える必要があるが、従来
の装置でこのような表示を行なうことはは不可能
であつた。 表示図形に回転を与えるためにはグラフイツク
デイスプレイによる方法が考えられるが、この方
法によつて図形に回転を与えるためにはビデオ
RAMの内容を書換えなくてはならないため、非
常に多くの処理が必要であり、このため処理時間
が長くなる。このため、動画の表示にグラフイツ
クデイスプレイを用いるのは不適当であつた。超
高速コンピユータを用いることによつて処理時間
を短かくすることも可能であるが、このような装
置は極めて高価になつてしまい実用的ではない。 したがつてこの発明の目的は、図形に回転を与
える表示装置を極めて経済性良く構成することが
できる図形表示装置を提供することにある。 ［問題点を解決するための手段］ このような目的を達成するためにこの発明は、
図形表示に必要なデータを規則的に分割して記憶
させた複数のメモリと、読出信号の座標に回転を
与えるための座標交換部と、複数のメモリの記憶
内容を同時に読出す読出手段と、メモリの数と同
数の入力端子を有しこの入力端子に供給されるメ
モリの読出しデータを読出信号に基づいて発生す
る選択信号に応じて選択出力するセレクタと、メ
モリの出力信号をセレクタの入力端子に供給する
とともに表示状態に応じてメモリから読出された
データが供給される入力端子の供給先の入換を行
なうスイツチ回路とを備えたものである。 ［作用］ 図形の回転表示が行なえる。 ［実施例］ 第１図はこの発明の一実施例を示すブロツク図
であり、第２３図と同一部分は同記号を用いてい
る。１０は直交座標で表わされる読出信号の内、
一方の座標軸を指定する信号を発生するＶカウン
タ、１１は他方の座標軸を指定する信号を発生す
るＨカウンタ、１２は読出信号の座標系に回転を
与える座標回転処理部、１３はマツプ部４の記憶
内容を読出すための信号を発生するマツプ読出信
号発生部、１４はキヤラクタジエネレータ部から
図形データを読出すための信号を発生するキヤラ
クタジエネレータ読出信号発生部、１５はキヤラ
クタジエネレータ部、１６はキヤラクタジエネレ
ータ部１５から読出したデータを図形に組立てる
図形組立部である。 ここで、座標軸に回転を与えるということは第
２図に示すように、Ｖカウンタ１０の出力信号を
Ｘ方向の座標軸に対応させ、Ｈカウンタ１１の出
力信号をＹ方向の座標軸に対応させて表わした直
交座標を、点線で示すように角度θだけ傾斜させ
て、ｘ軸−ｙ軸で表わされる新たな直交座標に変
換することである。 グラフイツクデイスプレイにおけるビデオ
RAMのように、表示すべき図形または文字を表
わすデータがビデオRAMから順番にデータを読
出すことによつて、表示内容が決まるとき、その
ビデオRAMに相当するものをこの発明におい
て、メモリと称する。 第１図の装置はマツプ部４のアクセスを行なつ
て得られる信号に基づき、キヤラクタジエネレー
タ部１５からデータを読出して、そのデータによ
つて図形または文字を表示している。このためマ
ツプ部４とキヤラクタジエネレータ部１５によつ
てメモリを構成していることになり、この装置で
はメモリは第３図のようになつている。第３図は
４つの枠で構成されており、１つの枠の大きさは
ブラウン管の１画面分を表わしており、メモリの
右肩の記号Ａで示す部分を絶対原点、絶対原点か
ら左方向または下方向にアクセスする方向を正、
メモリの横方向を水平方向、縦方向を垂直方向と
定義する。また、ブラウン管の表示画面の右肩で
ある記号Ｂで示した部分をブラウン管原点と定義
する。 本装置は第４図に示すように、Ｖカウンタ１０
およびＨカウンタ１１の出力信号をメモリの垂直
方向のアクセスに用いるか、水平方向のアクセス
に用いるかによつて、その表示状態を次のように
定義する。 (a) 表示状態Ａ（第４図ａの状態） Ｖカウンタ１０の出力信号をメモリの水平方向
のアクセスに用い、Ｈカウンタ１１の出力信号を
垂直方向のアクセスに用い、水平方向のアクセス
位置が時間の経過にともなつてメモリの負（右）
方向に進み、垂直方向のアクセス位置がメモリの
負（上）方向に進むもの。 (b) 表示状態Ｂ（第４図ｂの状態） Ｖカウンタ１０の出力信号をメモリの垂直方向
のアクセスに用い、Ｈカウンタ１１の出力信号を
水平方向のアクセスに用い、垂直方向のアクセス
位置が時間の経過にともなつてメモリの負（上）
方向に進み、水平方向のアクセス位置がメモリの
正（左）方向に進むもの。 (c) 表示状態Ｃ（第４図ｃの状態） Ｖカウンタ１０の出力信号をメモリの水平方向
のアクセスに用い、Ｈカウンタ１１の出力信号を
垂直方向のアクセスに用い、水平方向のアクセス
位置が時間の経過にともなつてメモリの正（左）
方向に進み、垂直方向のアクセス位置がメモリの
負（下）方向に進むもの。 (d) 表示状態Ｄ（第４図ｄの状態） Ｖカウンタ１０の出力信号をメモリ垂直方向の
アクセスに用い、Ｈカウンタ１１の出力信号を水
平方向のアクセスに用い、垂直方向のアクセス位
置が時間の経過にともなつてメモリの正（下）方
向に進み、水平方向のアクセス位置がメモリの負
（右）方向に進むもの。 Ｖカウンタ１０は処理装置１から供給される表
示状態信号が表示状態Ａ、表示状態Ｂを表わすも
のであるときダウンカウントを行ない、表示状態
Ｃ，Ｄを表わすものであるときアツプカウントを
行なうようになつている。Ｈカウンタ１１は処理
装置１から供給される表示状態信号が、表示状態
Ｂ，Ｃを表わすものであるときアツプカウントを
行ない、表示状態Ａ，Ｄを表わすものであるとき
ダウンカウントを行なうようになつている。 座標回転処理部１２はＶカウンタ１０、Ｈカウ
ンタ１１から供給される直交座標で表わされる読
出信号に、表示状態信号、回転量信号、ブラウン
管原点を絶対座標で表わした原点信号，Ｖ信号，
V4信号，Ｈ信号，H4信号，CHG・AD（Ｖ）信
号，CHG・AD（Ｈ）信号，CHG・NO信号をを
発生するようになつている。 マツプ読出信号発生部１３はマツプ部４の記憶
内容を読出す信号の他にキヤラクタジエネレータ
読出信号発生部１４に供給するV4L４およびH4
信号を発生するようになつている。 座標回転処理部１２は第５図に示すように構成
分原点レジスタ１２ｂ、縦成分原点レジスタ１２
ｃ、セレクタ１２ｄ、セレクタ１２ｅ、回転信号
演算部１２ｆ，１２ｇ、加算器１２ｈ〜１２ｋか
ら構成されている。 構成分原点レジスタ１２ｂは、処理装置１から
供給される原点信号に応じてブラウン管原点座標
の絶対原点に対する横方向成分を表わすための信
号を発生するようになつている。また、縦成分原
点レジスタ１２ｃは、縦方向成分を表わす信号を
発生するようになつている。セレクタ１２ｄは、
処理装置１からの表示状態信号が表示状態Ａ，Ｃ
を表わすときは横成分原点レジスタ１２ｂから供
給されている信号を出力し、表示状態Ｂ，Ｄを表
わすときは縦成分原点レジスタ１２ｃから供給さ
れている信号を出力するようになつている。セレ
クタ１２ｅは、処理装置１からの表示状態信号が
表示状態Ａ，Ｃを表わすときは縦成分原点レジス
タ１２ｃから供給されている信号を出力し、表示
状態Ｂ，Ｄを表わすときは横成分原点レジスタ１
２ｂから供給されている信号を出力するようにな
つている。回転信号演算部１２ｆ，１２ｇは、処
理装置１から供給される回転量を表わす信号に応
じてＶカウンタ１０、Ｈカウンタ１１から供給さ
れている信号に回転を与えるようになつており、
アフイン変換を行なつている。 加算器１２ｉはマツプ部４の一方の座標上の位
置を表わす５ビツトのＶ信号、キヤラクタジエネ
レータの縦方向座標軸上の位置を表わす２ビツト
のCHG・AD（Ｖ）信号、図形組立部１６に供給
する２ビツトのCHG・NO信号を発生するように
なつている。加算器１２ｋはマツプ４の他方の座
標軸上の位置を表わす５ビツトのＨ信号、キヤラ
クタジエネレータの横方向座標軸上の位置を表わ
す２ビツトのCHG・AD（Ｈ）信号、マスタタイ
ミングを表わす２ビツトのＭ・Ｔ信号を発生する
ようになつている。このうち、Ｖ信号の下位１ビ
ツトおよび、Ｈ信号の下位１ビツトはキヤラクタ
ジエネレータ読出信号発生部１４の動作のために
必要なH4信号、V4信号として用いている。 マツプ読出信号発生部１３は第６図に示すよう
に、ラツチ１３は第６図に示すように、ラツチ１
３ａ、補正データ発生器１３ｂ、加算器１３ｃ、
セレクタ１３ｄ〜１３ｉ、EOR回路１３ｊ、か
ら構成されている。補正データ発生器１３ｂは処
理装置１から供給される回転方向を表わす左右信
号、表示状態を表わす表示状態信号に応じて第１
表に示す信号を発生するようになつている。

【表】 第１表中、左とは図形を左回転させて表示する
ことであり、右とは図形を右回転させて表示する
ことである。 セレクタ１３ｄ〜セレクタ１３ｇは表示状態信
号が表示状態Ａ，Ｃを表わすときは入力端子ａ側
の信号を出力し、表示状態信号が表示状態Ｂ，Ｄ
を表わすときは入力端子ｂ側の信号を出力するよ
うになつている。セレクタ１３ｈ、セレクタ１３
ｉはEOR回路１３ｊから供給される信号に応じ
て入力端子ａ１，ａ２側または入力端子ｂ１，ｂ
２側の信号を出力するようになつている。 マツプ部４は第７図に示すようにマツプ４ａ，
４ｂ、ラツチ４ｃ，４ｄから構成されており、こ
のマツプは第８図に示すように、ブラウン管の16
×16ピクセルに対応した部分が１単位となつてお
り、これらが32×32単位集まつてマツプ４ａまた
はマツプ４ｂを構成している。また、１単位のマ
ツプが指定された時、このマツプ対応する16×16
のどのピクセルが走査されるタイミングであつて
もそのマツプ内の情報が読出されるようになつて
いる。すなわち、第８図において、実線で示すよ
うなアクセスが行なわれている時、ピクセル１に
対応する部分からピクセル１１に対応する部分ま
で全てＦというデータが読出されるようになつて
いる。 キヤラクタジエネレータ読出信号発生部１４は
第９図に示すようにセレクタ１４ａ〜１４ｆ、ス
イツチ回路１４ｇ，１４ｊ、ラツチ１４ｈ、シフ
トレジスタ１４ｉ，１４ｋ、EOR回路１４ｍ，
１４ｎ、から構成されている。セレクタ１４ａ〜
１４ｆは入力端子ｃに供給される信号に応じて入
力端子ａまたは入力端子ｂが選択されるようにな
つている。スイツチ回路１４ｇ，１４ｊは入力端
子ｅ，ｆに供給される左右信号または表示状態信
号に応じて、入力端子ａ〜ｄに供給されている信
号とその信号を出力する出力端子ｇ〜ｊとの組み
合わせを第２表のモード１またはモード２の何れ
かに選択するようになつている。そして『モード
１』が選ばれるか『モード２』が選ばれるかは第
３表の基準によつて決まるようになつている。シ
フトレジスタ１４ｉは１ビツト４段のシフトレジ
スタ、シフトレジスタ１４ｋは２ビツト４段のシ
フトレジスタである。

【表】

【表】 キヤラクタジエネレータ部１５は第10に示すよ
うに、キヤラクタジエネレータ１５ａ〜１５ｄに
よつて構成されており、各キヤラクタジエネレー
タは後述するＶ形およびＨ形の２種類の図形パタ
ーンを、処理装置１から供給される表示状態信号
によつて選択するようになつているとともに、キ
ヤラクタジエネレータ読出信号発生部１４から供
給された信号に応じて、その選択された図形パタ
ーンから図形データが読出されるようになつてい
る。 第１１図はキヤラクタジエネレータのパターン
のうち、Ｖ形のパターンを示しており、枠外の横
方向の数字00〜11は加算器１２ｈから出力される
CHG・AD（Ｈ）信号で指定されるアドレスであ
り、縦方向の数字は加算器１２ｉから出力される
CHG・AD（Ｖ）信号で指定されるアドレスであ
る。１つの枠内はａ〜ｄの４つの部分に分解さ
れ、それらのａ〜ｄの部分のデータはキヤラクタ
ジエネレータ１５ａ〜１５ｄにそれぞれ対応して
おり、その部分はブラウン管の横方向１ピクセル
×縦方向４ピクセルのデータが記憶されている。
すなわち、縦横１つづつのアドレスで指定される
部分の枠は、４×４ピクセル分のデータを記憶し
ている。そして、キヤラクタジエネレータの１つ
記憶単位は４×４アドレル分すなわち16×16ピク
セル分となつている。 図形組立部１６は第１２図に示すように、シフ
トレジスタ１６ａ〜１６ｄ、セレクタ１６ｅ、シ
フトレジスタ１６ｆから構成されている。各シフ
トレジスタは処理装置１から供給される表示状態
信号が表示状態Ａ，ＢのときMSB（最上位ビツ
ト）が先にに出力され、表示状態信号が表示状態
Ｃ，ＤのときLSB（最下位ビツト）が先に出力さ
れるようになつている。セレクタ１６ｅはシフト
レジスタ１６ｆから供給される信号に応じて第４
表のように入力信号を選択して送出するようにな
つている。

【表】 シフトレジスタ１６ｆは２ビツトで８段のシフ
トレジスタである。 このように構成した装置の動作は次のとうりで
ある。先ず、図形に回転を与えないときの表示動
作について説明する。このときは、第５図に示す
ように処理装置１からＶカウンタ１０およびＨカ
ウンタ１１に表示状態信号が供給され、構成分原
点レジスタ１２ｂおよび縦成分原点レジスタ１２
ｃに、原点信号が供給される。このときの画面は
第２２図に示すような走査を行なうようになつて
おり、この状態は表示状態Ｃの状態に相当し、Ｖ
カウンタ１０の出力信号によつて第２２図の画面
の横方向位置が決まるようになつており、Ｈカウ
ンタ１１の出力信号によつて縦方向の位置が決ま
るようになつている。 Ｈカウンタ１１の出力信号は加算器１２ｋおよ
び回転信号演算部１２ｇに供給されるが、この場
合、図形に回転を与えないのであるから、回転信
号演算部１２ｆおよび回転信号演算部１２ｇは出
力信号を発生していない。 処理装置１から出力されている表示状態信号が
表示状態Ｃを表わしているとき、セレクタ１２ｄ
およびセレクタ１２ｅはそれぞれ横成分原点レジ
スタ１２ｂおよび縦成分原点レジスタ１２ｃから
発生している信号を選択して出力している。この
結果、加算器１２ｈから出力される信号は、Ｖカ
ウンタ１０の出力信号と横成分原点レジスタ１２
ｂの出力信号とのデータを加算したものとなる。
そして、回転信号演算部１２ｇは出力信号を発生
していないのであるから、加算器１２ｉは加算器
１２ｈの出力信号をそのまま出力する。同様にし
て、加算器１２ｊは縦成分原点レジスタ１２ｃの
出力信号を出力し、加算器１２ｋは加算器１２ｊ
の出力信号すなわち、縦成分原点レジスタ１２ｃ
の出力信号とＨカウンタ１１とのデータを加算し
た信号を出力する。 加算器１２ｉおよび加算器１２ｋの出力信号は
第６図に示すように、ラツチ１３ａおよびセレク
タ１３ｇに供給される。補正データ発生器１３ｂ
は図形に回転を与える必要がないとき、本来であ
れば出力信号を発生する必要はないが、このため
に特別の処置をしていないので、補正データが発
生している。そして、このデータは加算器１３ｃ
で加算されるので、加算器１３ｃからは補正され
たデータが出力される。しかし、このデータは図
形に回転を与えないときは必要のないデータであ
るから、後述するキヤラクタジエネレータ読出信
号発生部１４で無視され、使用されないようにな
つている。 セレクタ１３ｄ〜セレクタ１３ｇは前述したよ
うに表示状態Ｃのときは入力端子ａ側の信号を出
力するので、セレクタ１３ｄ、セレクタ１３ｅは
加算器１３ｃの出力信号を走出し、セレクタ１３
ｆ、セレクタ１３ｇは加算器１２ｋの出力信号を
出力する。 セレクタ１３ｈ、セレクタ１３ｉは前述したよ
うに、EOR回路１３ｊから供給される信号に応
じて入力端子ａ１，ａ２またはｂ１，ｂ２に供給
されている信号を出力するようになつている。
EOR回路１３ｊの一方に供給されるV4L信号は
第２２図において、ラスタA0〜Anの一本を表示
する第１３図ａに示すの期間、変化しないが他方
の一方に供給されるH4信号は第２２図において、
範囲Ｈにわたつて縦方向位置のアドレスを指定す
るものであるから、第１３図ｂに示すようにV4L
信号の期間中、交互に変化する。このため、セレ
クタ１３ｈ、セレクタ１３ｉの出力信号は入力端
子ａ１，ａ２側とｂ１，ｂ２側とが交互に切換え
られる。 セレクタ１３ｈ、セレクタ１３ｉの出力信号は
第７図に示すように、マツプ部４に供給されるの
でマツプ部４ａ、マツプ４ｂから記憶内容が読出
され、読出された記憶内容がラツチ４ｃ、ラツチ
４ｄに記憶され、第９図に示すセレクタ１４ａ、
セレクタ１４ｂに供給される。これらのセレクタ
はH4信号とV4L信号が供給されているEOR回路
１４ｍからの信号が供給されているので、セレク
タ１３ｈ、セレクタ１３ｉと同期して入力端子
ａ，ｂが切換られる。 セレクタ１４ａ、セレクタ１４ｂから読出され
た信号はそれぞれセレクタ１４ｃ〜セレクタ１４
ｆに供給され、それらのセレクタの端子ｃに供給
されている信号に応じて選択され出力される。こ
のとき、セレクタ１４ｃ〜セレクタ１４ｆの端子
ｂに供給される信号はマツプ読出信号発生部１３
の補正データ発生器１３ｂによつて補正されてい
ないデータであり、端子ａに供給されるデータは
補正されたデータである。しかし表示図形に回転
を与えないとき、補正されたデータは必要ない。
このため、スイツチ回路１４ｇから送出される信
号はセレクタ１４ｃ〜セレクタ１４ｆの端子ｂを
選択するものとなつており、端子ａに供給されて
いる信号は無視されるようになつている。 シフトレジスタ１４ｋには加算器１２ｉから供
給されるキヤラクタジエネレータの番号を表わす
信号が記憶され、そこで記憶された信号がスイツ
チ回路１４ｊに供給されている。そのスイツチ回
路１４ｊは表示図形に回転を与えないとき、前述
した第２表のモード１の状態となつているので、
それぞれ対向する出力端子から信号が送出されて
いる。 キヤラクタジエネレータ読出信号発生部１４で
発生した信号は第１０図に示すように、キヤラク
タジエネレータ１５ａ〜キヤラクタジエネレータ
１５ｄに供給される。各キヤラクタジエネレータ
は前述したように、処理装置１から供給される表
示状態信号に応じて、後述するＶ形またはＨ形の
パターンが選択されるようになつているが、図形
に回転を与えないとき、処理装置１は表示状態Ｃ
の信号を送出しているので、Ｖ形のパターンが選
択される。 Ｖ形のパターンのうちマツプ部４によつて読出
される単位は前述したように、第１１図に示すよ
うになつており、この例ではＦという文字を表わ
す図形が記憶されている部分を表わしている。第
１１図において、枠の外側で横方向に記載された
アドレスは第４図の加算器１２ｉから出力される
CHG・AD（Ｖ）信号によつて指定され、縦方向
に記載されたアドレスは第３図の加算器１２ｋか
ら出力されるCHG・AD（Ｈ）信号によつて指定
される。このため、加算器１２ｉ、加算器１２ｋ
から供給されるＶ信号およびＨ信号によつて第１
１図中に〜と記載した16種類のブロツクを
指定することができる。 この〜のブロツクはさらに４つの細かい
ブロツクで構成されており、その細かブロツクは
各キヤラクタジエネレータに対応している。すな
わち、ａ，ｂ，ｃ，ｄと記載された部分はそれぞ
れ、キヤラクタジエネレータ１５ａ、キヤラクタ
ジエネレータ１５ｂ、キヤラクタジエネレータ１
５ｃ、キヤラクタジエネレータ１５ｄに対応して
いる。各キヤラクタジエネレータは図の縦方向に
４ビツトのデータが記憶されており、図中斜線を
程こした部分は『１』のデータが記憶され、その
他の部分は『０』のデータが記憶されている。こ
のため、CHG・DAD（Ｖ）信号および、CHG・
AD（Ｈ）信号のデータが共に00であるとき、第
１図の右上のと記載された４つの細かいブロツ
クが選択され、キヤラクタジエネレータ１５ａか
ら『0000』、キヤラクタジエネレータ１５ｂから
『0000』、キヤラクタジエネレータ１５ｃから
『0011』、キヤラクタジエネレータ１５ｄから
『0011』のデータが読出される。 これらのキヤラクタジエネレータから読出され
たデータはシフトレジスタ１６ａ〜シフトレジス
タ１６ｄに供給されて記憶される。そして、最初
のラスタを表示するときは第９図のシフトレジス
タ１６ｅからセレクタ１６ｅに対してシフトレジ
スタ１６ａを選択する信号が供給される。この結
果、シフトレジスタ１６ａのデータ、すなわちキ
ヤラクタジエネレータ１５ａから読出されたデー
タだけが選択され、残りのシフトレジスタ１６ｂ
〜１６ｄのデータは捨てられる。この時、シフト
レジスタ１６ａ，１６ｆのタインミングは同期す
るようになつている。 次に、CHG・AD（Ｈ）信号のデータが01にな
ると、第１１図のブロツクが選択され、その中
から同様にして、キヤラクタジエネレータ１５ａ
から読出されたデータだけが選択される。同様に
して、CHG・AD（Ｈ）信号のデータが10，11に
変化すると、第１１図のブロツク，が選択さ
れて、その部分のキヤラクタジエネレータ１５ａ
から読出されたデータだけが選択される。 そして、第１１図の太線部分のデータが読出さ
れた後はその下方に点線で示した部分のデータが
同様にして読出され、このような動作が次々と行
なわれることによつて、最初のラスタすなわち第
２２図のラスタA0が形成される。そして、ラス
タA0が形成された後は同様にして、順次隣のラ
スタが形成され、第２２図に示す最後のラスタ
Anが形成されることによつて、１枚の表示画面
が形成される。 すなわち、処理装置１によつてＶ形のパターン
が指定され、キヤラクタジエネレータ読出信号発
生部１４によつて第１１図に示すような〜
の16個のブロツクの塊が選択され、CHG・AD
（Ｈ）信号とCHG・AD（Ｖ）信号によつて〜
のブロツクの内、１つのブロツクが選択され、
このことによつてキヤラクタジエネレータ１５ａ
〜キヤラクタジエネレータ１５ｄよりそれぞれ４
ビツトのデータが読出される。 CHG・AD（Ｖ）信号はラスタの１往復に毎に
変化するが、CHG・AD（Ｈ）信号は走査の進行
にともなつて変化するので、例えば第１１図にお
いて、CHG・AD（Ｖ）信号が00のときCHG・
AD（Ｈ）信号が00，01，10，11と変化すること
によつて、右端のブロツク，，，からデ
ータが順次読出される。 キヤラクタジエネレータ１５ａ〜キヤラクタジ
エネレータ１５ｄより読出されたデータは第１２
図に示すシフトレジスタ１６ａ〜シフトレジスタ
１６ｄに供給されて記憶される。そして、シフト
レジスタ１６ｆから供給される信号に対応して、
セレクタ１６ｅは端子ａ〜ｄに供給されている信
号を選択し、ブラウン管７に送出して表示する。 このようにして順次、走査を行なつていけばキ
ヤラクタジエネレータ部１５から読出された図形
を表わす信号が画面に表示される。 このとき、原点データを変化させれば、水平ま
たは垂直方向に表示画面を移動できる。 次に図形に回転を与える場合の動作について説
明する。第５に示す座標回転処理部１２は図形に
回転を与えないとして説明したときの動作に加え
て、加算器１２ｉおよび加算器１２ｊの端子ａに
供給されている信号に対して、回転信号演算部１
２ｆおよび回転信号演算部１２ｇから供給される
出力信号を加算する演算を行なう。このため、座
標回転処理部１２から出力される直交座標を表わ
す信号は回転信号演算部１２ｆおよび回転信号演
算部１２ｇから供給される出力信号に対応した角
度だけ座標系が回転して第２図に点線で示すよう
になる。このように、座標系の回転が行なわれた
ことによつて、Ｖカウンタ１０およびＨカウンタ
１１の出力信号が図形に回転を与えないときと同
一の値であつても、メモリは異なつた位置がアク
セスされることになる。 今、第１４図の四角形で示すメモリ空間におい
て、横方向の位置がＶアドレス（Ｖカウンタ１０
によつて指定される座標をＶアドレスと定義す
る）で指定され、縦方向の位置がＨアドレス（Ｈ
カウンタ１１によつて指定される座標をＨアドレ
スと定義する）で指定される直交座標で表わされ
る座標系に回転が与えられていないとき、Ｖカウ
ンタ１０の値を固定し、Ｈカウンタ１１の値を変
化させると、記号Ａの実線で示す方向にアクセス
が行なわれる。しかし、座標系に回転が与えられ
ているときは、記号Ｂの点線で示す方向にアクセ
スが行なわれる。すなわち、座標系に回転を与え
たときにはメモリ空間が斜めにアクセスされたこ
とになる。 マツプ読出信号発生部１３から供給された信号
によつてデータが読出されるマツプ部４はブラウ
ン管７のピクセルが縦横16個で囲まれる区域毎に
独立した表示内容が記憶されている。このマツプ
部４は例えば、第８図に示すようなデータすなわ
ち、中央の２重線で囲まれた部分がアクセスされ
た時は文字Ｆを表わすデータが読出され、その右
隣の部分がアクセスされた時は文字Ｂを表わすデ
ータが読出され、左隣がアクセスされた時は文字
Ｃを表わすデータが読出され、座標回転処理部１
２によつて座標系に右方向の回転が与えられてい
ると、マツプ部４は第８図の実線のようにアクセ
スされる。このため、１番目から11番目までのピ
クセルはＦという文字を表示するためのデータが
読出されるが、12番目から16番目までのピクセル
はＣという文字を表示するためのデータが読出さ
れる。一方、表示タイミング信号は16ピクセル毎
に発生するようになつているので、第８図の横方
向の２重線をよぎる度に発生する。 この結果、座標系に右回転を与え第８図の実線
の矢印の方向にマツプをアクセスしたときは、表
示タイミング信号の１周期中に文字Ｆと文字Ｃを
表示するための２種類のデータが必要になる。こ
のように、座標系に右回転を与えたときは、表示
タイミング信号期間中に現在アクセスしている部
分の記憶内容の外に、その左隣の部分の記憶内容
も読出す必要がある。また座標系に左回転を与え
て、第８図の一点鎖線で示す矢印の方向にアクセ
スするときには、アクセス中の部分の記憶内容の
外に、と右隣の部分の記憶内容も読出す必要があ
る。そこで、アクセス中の部分の記憶内容を『ナ
ウ』、その左隣の部分の記憶内容を『ネツクス
ト』、右隣の部分の記憶内容を『バツク』と定義
する。 第６図の補正データ発生器１３ｂはこのような
目的のために設けており、ラツチ１３ａから供給
されるマツプのデータを読出すための５ビツトの
信号に対して、第１表で示すような補正を行なつ
ている。例えば、表示状態Ｃにおいて、図形を左
回転させるとき、すなわち座標系を右回転させる
とき、ラツチ１３ａから供給される信号に対して
１を加算するようになつており、図形を左回転す
るときは１を減算するようになている。表示状態
Ｃのとき、Ｖカウンタ１１から供給されラツチ１
３ａで記憶されている信号はマツプの横方向の位
置を示している。このため、ラツチ１３ａから供
給される５ビツトの信号は第８図の横方向の位置
すなわち文字Ｃ，Ｆ，Ｂの識別を行なう。ラツチ
１３ａから供給される５ビツトの信号が文字Ｆを
アクセスしていた場合は、それに１を加算するこ
とは左方向の位置を指定することになるから、文
字Ｃをアクセスすることを表わす。また、１を減
算することは文字Ｂをアクセスすることを表わ
す。この結果、加算器１３ｃの入力側の端子ａの
信号は現在アクセス中の部分の記憶内容、すなわ
ち『ナウ』の信号であるが、出力側の端子ｃの信
号は処理装置１から供給される信号に応じてじて
補正データ発生器１３ｂの信号が加算され、『ネ
ツクスト』または『バツク』の信号を表わすこと
になる。 前述したように、加算器１２ｉから出力される
Ｖ信号はアクセスの行なわれている時点のマツプ
の横方向位置を指定する信号であり補正データ発
生器１３ｂによる補正は、ラツチ１３ａから加算
器１３ｃに供給される信号に対して行なわれる。
このため、図形に回転を与えるときは、例えば第
８図で実線に示すようなアクセスを行なつている
と、アクセスの途中でＶ信号の内容、すなわち加
算器１２ｉの出力信号が変化する。このため、表
示タイミング信号の繰返し期間中は加算器１２ｉ
の出力信号が変化しても、加算器１３ｃに供給さ
れるＶ信号の内容が変化しないように、ラツチ１
３ａを設けてデータを固定している。 第９図のセレクタ１４ａ、セレクタ１４ｂは第
６図のラツチ１３ａ、補正データ発生器１３ｂに
同期して切換えられているので、セレクタ１４ａ
は『ネツクスト』または『バツク』の信号を出力
しており、セレクタ１４ｂは『ナウ』の信号を出
力している。一方、表示状態Ｃにおいて、第８図
における各記憶内容の横方向の選択はＶ信号で行
なわれ、縦方向の記憶内容の選択はＨ信号で行な
われるので、第８図の実線の矢印で示すようなア
クセスが行なわれていると、H4信号は１番目の
ピクセルから16番目のピクセルをまでをアクセス
するときデータの内容が変化しないが、V4信号
は12番目のピクセルをアクセスするときからデー
タの内容が変化する。このためEOR回路１４ｎ
の出力信号はこの時点を境に変化するので、この
変化によつて表示する画面を『ネツクスト』に切
換える必要のあることが判断される。 EOR回路１４ｎで判断された情報はシフトレ
ジスタ１４ｉに記憶され、ラツチ１４ｈで記憶さ
れる。そして、処理装置１から供給される左右信
号および表示状態信号によつてスイツチ回路１４
ｇから第２表のようにモード１またはモード２の
ように制御された出力信号が送出され、セレクタ
１４ｃ〜１４ｆのどのセレクタが『ナウ』のデー
タを選択し、どのセレクタが『ネツクスト』のデ
ータを選択するかが、決められる。 キヤラクタジエネレータ読出信号発生部１４か
ら供給された信号によつてキヤラクタジエネレー
タ部１５から読出されたデータは図形組立部１６
で図形に組立てられ、ブラウン管７に供給されて
表示される。 この結果、座標系に回転を与えないとき、第１
５図ａに示すように、三角形の図形が画面に表示
されているとき、第８図の実線の矢印で示すよう
にメモリをアクセスすると、表示図形は第１５図
ｂに示すように左方向に回転した図形として表示
される。また、第８図の一点鎖線で示すようにメ
モリをアクセスすると、表示図形は第１５図ｃに
示すように右方向に回転した図形として表示され
る。 第２０図はキヤラクタジエネレータに文字Ｆが
記憶されているとき、このキヤラクタジエネレー
タが回転を与えられた太線で示す直交座標でアク
セスされたときの表示状態を説明するための図で
ある。同図において、文字Ｆのデータは第１１図
と同様に記憶されているので、CHG・NOの00は
キヤラクタジエネレータ１５ａに、01はキヤラク
タジエネレータ１５ｂに、10はキヤラクタジエネ
レータ１５ｃに、11はキヤラクタジエネレータ１
５ｄに対応している。 キヤラクタジエネレータから読出すデータは４
個のキヤラクタジエネレータから同時に読出され
て、シフトレジスタ１６ａ〜１６ｄに記憶されて
いる。最初は１番目のピクセルから16番目のピク
セルまでをアクセスし、シフトレジスタ１６ｆか
らCHG・NOの01のデータがセレクタ１６ｅに供
給され、キヤラクタジエネレータ１５ｃのデータ
を記憶しているシフトレジスタ１６ｃが選択され
る。そしてこのシフトレジスタ１６ｃにマスタタ
イミング信号が供給され、１番目のピクセルに対
応するデータと２番目のピクセルに対応するデー
タが続けて読出される。このとき、他のシフトレ
ジスタにもマスタタイミング信号が供給されてい
るので、記号Ｂ，Ｃ，ロ，ハで表わされるピクセ
ルに対応するデータも読出されるが、これらのデ
ータは今のタイミングではセレクタ１６ｅで選択
されていないので、出力されない。なお、このタ
イミングでシフトレジスタ１６ｃから読出された
データは文字Ｆではなく空白の部分であるから
『０』である。 次に３番目のピクセルに対応するために必要な
データがキヤラクタジエネレータ１５ｄのデータ
を記憶しているシフトレジスタ１６ｄから読出す
ためにシフトレジスタ１６ｆからデータ『11』が
セレクタ１６ｅに供給される。そして、このシフ
トレジスタ１６ｄからマスタタイミングの３ビツ
ト目に３番目のピクセルに必要なデータが読出さ
れる。このデータは文字Ｆを表示するためのもの
であるから、『１』である。同様にして４番目の
ピクセルに対応するデータ『１』が読出される
が、このデータはCHG・AD（Ｖ）のデータが変
化しているので、読出されたデータはその
CHG・AD（Ｖ）信号に対応したキヤラクタジエ
ネレータのものである。以下同様にして次々とア
クセスが行なわれていく。 最初のアクセスが終了すると、記号Ａ〜Ｐの列
のアクセスが行なわれ、順次イ〜タの列、ａ〜ｐ
の列とアクセスが行なわれていく。この結果、第
２１図の斜線部で示すように、文字Ｆが回転した
図形が表示される。この装置ではCHG・AD（Ｖ）
とCHG・AD（Ｈ）とで指定されるキヤラクタジ
エネレータは同時に読出し、そのうちから必要な
データを使用するようにしたので、メモリの読出
し速度はこのメモリを１個で構成したときの４分
の１ですみ、装置を簡単で経済性良く構成するこ
とができる。また第２０図の例ではキヤラクタジ
エネレータ１５ｃ，１５ｄ，１５ａ，１５ｂのに
順序に選択が行なわれるようにシフトレジスタ１
６ｆから信号が供給されたが、この信号はアクセ
スの開始されるキヤラクタジエネレータの位置に
対応して変化し、アクセス順序に応じてデータの
並べ換えが行なわれる。 メモリのアクセスは表示図形に回転を与える必
要がないとき、第８図の点線に示す方向に行なわ
れるが、回転を与える必要があるときは、処理装
置１から供給される回転量信号によつてこのアク
セス方向が任意に制御される。この制御は第１６
図に示すように、現在走査中のピクセルの次に走
査するピクセルは走査中のピクセルに隣接するピ
クセルとなるようにしている。このため、ピクセ
ルＰ１の次に走査されるピクセルはＰ１〜Ｐ３の
いずれかであり、アクセス方向は最大45度に限定
されるようになつている。 この結果、プラス，マイナス45度だけ異なる方
向のアクセスを行なうと、回転を与えないとき第
１７図の実線のように表示される図形は、第１７
図の一点鎖線の位置から点線の位置までの範囲で
回転することになる。 しかし、このままでは表示図形に45度以上の回
転を与えることはできないが、メモリの横方向の
アクセスをＨカウンタ１１に基づいて加算器１２
ｋから発生する信号（この信号をＨアクセス信号
と定義する）によつて行ない、メモリの縦方向の
アクセスをＶカウンタ１０に基づいて加算器１２
ｉから発生する信号（この信号をＶアクセス信号
と定義する）によつて行なうと、第17に示すよう
に表示されていた図形は、第１８図ｂに示すよう
に表示される。この結果、第１８図ｂの一点鎖線
で表示される図形は、第１７図の実線で示す図形
を135度右方向に回転させたことになる。一方、
第１７図において、Ｖアクセス信号および、Ｈア
クセス信号の変化方向をそれぞれ逆方向にする
と、表示される図形は第１８図ａに示すようにな
る。第１８図ａにおいて、一点鎖線で示される図
形は第１７図の実線で示す図形を225度右方向に
回転させたことになる。第１８図ａにおいて、Ｖ
アクセス信号およびＨアクセス信号を入れ換える
と、表示される図形は第１８図ｄに示すようにな
る。第１８図ｄにおいて、一点鎖線で示される図
形は第１７図の実線で示す図形を315度右方向に
回転させたことになる。そして、第１８図ｄにお
いてＶアクセス信号とＨアクセス信号を入れ換え
たうえで、Ｖアクセス信号のデータ変化方向を逆
にすると、表示される図形は第１８図ｃに示すよ
うになる。第１８図ｃは第１７図で示される図形
を360度右方向に回転させたことになる。すなわ
ち、Ｖアクセス信号およびＨアクセス信号のとり
かたおよび、そのデータの変化方向を選択するこ
とによつて、図形を任意の角度に回転して表示さ
せることができる。 第１８図の表示状態は第３図の表示状態に対応
しており、前述した表示状態Ａ，Ｂ，Ｃ，Ｄにお
ける図形の表示状態は第１８図におけるａ，ｂ，
ｃ，ｄのようになる。ここで、第１８図ａ，ｃ
と、第１８図ｂ，ｄとはＶアクセス信号とＨアク
セス信号とが入れ換わつている。このようなアク
セス信号の入れ換えを行なうために、第６図のセ
レクタ１３ｄ〜セレクタ１３ｇを設けている。前
述の図形に回転を与える説明は表示状態Ｃにおけ
る状態を基準に説明しているので、使用したキヤ
ラクタジエネレータのパターンは第１１図に示す
ように、横方向の位置がCHG・AD（Ｖ）信号で
表わされ、縦方向の位置がCHG・AD（Ｈ）信号
で表わされるＶ形のパターンを使用していた。表
示状態Ａにおいても、各信号の変化方向が変るだ
けで、信号の組み合わせそのものは変わらないの
で、第１１図に示すＶ形のパターンが使用でき
る。しかし、表示状態Ｂ，Ｄでは横方向がＨアク
セス信号であつて、縦方向がＶアクセス信号であ
るから、第１１図に示すものと同一の図形を画面
に表示しようとすると、第１９図に示すようなＶ
形のパターンを90度回転させたＨ形のパターンを
使用する必要がある。このため、キヤラクタジエ
ネレータ１５ａ〜１５ｄはＶ形のパターンとＨ形
の種類のパターンを有し、処理装置１から供給さ
れる表示状態信号回転信号によつてそのパターン
を選択している。 なお、処理装置１は表示状態信号、原点信号、
回転量信号、左右方向信号発生しているが、この
信号は操作者の手動によつて制御しても良いし、
ソフウエアの制御によつて発生しても良い。また
回転角は最大が45度としているがそれ以下でもよ
く、またマツプおよびキヤラクタジエネレータで
構成したメモリはRAMでもよいので、グラフイ
ツクデイスプレイであつても、極めて高速に図形
の回転表示が行なえる。また、表示図形に連続的
な回転を与えるには処理装置１から発生する回転
量信号を連続的に変化させればよい。 ［発明の効果］ 以上説明したようにこの発明は、図形表示に必
要なデータを規則的に分割して複数のメモリに記
憶させ、座標に回転を与えた読出信号によつて複
数のメモリの記憶内容を同時に読出し、この読出
したデータの選択順序を表示状態に応じたものと
したので、図形の回転表示が行なえるようになる
という効果を有する。

【図面の簡単な説明】

第１図はこの発明にかかる一実施例を示すブロ
ツク図、第２図は座標の回転を説明するためのグ
ラフ、第３図はメモリと表示エリヤの関係を説明
するための図、第４図は表示状態を説明するため
の図、第５図は第１における座標回転処理部１２
の詳細を示すブロツク図、第６図は第１図におけ
るマツプ読出信号発生部１３の詳細を示すブロツ
ク図、第７図は第１図におけるマツプ部４の詳細
を示すブロツク図、第８図はマツプの記憶内容と
アクセス方向を示す図、第９図は第１図における
キヤラクタジネレータ読出信号発生部１４の詳細
を示すブロツク図、第１０図は第１図におけるキ
ヤラクタジエネレータ部１５の詳細を示すブロツ
ク図、第１１図はキヤラクタジエネレータに記憶
されているＶ形のパターンを示す図、第１２図は
第１図における図形組立部１６の詳細を示すブロ
ツク図、第１３図はＶ信号とＨ信号との関係を示
す図、第１４図はメモリのアクセス方向を示す
図、第１５図は表示図形に回転を与えたときに表
示される状態を示す図、第１６図はピクセルの走
査方向を示す図、第１７図は表示状態Ｃにおいて
表示図形の回転範囲を示す図、第１８図は４つの
表示状態Ａ，Ｂ，Ｃ，Ｄにおいて同一の図形を回
転させたときの表示状態を示す図、第１９図はキ
ヤラクタジエネレータに記憶されるＨ形のパター
ンを示す図、第２０図は図形の回転を説明するた
めキヤラクタジエネレータをアクセススしている
状態を示す図、第２１図は図形の実際の表示状態
を示す図、第２２図はラスタを説明するための
図、第２３図は従来装置の構成を示すブロツク
図、第２４図はキヤラクタジエネレータの記憶内
容を説明するためのブロツク図、第２５図は第２
４図において読出された信号が表示される状態を
示すタイミングチヤートである。

Claims (1)

【特許請求の範囲】
1. １ 図形表示に必要なデータを格納したメモリに
   ある座標で表わされる読出信号を供給して読出し
   たデータによつて図形を表示する図形表示装置に
   おいて、図形表示に必要なデータを規則的に分割
   して記憶させた複数のメモリと、読出信号の座標
   に回転を与えるための座標変換部と、複数のメモ
   リの記憶内容を同時に読出す読出手段と、メモリ
   の数と同数の入力端子を有しこの入力端子に供給
   されるメモリから読出されたデータを、読出信号
   に基づいて発生する選択信号に応じて選択して出
   力するセレクタと、メモリから読出されたデータ
   をセレクタの入力端子に供給するとともに表示状
   態に応じてメモリから読出されたデータの供給先
   の入換えを行なうスイツチ回路とを備えたことを
   特徴とする図形表示装置。