JPS5814399A - メモリ用アドレスバツフアの故障診断方法 - Google Patents
メモリ用アドレスバツフアの故障診断方法Info
- Publication number
- JPS5814399A JPS5814399A JP56111689A JP11168981A JPS5814399A JP S5814399 A JPS5814399 A JP S5814399A JP 56111689 A JP56111689 A JP 56111689A JP 11168981 A JP11168981 A JP 11168981A JP S5814399 A JPS5814399 A JP S5814399A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- content
- code
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、可変メモｖＯアドレス；−）″を中−すゐア
ト°レスバッファの故障を診断する方ｔｌｔＫ関するも
のである・ 図は、アト°レスバツアアを有す為メモ啼■賂のプロッ
タ図であり、プロセッサ等Ｏ主装置ｙ膳から送出される
アドレス指定コードは、ヒＯ場４に１６ビツ）Ｋよ〕構
成されてお９、下位＠Ｏ第１−第１！１ビット１１〜ｍ
ｌ、ＩＩＣよ）、内容更新ｏｑ能を可変メモＶＲＡＭ、
〜ＲＡＭ１のアドレス指定Ａ定を行なうと共に、上位側
の［１３〜＃Ｉ五６ビツトｌ１ｓａ〜ＩｈａＫ より各
回’ｆＲ１％ ｖＲＡｕ、〜ｘｋＭ＠を個別に指定す為
チップセレクトを行ｔｋｊもＯとａ″：）てｂる・ また、チップセレクト用０Ｍ１３〜第１−ビットヒ、デ
コーダＤ回Ｏによｐデー−ドされ、番可変メ毫ｖｚム町
〜Ｒ＆Ｍ、０チツｙやセレクト信号と１に為が、第１〜
第１８ビット１１〜１−は、アドレスパラファムＤＩＩ
Ｋよｐ中１ｌＩｌｔｌれてから各可賓メ％ｖ１ムＶ、〜
１ムＭ、へ与えられ、これによって各可賓メ彎啼凰ムＭ
１〜１１ムＭ鳳Ｏアドレス指ｖ／ｌが行なわれ為ものと
なっている。
ト°レスバッファの故障を診断する方ｔｌｔＫ関するも
のである・ 図は、アト°レスバツアアを有す為メモ啼■賂のプロッ
タ図であり、プロセッサ等Ｏ主装置ｙ膳から送出される
アドレス指定コードは、ヒＯ場４に１６ビツ）Ｋよ〕構
成されてお９、下位＠Ｏ第１−第１！１ビット１１〜ｍ
ｌ、ＩＩＣよ）、内容更新ｏｑ能を可変メモＶＲＡＭ、
〜ＲＡＭ１のアドレス指定Ａ定を行なうと共に、上位側
の［１３〜＃Ｉ五６ビツトｌ１ｓａ〜ＩｈａＫ より各
回’ｆＲ１％ ｖＲＡｕ、〜ｘｋＭ＠を個別に指定す為
チップセレクトを行ｔｋｊもＯとａ″：）てｂる・ また、チップセレクト用０Ｍ１３〜第１−ビットヒ、デ
コーダＤ回Ｏによｐデー−ドされ、番可変メ毫ｖｚム町
〜Ｒ＆Ｍ、０チツｙやセレクト信号と１に為が、第１〜
第１８ビット１１〜１−は、アドレスパラファムＤＩＩ
Ｋよｐ中１ｌＩｌｔｌれてから各可賓メ％ｖ１ムＶ、〜
１ムＭ、へ与えられ、これによって各可賓メ彎啼凰ムＭ
１〜１１ムＭ鳳Ｏアドレス指ｖ／ｌが行なわれ為ものと
なっている。
一方、主装置Ｍ−からは、書自込み信４＃Ｗおよび読４
崗し＠今１が送出畜れ為４０となりてか）、これｋよっ
て、可変メ４啼凰ムＭ、〜凰ムＭ、中Ｏチツプセレタト
が＆されえもＯＫおけｉｍ＊畜れ九アドレスに対し、書
自込み、まえは、読み出しＯ指令がな１れ、これに応じ
てデータバスＤ１１を介す為主装置Ｍ■からＯデータが
指定されえアドレスへ格納され、★えは、指定され九ア
ドレスの内容が読み出されえうえ、主装置に■へ与えら
れ為。
崗し＠今１が送出畜れ為４０となりてか）、これｋよっ
て、可変メ４啼凰ムＭ、〜凰ムＭ、中Ｏチツプセレタト
が＆されえもＯＫおけｉｍ＊畜れ九アドレスに対し、書
自込み、まえは、読み出しＯ指令がな１れ、これに応じ
てデータバスＤ１１を介す為主装置Ｍ■からＯデータが
指定されえアドレスへ格納され、★えは、指定され九ア
ドレスの内容が読み出されえうえ、主装置に■へ与えら
れ為。
しかし、アドレスパラファムＤＩは、一般に％敗振うア
ドレスコードＯビット歇と同数Ｏラッチ回路、グー）囲
路等によｐ構成されてお勤、これに故−を生ず為と、１
１１１〜第１２ビツト１１〜ｉ’ｓｓＯアドレスコード
が忠実に８可変メ峰り１ムＭ１〜１１１れ、可蜜メ峰り
１ムＭ１〜１ムＭ、に対すｌ１なアドレス指定が行なわ
れず、執ったアドレスにらず、主装置Ｍｌは、これを判
断す為ことがで自ず、誤りたデータに鳥づいて所定の演
算ＩＩ＆理を続行し、全装置としての誤動作を生ず為も
のとなる・本発明は、従来のか一番問題点を根本的に解
決する目的を有し、可変メそり０４Ｉ定アドレスへ所定
のデータを格納のうえ、所定アドレスを指定する特定ア
ドレスコードの各ビットを１ビツトづ〜反転させた複数
の反転アドレスコードを作成し、これらの反転アドレス
コードによ如アドレＸバッファを介してアドレス指定を
行な−、これによって読み出した各アドレスの内容と所
定Ｏデータとを所定のデータを基準として各個に比較し
、ｃ。
ドレスコードＯビット歇と同数Ｏラッチ回路、グー）囲
路等によｐ構成されてお勤、これに故−を生ず為と、１
１１１〜第１２ビツト１１〜ｉ’ｓｓＯアドレスコード
が忠実に８可変メ峰り１ムＭ１〜１１１れ、可蜜メ峰り
１ムＭ１〜１ムＭ、に対すｌ１なアドレス指定が行なわ
れず、執ったアドレスにらず、主装置Ｍｌは、これを判
断す為ことがで自ず、誤りたデータに鳥づいて所定の演
算ＩＩ＆理を続行し、全装置としての誤動作を生ず為も
のとなる・本発明は、従来のか一番問題点を根本的に解
決する目的を有し、可変メそり０４Ｉ定アドレスへ所定
のデータを格納のうえ、所定アドレスを指定する特定ア
ドレスコードの各ビットを１ビツトづ〜反転させた複数
の反転アドレスコードを作成し、これらの反転アドレス
コードによ如アドレＸバッファを介してアドレス指定を
行な−、これによって読み出した各アドレスの内容と所
定Ｏデータとを所定のデータを基準として各個に比較し
、ｃ。
結果がすべて不一致であれば、７ドレスパツフアを正常
を判断する極めて効果的な、メモＶ用アドレスバッフ了
の故障診断方法を提供するもＯ″Ｉ？ある・ 以下、実施例を示す表によって本発明の詳細な説明する
。
を判断する極めて効果的な、メモＶ用アドレスバッフ了
の故障診断方法を提供するもＯ″Ｉ？ある・ 以下、実施例を示す表によって本発明の詳細な説明する
。
第１表
第１表は、簡略化の丸めアドレススート１ｂＸｊｌｌ〜
第４ビツトＢ１〜Ｂ４Ｏ４ビツトにより構成され為場合
を示し、論履値Ｓｌ＃０２進数によｐアドレス番号θ〜
１ｊＳが表わされ為ものとなってｓＰｌ、今％４１！！
アｙｙスとしてアドレス番号Ｏを選び、これＯ各ピッ）
ｔ−１ビツトづ＼反転させれば、次表のものとなる。
第４ビツトＢ１〜Ｂ４Ｏ４ビツトにより構成され為場合
を示し、論履値Ｓｌ＃０２進数によｐアドレス番号θ〜
１ｊＳが表わされ為ものとなってｓＰｌ、今％４１！！
アｙｙスとしてアドレス番号Ｏを選び、これＯ各ピッ）
ｔ−１ビツトづ＼反転させれば、次表のものとなる。
篤意表
すなわち、各ビットを１ビツトづ一反転させえ屓転アド
レス；−ドによｐ１第１表のアドレス番号１．２．４、
魯と同一〇等価アドレス指定が得られる。
レス；−ドによｐ１第１表のアドレス番号１．２．４、
魯と同一〇等価アドレス指定が得られる。
したがって、第１ＩＩにおける主装ｆＭＩにかｂて、ア
ドレス番号０のアドレスを特定アドレスとして選定し、
これの内容として、他のアドレスに格納されてｉるデー
タと同−Ｋする確率Ｏ少１に％Ａ所定データＸを格納の
うえ、第２表に示す各反転アト°レスコードを屓次に送
出し、Ｋ１ｔｊＡＯアｒレスパツファムＤＩを介して可
変メモリ轟ムＭ１〜凰ムＭ、に対するアドレス指定を行
なうと鈎に、読み出し信号Ｗを与え、チップセレクトの
行なわれているものから各アドレスの内容を読み出し％
更に、所定アドレスＯからも特定アドレスコードによ珈
内容ｘｔ−読み出し、主装置Ｍ−において、所定データ
Ｘを基準として、反転アドレスコードにより読み出した
内容のデータを各個に比較すれば、アドレスバラファム
ＤＢが正常な限り、所定データＸと他Ｏテータとけ不一
致なはずであるのに対し。
ドレス番号０のアドレスを特定アドレスとして選定し、
これの内容として、他のアドレスに格納されてｉるデー
タと同−Ｋする確率Ｏ少１に％Ａ所定データＸを格納の
うえ、第２表に示す各反転アト°レスコードを屓次に送
出し、Ｋ１ｔｊＡＯアｒレスパツファムＤＩを介して可
変メモリ轟ムＭ１〜凰ムＭ、に対するアドレス指定を行
なうと鈎に、読み出し信号Ｗを与え、チップセレクトの
行なわれているものから各アドレスの内容を読み出し％
更に、所定アドレスＯからも特定アドレスコードによ珈
内容ｘｔ−読み出し、主装置Ｍ−において、所定データ
Ｘを基準として、反転アドレスコードにより読み出した
内容のデータを各個に比較すれば、アドレスバラファム
ＤＢが正常な限り、所定データＸと他Ｏテータとけ不一
致なはずであるのに対し。
若し、アドレスパラファムＤＩのｈずれかのピット出力
が％ＱＩに固定されているときには、反転アドレスコー
ド中のいずれかソ全ビットゝ０１の特定アドレスを１定
する特定アト−レス】−ドと一欽し、特電アドレスの所
定コードＸが２回にわたって読み出されえうえ比較され
るため、比枦Ｍ！呆の一歌が生じ、これによってアドレ
スバッファ五ＤＢＯ故−発生が診断できる・ なお、第１表におけるアドレス番号１５を特電アドレス
として選定すれば、同様の操作によ■アドレスパツファ
ムＤＦ＋のいずれかのビット出力が’１’Ｋｍ定されて
ｂることを検出できる。
が％ＱＩに固定されているときには、反転アドレスコー
ド中のいずれかソ全ビットゝ０１の特定アドレスを１定
する特定アト−レス】−ドと一欽し、特電アドレスの所
定コードＸが２回にわたって読み出されえうえ比較され
るため、比枦Ｍ！呆の一歌が生じ、これによってアドレ
スバッファ五ＤＢＯ故−発生が診断できる・ なお、第１表におけるアドレス番号１５を特電アドレス
として選定すれば、同様の操作によ■アドレスパツファ
ムＤＦ＋のいずれかのビット出力が’１’Ｋｍ定されて
ｂることを検出できる。
また、若しも、所定データＸと同一のデータが４！ｌＯ
アドレスへ格納されている場合を考慮すれば、所定デー
タなＸかも別途のデータＩへ更新のうえ同様の操作を反
復すゐことにより、より確１１傘診断結果を得ることが
できる。
アドレスへ格納されている場合を考慮すれば、所定デー
タなＸかも別途のデータＩへ更新のうえ同様の操作を反
復すゐことにより、より確１１傘診断結果を得ることが
できる。
−ｈ ｖ Ｌ％善定アＶレスＯ原内容は、所定データＸ
Ｏ格納前に他へ転送のうえ、保持させてシ自、診断動作
終了後に再び所定アドレスへ格納するｔのとすれば好適
である。
Ｏ格納前に他へ転送のうえ、保持させてシ自、診断動作
終了後に再び所定アドレスへ格納するｔのとすれば好適
である。
第３表は、以上の原理を、アドレス番号ドが第１〜ｊ１
１１１ビット１．〜ＢｓａＫよ勤構成され為場合へ一般
化のうえ適用したものであ少、上述と同様の結果が得ら
れる。
１１１ビット１．〜ＢｓａＫよ勤構成され為場合へ一般
化のうえ適用したものであ少、上述と同様の結果が得ら
れる。
第３表
凰
へ
すなわち、例えば第６ビツトＢ、および第９ビット１．
へ注膨し、これらのいずれか一方を第３表のｔ−とし、
他を第３表Ｏ状態から反転させ、あるいは双方を同時に
反転させれば、アドレス番号Ｇ→ム、Ｊ→ム、ム→Ｊ、
Ｊ−＋Ｃｋ、ム→Ｊ％Ｇ −＋ Ｊ Ｏ関係と＆Ｄ、か
つ、アドレス番号表、Ｇ％Ｊがアドレス番号Ｍ以降の他
のアドレス番号を示すアドレス番号“ドとなるため、上
述と同様の操作によりアドレスパラファムＤＢの故障有
無を診断することができる。
へ注膨し、これらのいずれか一方を第３表のｔ−とし、
他を第３表Ｏ状態から反転させ、あるいは双方を同時に
反転させれば、アドレス番号Ｇ→ム、Ｊ→ム、ム→Ｊ、
Ｊ−＋Ｃｋ、ム→Ｊ％Ｇ −＋ Ｊ Ｏ関係と＆Ｄ、か
つ、アドレス番号表、Ｇ％Ｊがアドレス番号Ｍ以降の他
のアドレス番号を示すアドレス番号“ドとなるため、上
述と同様の操作によりアドレスパラファムＤＢの故障有
無を診断することができる。
たｖ シ、可変メモリ凰ムＭ、〜凰ムＭ、０ナベてに対
しては、チップセレクトを順次に進め、以上の操作を反
復すればよく、可変メモリａムＭが１個のみの場合には
、デコーダＤＩＯを省略し、チップセレクトを行なわな
りものとしても同僚であり、アドレスコードのビット数
は条件に応じて定められるもＯである等、稙々Ｏ変形が
自在である。
しては、チップセレクトを順次に進め、以上の操作を反
復すればよく、可変メモリａムＭが１個のみの場合には
、デコーダＤＩＯを省略し、チップセレクトを行なわな
りものとしても同僚であり、アドレスコードのビット数
は条件に応じて定められるもＯである等、稙々Ｏ変形が
自在である。
以上Ｏ説明によシ明らかなとシシ本発明によれば、主装
置へ若干のチェック機能を付加すればよく、特に回路上
の増設を行なわすに、アドレスバッファの自己診断が容
易かつ正確に行なわれるため、＊装置としての動作確実
化が実現し、可変メ峰Ｖシよびアドレスバッファを有す
る各Ｉｔ！！！置に′ｋＰ％Ａて顕著な効果が得られる
。
置へ若干のチェック機能を付加すればよく、特に回路上
の増設を行なわすに、アドレスバッファの自己診断が容
易かつ正確に行なわれるため、＊装置としての動作確実
化が実現し、可変メ峰Ｖシよびアドレスバッファを有す
る各Ｉｔ！！！置に′ｋＰ％Ａて顕著な効果が得られる
。
園はメ峰ｌ關路の一例を示すブーツタ■である。
Ｍｌ・・・・主装置、ムＤＩ・・・・アドレスパツ７丁
、１ムＭ＆〜１ムロ ・ ・・ −可羨メ篭り。 畳許出願人 山武ハネウェル株式会社代理人 山川政
樹（静１名）
、１ムＭ＆〜１ムロ ・ ・・ −可羨メ篭り。 畳許出願人 山武ハネウェル株式会社代理人 山川政
樹（静１名）
Claims (1)
- 複機ビットＯアドレス；−ドによ〉アドレス指定を受は
為可変メ篭讐と、主装置からの前記アドレスコードを中
−〇うえ前記メ篭すヘ４え為アドレスバツアアとを有す
為メ４１１１ｆｉｉ（Ｔｈ％／＆て、前記メ４１０４１
定アドレスへ所ｗｌＯデータを格納のうえ、前記＊＊ア
ｙｖｘを指定すゐＩＩ／Ｉ定アドレＸツーｙｏ＠ビット
を五ビットづ＼仄転させた複数０夏転アＶレスー−ドを
作成し、該各筐転アドレスコードによ伽帥記アドレスバ
ッファを介して前記メモりＯアドレス指宛を行１にい、
該アドレス指定によ）各アドレＸＯ内審を読与出し、前
記所電Ｏデータを基準として前記読み出し九番内容のデ
ーｌを各個に比較Ｏうえ、鋏比歇曽果Ｏ不−歇によ會前
記７ドレスバツフアを正常と判断す為ことを特徴としえ
メ％す用アドレスバッファの故障診断方法・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111689A JPS5814399A (ja) | 1981-07-17 | 1981-07-17 | メモリ用アドレスバツフアの故障診断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111689A JPS5814399A (ja) | 1981-07-17 | 1981-07-17 | メモリ用アドレスバツフアの故障診断方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5814399A true JPS5814399A (ja) | 1983-01-27 |
Family
ID=14567671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56111689A Pending JPS5814399A (ja) | 1981-07-17 | 1981-07-17 | メモリ用アドレスバツフアの故障診断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5814399A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0399349A (ja) * | 1989-09-06 | 1991-04-24 | John Fluke Mfg Co Inc | 読出し専用記憶素子装置および同様の装置における故障診断方法およびその装置 |
| JPH03180947A (ja) * | 1989-12-08 | 1991-08-06 | Fujitsu Ltd | Ｒａｍ初期診断方式 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52137218A (en) * | 1976-05-12 | 1977-11-16 | Hitachi Ltd | Memory diagnosis system |
| JPS5651678A (en) * | 1979-10-03 | 1981-05-09 | Nippon Telegr & Teleph Corp <Ntt> | Testing method for memory element and pattern generator for test |
| JPS5769599A (en) * | 1980-10-17 | 1982-04-28 | Fujitsu Ltd | Checking method of memory device |
-
1981
- 1981-07-17 JP JP56111689A patent/JPS5814399A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52137218A (en) * | 1976-05-12 | 1977-11-16 | Hitachi Ltd | Memory diagnosis system |
| JPS5651678A (en) * | 1979-10-03 | 1981-05-09 | Nippon Telegr & Teleph Corp <Ntt> | Testing method for memory element and pattern generator for test |
| JPS5769599A (en) * | 1980-10-17 | 1982-04-28 | Fujitsu Ltd | Checking method of memory device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0399349A (ja) * | 1989-09-06 | 1991-04-24 | John Fluke Mfg Co Inc | 読出し専用記憶素子装置および同様の装置における故障診断方法およびその装置 |
| JPH03180947A (ja) * | 1989-12-08 | 1991-08-06 | Fujitsu Ltd | Ｒａｍ初期診断方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4130865A (en) | Multiprocessor computer apparatus employing distributed communications paths and a passive task register | |
| US4271521A (en) | Address parity check system | |
| US3735105A (en) | Error correcting system and method for monolithic memories | |
| US4228500A (en) | Command stacking apparatus for use in a memory controller | |
| JP2669303B2 (ja) | ビットエラー訂正機能付き半導体メモリ | |
| US5285415A (en) | Data counting memory card and reader | |
| US4165533A (en) | Identification of a faulty address decoder in a function unit of a computer having a plurality of function units with redundant address decoders | |
| US4384353A (en) | Method and means for internal error check in a digital memory | |
| JPS5814399A (ja) | メモリ用アドレスバツフアの故障診断方法 | |
| JPH04178791A (ja) | Ｉｃカード | |
| JPH0159610B2 (ja) | ||
| GB1576652A (en) | Addressing unit for a microprogrammed memory | |
| JPS646489B2 (ja) | ||
| JPS59113600A (ja) | 高信頼記憶回路装置 | |
| JPS6346460B2 (ja) | ||
| JPH0612270A (ja) | テスト回路 | |
| US3219979A (en) | Free access control | |
| JPH0147811B2 (ja) | ||
| JPS6331880B2 (ja) | ||
| JPS5914193A (ja) | メモリ回路 | |
| JPS60207989A (ja) | 電子装置の記録方式 | |
| CN114267397A (zh) | 一种全局配置编程方法、装置及系统 | |
| JPS6236269B2 (ja) | ||
| KR950009443A (ko) | 제어용 프로그램 및 데이타 저장용 메모리 보드 | |
| JPS5798197A (en) | Multiplexing memory device |