JPH0159610B2 - - Google Patents

Info

Publication number
JPH0159610B2
JPH0159610B2 JP8764181A JP8764181A JPH0159610B2 JP H0159610 B2 JPH0159610 B2 JP H0159610B2 JP 8764181 A JP8764181 A JP 8764181A JP 8764181 A JP8764181 A JP 8764181A JP H0159610 B2 JPH0159610 B2 JP H0159610B2
Authority
JP
Japan
Prior art keywords
signal
data
cpu
memory
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8764181A
Other languages
English (en)
Other versions
JPS57203161A (en
Inventor
Yutaka Murao
Mutsuo Sugawara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP8764181A priority Critical patent/JPS57203161A/ja
Publication of JPS57203161A publication Critical patent/JPS57203161A/ja
Publication of JPH0159610B2 publication Critical patent/JPH0159610B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/22Means for limiting or controlling the pin/gate ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Microcomputers (AREA)

Description

【発明の詳細な説明】 本発明はプログラム・デバツグを含むモニタリ
ングが良好に行なえるようにした1チツプ・マイ
クロ・コンピユータに関する。 近年、マイクロ・コンピユータ(以下マイコン
と称す)の分野では、1チツプのものが大量に出
回つてきた。これは、コストダウンのためには、
1チツプ化が効果的であることと、LSI(大規模
集積回路)の集積能力が向上していることとによ
る。しかして1チツプ・マイコンはCPU(中央処
理装置)内にプログラム・メモリー、データ・メ
モリー等を内蔵するため、従来必要であつたこれ
らメモリーとの間をつなぐ外部バスが必要とな
り、このためこのバスに割当てられていた端子
(ピン)にI/O(入出力)ポートを多数割当てら
れるようになつている。この場合外部バスが使え
ないから、デバツグ等のためのコンソール機能の
実現が困難化される。しかしながら、1チツプ・
マイコンにおいても上記コンソール機能を実現す
るのは必要であるから、何らかの対策を考えなけ
ればならない。 本発明は上記実情に鑑みてなされたもので、マ
イコンのコンソール処理にシリアル転送を利用し
かつCPU内部での処理を工夫することにより、
最少のピン数でデバツグを含むモニタリングが行
なえる1チツプ・マイクロ・コンピユータを提供
しようとするものである。 以下図面を参照して本発明の一実施例を説明す
る。第1図は同実施例を示す構成図である。この
図に示される如くCPU11は、命令解読及び実
行の中心であるプロセサ部(演算処理部)12、
その基本タイミング信号φ、CLK等を生成する
タイミング・ジエネレータ13の他に、1チツプ
マイコンであるため、RAM/ROM(Random
Access Memory及びRead Only Memory)1
4をも内蔵しており、更に以下に述べるデバツグ
等に必要な回路を内蔵している。CPU11外に
は、コンソール動作をコントロールするコンソー
ル用外部回路15が設けられ、この回路15より
のシリアル・データはデータ転送兼割込み要求ラ
インSIN(SITRQ)より送出されて、シリアル・
データを受信するためのシフトレジスタ16に入
力され、正常なフオーマツトで正しく入力された
場合、コントロール部17でDA(データ・アベ
イラブル)=1、FE(フレーミング・エラー)=0
のフラグが立てられる。この時アンド・ゲート1
8と擬似命令発生ロジツク19とにより、コンソ
ール・ステートカウンタ20の値に従つて、擬似
命令の発生/不発生がコントロールされる。この
擬似命令の発生は、通常の命令実行の区切り、或
いはCPUホールト(HaIt)時の定期的タイミン
グで発生可能となる。上記擬似命令発生ロジツク
19では、アドレス・ストツプ・イネーブル信号
ASTP−ENBもコントロールされ、この回路例
が第4図に示される。上記ロジツク19内の擬似
命令発生部21は、基本的には入力3本のデコー
ダであり、ゲート18の出力SIDAとコンソー
ル・ステート・カウンタ20の値とによつて、擬
似命令となるバス・データBUS−DATA、擬似
命令の発生をじ許可する信号BUS−ENBがつく
られ、また信号SIDAと、OH(Operation or
HaIt)信号の立上り時に発生する信号OH1との
論理積をとるアンドゲート22によつて、アドレ
ス・ストツプ・イネーブル信号ASTP−ENBを
出力するフリツプ・フロツプ23のセツト信号が
つくられる。インバータ24はフリツプ・フロツ
プ23のリセツト用である。上記信号BUS−
ENBが“1”になると、上述した一定のセン
ス・タイミングで、アンド・ゲート25によりド
ライバ26がイネーブルされ、バスデータBUS
−DTTAが内部バス27上にのせられる。この
バス27上にのせられたデータは、インストラク
シヨンとしてプロセツサ部12内のインストラク
シヨン・レジスタにしまわれる。この時当然なが
ら、通常の命令フエツチは禁止される。この例で
は、コンソール・ステート・カウンタ20の値が
“1”及び“2”の時のみ前記擬似命令が発生さ
れ、その内容はそれぞれ次の(イ)、(ロ)のようなもの
である。 (イ) 擬似セーブ命令(データ掃出し命令)(ステ
ートつまりカウンタ20の値が“1”の時):
プロセツサ部12のプログラム・カウンタ
(PCと略す)28、コンデイシヨン・コード・
レジスタ(CCRと略す)、アキユミユレータ
(Aと略す)(図示せず)のデータを、この順に
シフトレジスタ29のシリアル・データ出力ラ
インSOUTに出力する。その後シフトレジス
タ16の内容をメモリーアドレスと見なし、こ
のメモリーアドレスから読出したデータを出力
ラインSOUTに出力する。 (ロ) 擬似リストア命令(データ取込み命令)(ス
テートつまりカウンタ20の値が“2”の
時):上記(イ)項の場合とは逆に、入力ライン
SINよりシフトレジスタ16に入力したデータ
を、順に前記PC,CCR,Aに格納する。その
後シフトレジスタ16に入つたデータをメモリ
ーアドレスのデータとみなすことにより、メモ
リー14への書込みを行なう。 ただし、上記命令(イ)、(ロ)はあくまでも一例であ
り、命令の実行内容は各システムに最適なものを
選べばよい。またこの例ではデータの同期転送を
仮定しており、その同期クロツクが前記CLKで
ある。クロツク・コントロール部30では、クロ
ツク信号CLKにより2つのシフトレジスタ16,
29のシフト・イン・クロツクCLKIとシフト・
アウト・クロツクCLKOがつくられている。
CPU11からの送信データは、外部にシリア
ル・データを送信するためのシフトレジスタ29
に内部バス27より書込まれると、自動的にシフ
トレジスタ29の内容が出力ラインSOUT上に、
一定のフオーマツトに従つてのせられる。 上記コンソール処理の制御状態が、現在どこに
あるかを表示/コントロールするものとして上記
コンソール・ステート・カウンタ20が用いら
れ、その動作は第2図に示されている。このカウ
ンタ20は2つのリセツト入力R1,R2(いずれで
もリセツト可能)をもち、それぞれリセツト信号
RESET、信号OH1が入力されている。信号
RESETは、CPU11全体のリセツト信号(イニ
シヤライズ)でもあり、パワー・オン時等にアク
テイブになる。信号OH1は第2図bに示れる如
く実際のOH信号(実効OH信号)OHeffの立上り
で、一定のパルス幅だけアクテイブになり、信号
OHeffの立上りを意味する。カウンタ20のカウ
ント・アツプ用クロツクは、信号OHeffの立下り
時に発生する信号OH2とコントロール部17か
らの信号DAとの論理和で得られ、ゲート31は
そのためのノア・ゲートである。信号DAは、上
述した通り外部よりデータを受信したことを示
し、この信号DAは、シフトレジスタ16からメ
モリーアドレスが読出されると零にクリアされ
る。また第2図aに示される如くカウンタ20
は、カウンタ値“3”で飽和するようになつてお
り、ゲート32はそのためのものである。このカ
ウンタ飽和機能は、後述するようにレジスタ及び
メモリーのデータ書込み時に必要となるもので、
多種のデータが入力ラインSINから送られてきた
時に、いろいろカウントアツプしないためのもの
である。第1図のゲート33,34、デイレイ3
5、インバータ36は信号OH1,OH2を得るた
めのものである。 後述のアドレス・ストツプ機能を実現するた
め、CPU11の内部に、内部OH信号である
OHiotを得るコンパレータ37を具備している。
実効的なOH信号OHeffは、外部OH信号をOHext
とすると OHeff=OHiot・OHext ……(1) と表わせる。これはOHiot=1(ext=0)でか
つOHext=1(ext=0)の時、OHeff=1つま
り高レベルでプロセツサ部12(実質的にCPU
11)をオペレーシヨン状態とし、一方OHeff
0つまり低レベルとなつた時プロセツサ部12を
ホールト状態とすることを意味する。信号OHiot
のためにフリツプフロツプ38が設けられ、この
フリツプフロツプ38は2つのセツト入力S1,S2
(いずれによつてもセツト可能)と1つのリセツ
ト入力Rとを有する。セツト入力S1とS2には、そ
れぞれCPUリセツト信号である信号RESETと、
CPU内部で生成されるコントロール信号である
ISETが入力されている。この信号ISETは第3図
に示される如く生成される。即ち第3図aに示さ
れる如く信号ISETは、アンドゲート39、デイ
レイ40により、OHiot・SIDAがデイレイされ
た信号であり、この信号でフリツプフロツプ38
による信号OHiotのセツト、信号SIDAのクリア
が行なわれる。これを第3図bで更に詳述すれ
ば、信号OHiotが低レベルの時(後述のアドレ
ス・ストツプがかかつた時)でかつ信号SIDAが
立上つた時(入力ラインSINからデータが入つた
時)信号ISET0を出し、この信号を遅らせて信号
ISETとし、この信号OHiotを高レベル、信号
SIDAを低レベルとするものである。更に信号
ISETは、、第5図に示される後述の信号
TRQACKもクリアする。一方、フリツプフロツ
プ38のリセツト入力Rにはアンドゲート41の
出力がつながれる。このゲート41では、プログ
ラム・カウンタ28とシフトレジスタ16とのデ
ータ比較結果であるコンパレータ37の出力
EQU(一致信号)とアドレス・ストツプ・イネー
ブル信号ASTP−ENBとのアンドが、内部基本
クロツクφでセンスされている。即ちこれらによ
り、アドレス一致が検出された時信号OHiotをリ
セツト、つまりフリツプフロツプ38のリセツト
入力Rが“1”で出力が“1”となつて、
MOSトランジスタ42がオン、従つて実効OH
信号OHeffが“0”(低レベル)でCPU11はホ
ールト状態(アドレス・ストツプ実行)となる。
信号OHeffの出力端には、トランジスタ42に対
しバイポーラ・トランジスタ45がCPU外部で
並列接続され、また信号OHeffの出力端は抵抗4
6を介して5V電源に接続される。トランジスタ
45はコンソール用外部回路15側から、信号
OHextで制御される。 またコンソール用外部回路15とのハンド・シ
エイキングのために、信号TRQACKを得るフリ
ツプフロツプ43が用意されている。このフリツ
プフロツプ43は第5図に示されるように3つの
リセツト入力R1,R2,R3(いずれによつてもリセ
ツト可能)と1つのセツト入力Sを有する。リセ
ツト入力R1,R2及びR3には、それぞれ信号
ISET,ICLR及びCPUリセツト信号である信号
RESETが入力される。信号ISETは既に述べた
通りであり、信号ICLRは擬似命令の処理の一環
として出力される。アンド・ゲート44の入力に
は、信号SIDAと、シフトレジスタ29が空か否
かを示す信号TRBE(トランスミツシヨン・バツ
フア・エンプテイ)が与えられ、ゲート44の出
力はフリツプフロツプ43のセツトSの入力とな
る。上記第5図の回路によれば、信号TRQACK
が“1”(高レベル)の時、出力ラインSOUTか
ら出力されるデータが所期のデータであると知る
ことができ、またCPU動作がとこまで進行した
か等のモニタリングとか、入力ラインSINのデー
タ転送制御が行なえる。 しかして、プログラム・デバツグに要求される
コンソール機能は、下記の(a)〜(d)の機能である。 (a) レジスタ及びメモリーからのデータ・リード
(データ掃出し) (b) レジスタ及びメモリーへのデータ・ライト
(データ書込み) (c) アドレス・ストツプ(或る番地にきたら
CPUの動作をとめる) (d) シングルステツプ(1命令実行する毎に
CPUにに動作をとめる) これら(a)〜(d)項のうち、(d)項はCPU内部/外
部のメモリー・アクセス時のアドレス・ストロー
ブ信号ADRを、OHeff=1(オペレーシヨン中)
の時内部アクセス/外部アクセスに無関係に、ア
ドレス・ストローブ・タイミングで常に出力し、
またOHeff=0(ホールト中)の時、一切出力し
ないというようにし、外部回路でOHext=1にし
た後の最初のADR信号の立上りで、OHext=0
ext=1)とすれば実現できる。これは一般
によく知られた方法であり、(d)項の実現方法は本
発明の主旨とは直接関係ない。従つて、以下では
(a)〜(c)項の実現方法を述べる。 第6図は上記(a)、(b)項で述べたメモリー・リー
ド/ライト時の動作を示すタイミング波形図であ
る。 外部回路15では、すず信号OHext=0とす
る。するとCPU11の内部では、前記(1)式に
より OHeff=OHiot・OHext=0 従つて信号OH2がアクテイブとなり、コン
ソール・ステート・カウンタ20がカウント・
アツプされ、第2図(a)及び第6図に示される如
くステート=1となる。上記OHeff=0によ
り、CPU11はホールト状態に入る。なおこ
こでCPUホールト状態とは、外部から見てホ
ールト状態、つまプロセツサ部12がメモリー
14からプロセツサ部12内のインストラクシ
ヨン・レジスタにインストラクシヨンを取出し
てこれ銭実行するということが止められるが、
前記擬似命令は実行できる状態にあることは勿
論である。 また外部回路15では、入力ラインSINから
メモリーアドレスつまりリード/ライトさせな
いメモリーアドレスを、正規のフオーマツトで
シリアル転送する。これにより入力ラインSIN
上に、スタート・ビツトなどの“0”情報がの
ると、CPU11内部ではアドレス・ストツ
プ・イネーブル信号ASTP−ENBが、第4図
及び第6図に示される如くクリアされる。前記
メモリーアドレスはシフトレジスタ16内にあ
り、また該レジスタ16はメモリーアドレスが
正しく受信された時DA=1、FE=0となつて
DAが立つから、カウンタ20がカウント・ア
ツプされてステート=2となる。このとき、ス
テート=1の状態でSIDA=1となるから、前
記(イ)項の擬似セーブ命令が発生される。 この時CPU内部では、SIDA=1でかつ出力
ラインSOUTのTRBE=1となつた時点で、
第5図及び第6図に示される如く、TRQACK
=1となる。ここでもし、通常の命令の処理を
実行中であればその処理が終つた後、前記発生
された擬似セーブ命令の実質的な実行に入る。
これは、割込み受付時に一般のCPUにおいて
行なわれる処理と全く同様である。次に上記メ
モリーアドレスがメモリー14のリード/ライ
トの為の擬似命令の場合は、メモリーアドレス
が付与されていないレジスタ(例えばPC28,
CCR,A等)がまず一定の順序に従がい、一
定の間隔で、一定のフオーマツトに従がつて出
力ラインSOUTより送出される。最後にシフ
トレジスタ16に格納されているアドレスに対
応するメモリーデータが読出され、上記と同様
にして出力ラインSOUTに送出される。この
処理が終ると自動的に信号ICLRが生成され、
信号TRQACKをクリアする。一方外部回路1
5では、前記TRQACK=1を見て、出力ライ
ンSOUT上にのるデータをPC,CCR,A及び
メモリーデータと見なして順に拾い、表示処理
等を行なう。 − 外部回路15では、前記TRQACKのク
リアによる該信号の立下りを見て、新しいPC,
CCR,A及びメモリーデータを入力ラインSIN
より転送する。即ち信号TRQACKの立下り
を、次データの転送許可と見なしている。
CPU内部では、カウンタ20のステート=2
での信号SIDAの立上りにより、擬似リスト命
令を発生する。この命令の実行により、入力ラ
インSINからのデータを順にPC28,CCR,
A及びメモリー14のもとあつた位置に格納す
る。この場合メモリー14以外のPC,CCR等
はメモリー・アドレスを与えられておらず、固
有の識別手段によつて識別される。信号
TRQACKは信号SIDAの立上りで“1”にな
り(TRBE=1)、擬似命令実行中に自動的に
発生される信号ICLRで1データ毎に低レベル
にされる。 外部回路15では、最後に生じる信号
TRQACKの立下りを見てOHext=1にする。
CPU内部では、前記OHext=1によりOHeff
立上り、従つて信号OH1がアクテイブとなつ
てカウンタ20がクリアされるものである。 第7図は前記(C)項で述べたアドレス・ストツプ
時の動作を示すタイミング波形図である。この動
作も基本的に前記メモリー・リード/ライトの場
合と同様である。即ちこの場合は、外部信号
OHextでOHeffを低レベルとしてCPU11をホー
ルト状態とし、外部回路15からストツプ番地を
入力ラインSINでシフトレジスタ16にシリアル
転送しておき、第6図のに相当する′の位置
で、CPU11がPCデータを出力ラインSOUT上
に出し始めた時に、外部回路15でOHext=1に
して、第4図のロジツクによりアドレス・ストツ
プ・イネーブル信号ASTP−ENBを高レベル
(“1”レベル)にする。この時擬似セーブ命令処
理は、カウンタ20の値“0”(ステート=0)
であることを検知して、PCデータのみを掃き出
して処理を終了し、CPU11は通常の命令の実
行に戻る。これは、信号OHextを外部で制御して
メモリー・リード/ライトを中断できることによ
る。あとはシフトレジスタ16の値とCP28の
アドレス一致が生じるとEQU=1となり、第7
図ののタイミングで信号OHiotがリセツトされ、
OHeff=0となるから外部回路15は、この
OHeff=0を見てメモリー・リード/ライト等を
行なえばよい。この図では、入力ラインSINより
任意のデータを入れて通常の命令に復帰させてい
る。なおこの時ステート=0となつているため、
擬似命令が発生されるとことはない。また上記
′のタイミングでOHeff=1(CPUオペレーシヨ
ン状態)とCPUホールト時の擬似セーブ命令実
行が重なつているが、これはたとえOHeff=1と
なつても、擬似セーブ命令を終了してからでない
と次のCPU通常動作に戻れないからである。 上記構成による利点は、CPU11と外部回路
15間をつなぐ配線数が数本で済むため、最少の
ピン数でデバツグを含むモニタリングを行なえる
ことである。 なお本発明は実施例のみに限られるものではな
く、種々の応用が可能である。例えば出力ライン
SOUTを、CPU内のデータをコンソール用外部
回路に転送するためにのみ用いたが、他の用途に
共用してもよい。また実施例では、本構成をプロ
グラム・デバツグに用いたが、デバツグ段階での
落しをデバツグすること、実装段階での検査、故
障発見などのモニタリングに用いることもでき
る。また実施例では、CPUホールト状態でデバ
ツグのためのメモリー・リード/ライトを行なつ
たが、CPUオペレーシヨン状態で行なうことも
できる。また実施例ではCPUをホールト状態に
してアドレス・ストツプのアドレス・データを
CPUに送出するようにしたが、必しもCPUをホ
ールト状態にする必要はなく、これもCPUオペ
レーシヨン状態で行なうことができる。 以上説明した如く本発明によれば、CPUとコ
ンソール用外部回路間をつなぐ配線数が極めて少
なくて済むため、最少のピン数でデバツグのため
のアドレス・ストツプが行なえる1チツプ・マイ
クロ・コンピユータが提供できるものである。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロツク構成
図、第2図a,bは同構成の一部動作を示す信号
波形図、第3図aは同構成の一部詳細回路図、同
図bは同回路の動作を示す信号波形図、第4図、
第5図は第1図の構成の一部詳細回路図、第6
図、第7図は第1図の構成の動作を示す信号波形
図である。 11……CPU、12……プロセツサ部(演算
処理部)、14……RAM(データ・メモリー)/
ROM(プログラム・メモリー)、15……コンソ
ール用外部回路、16,29……シフトレジス
タ、17……コントロール部、19……擬似命令
発生ロジツク、20……コンソール・ステートカ
ウンタ、28……プログラム・カウンタ、37…
…比較器、38……フリツプフロツプ、42,4
5……トランジスタ、SIN,SOUT……シリア
ル・データ転送ライン。

Claims (1)

    【特許請求の範囲】
  1. 1 演算処理部とプログラム・メモリー及びデー
    タ・メモリとを1チツプ内に内蔵してなり、少く
    ともデバツグを行なうためのコンソール用外部回
    路とつながる1チツプ・マイクロ・コンピユータ
    であつて、アドレス・データを取り込み記憶する
    第1の手段と、前記アドレス・データとプログラ
    ム・カウンタのデータとを比較する第2の手段
    と、該手段での比較データの一致が検出されたら
    前記演算処理部をホールド状態にする第3の手段
    とを具備したものにおいて、前記アドレス・デー
    タをシリアル転送によつて設定する第4の手段を
    有し、前記第1の手段によつてラツチされたアド
    レス・データとプログラム・カウンタのデータが
    一致して前記演算処理部がホールド状態になつた
    時に前記第4の手段を経由して、任意の内部レジ
    スタ及び内部メモリーに対し、プログラムを介さ
    ずに前記コンソール用外部回路からリードまたは
    ライトする第5の手段を有したことを特徴とする
    1チツプ・マイクロ・コンピユータ。
JP8764181A 1981-06-08 1981-06-08 One-chip microcomputer Granted JPS57203161A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8764181A JPS57203161A (en) 1981-06-08 1981-06-08 One-chip microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8764181A JPS57203161A (en) 1981-06-08 1981-06-08 One-chip microcomputer

Publications (2)

Publication Number Publication Date
JPS57203161A JPS57203161A (en) 1982-12-13
JPH0159610B2 true JPH0159610B2 (ja) 1989-12-19

Family

ID=13920603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8764181A Granted JPS57203161A (en) 1981-06-08 1981-06-08 One-chip microcomputer

Country Status (1)

Country Link
JP (1) JPS57203161A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750446B2 (ja) * 1984-11-26 1995-05-31 株式会社日立製作所 データ処理装置
JPS61211746A (ja) * 1985-03-18 1986-09-19 Fujitsu Ltd プログラム実行制御方式
JP2580558B2 (ja) * 1985-04-26 1997-02-12 株式会社日立製作所 インタフェース装置
JPS6481046A (en) * 1987-09-22 1989-03-27 Nec Corp Microprocessor unit incorporating debugging device
JP2690737B2 (ja) * 1987-11-30 1997-12-17 株式会社リコー プロセッサ集積回路装置
JPH04350737A (ja) * 1991-05-29 1992-12-04 Nec Corp マイクロコンピュータ
JP4745904B2 (ja) 2006-07-18 2011-08-10 株式会社日本自動車部品総合研究所 電子装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5597649A (en) * 1979-01-19 1980-07-25 Nec Corp Information processor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5597649A (en) * 1979-01-19 1980-07-25 Nec Corp Information processor

Also Published As

Publication number Publication date
JPS57203161A (en) 1982-12-13

Similar Documents

Publication Publication Date Title
JP2597153B2 (ja) 書込み保護装置
US7131114B2 (en) Debugger breakpoint management in a multicore DSP device having shared program memory
EP0189523B1 (en) Microprocessor system
US6223228B1 (en) Apparatus for synchronizing multiple processors in a data processing system
JPH048874B2 (ja)
JP2595314B2 (ja) 誤書き込み防止機能を備えたicカ―ド
EP0432575B1 (en) Data processor having wait state control unit
US6959365B2 (en) Microcomputer including a flash memory and a flash memory rewrite program stored therein
JPS63133238A (ja) デジタルデータ処理システム
US4348722A (en) Bus error recognition for microprogrammed data processor
US5903912A (en) Microcontroller configured to convey data corresponding to internal memory accesses externally
US5933381A (en) Semiconductor integrated circuit having DRAM mounted on semiconductor chip
JP2762138B2 (ja) メモリコントロールユニット
EP0348240B1 (en) Microprocessor equipped with parity control unit on same chip
EP0343626A2 (en) Microprocessor operable in a functional redundancy monitor mode
JP3202700B2 (ja) 信号処理装置
US10042692B1 (en) Circuit arrangement with transaction timeout detection
JPH0159610B2 (ja)
JPH0724029B2 (ja) エミュレーション装置
US4636945A (en) Microprocessor
US6249880B1 (en) Method and apparatus for exhaustively testing interactions among multiple processors
US5051890A (en) Program/data memory employed in microcomputer system
JPS62179033A (ja) 集積回路マイクロプロセツサ
US5860161A (en) Microcontroller configured to indicate internal memory accesses externally
US6230263B1 (en) Data processing system processor delay instruction