JPS58142420A - デ−タ転送制御方式 - Google Patents
デ−タ転送制御方式Info
- Publication number
- JPS58142420A JPS58142420A JP2437282A JP2437282A JPS58142420A JP S58142420 A JPS58142420 A JP S58142420A JP 2437282 A JP2437282 A JP 2437282A JP 2437282 A JP2437282 A JP 2437282A JP S58142420 A JPS58142420 A JP S58142420A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- data
- ccw
- read
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の対象
本発明は電子計算機のデータ転送制御装置に関するもの
である。
である。
従来技術
公知の方式では次の格納アドレス（以下ＩＶＥｘ ｒ
ｃ ｃ ｖと称する）は、現在実行している（データ転
送している）チャンネルコマンド語（以下ＣＣＩＰと称
する）のデータ転送がすべて終了した時点で、ＭＳより
読み出していた。これは転送データそのものが、ｈＥＸ
Ｔ ｔ’ｔ’ｌＦである可能性があるからである。一
方入出力装置（）Ｏデバイス）は、データチェイン動作
を感知することなく、順次データを転送して来るのが、
チャネルはデバイスのデータを、ＮＥＸＴ ＣＣＩＩ
’により指示される、次のデータアドレスが判明するま
では、多量に受取ることは出来ない。例数ならば、チャ
ネルが有するデータバッファの容量及びデータの並べ換
えを行うハードウェアには制限があり、このハードウェ
アにより制限される。
ｃ ｃ ｖと称する）は、現在実行している（データ転
送している）チャンネルコマンド語（以下ＣＣＩＰと称
する）のデータ転送がすべて終了した時点で、ＭＳより
読み出していた。これは転送データそのものが、ｈＥＸ
Ｔ ｔ’ｔ’ｌＦである可能性があるからである。一
方入出力装置（）Ｏデバイス）は、データチェイン動作
を感知することなく、順次データを転送して来るのが、
チャネルはデバイスのデータを、ＮＥＸＴ ＣＣＩＩ
’により指示される、次のデータアドレスが判明するま
では、多量に受取ることは出来ない。例数ならば、チャ
ネルが有するデータバッファの容量及びデータの並べ換
えを行うハードウェアには制限があり、このハードウェ
アにより制限される。
アドレス境界のデータしか、１ｖＥＸＴ ｃＣｐによ
り指示された内容を正しく反映できないからである。ｈ
ＥＸＴ ｔ’ｃＩｌをＭＳより読み出すのには、時間
を要し、この間にノＯデバイスからのデータが上記制限
を越えた量だけ転送されようとすると、チャネルは、こ
のデータを受取ることができず、データ転送を中断せざ
るを得ない。１０デバイスの転送速度が向上すると上記
の様なデータ転送の中断（オーバランもしくはチェイニ
ングチェック）が頻発し、データチェイニング動作が不
可能となる。
り指示された内容を正しく反映できないからである。ｈ
ＥＸＴ ｔ’ｃＩｌをＭＳより読み出すのには、時間
を要し、この間にノＯデバイスからのデータが上記制限
を越えた量だけ転送されようとすると、チャネルは、こ
のデータを受取ることができず、データ転送を中断せざ
るを得ない。１０デバイスの転送速度が向上すると上記
の様なデータ転送の中断（オーバランもしくはチェイニ
ングチェック）が頻発し、データチェイニング動作が不
可能となる。
発明の目的
本発明の目的は、高速ノＯデバイスに於るデータチェイ
ニング動作を可能とすることにある。
ニング動作を可能とすることにある。
本発明によれば、現ｃ ｃ’ ＦＰのデータそのものが
ＮＥＸＴ ｔ’ｔ’ｌｌとなる場合は極めて少ない、
：、！−に看８Ｌ、ｈＥＸＴ ｔ’ｃＷのＭｓからｃ
ｙ）読み出しを、現ＣＣＩＰのデータ転送が終了する前
に実行し、即ち、１０デバイスからの、７ｖＥＸＴ
ｔ’ｃＦＰＫ関するデータの転送が開始されるのに充分
時間的余裕のある時点から、ＮＥＸＴ ｔ’ｔ’Ｗｔ
ｘＷｅミ出すコトｗヨリ、！ＶＥＸＴｔ’ ｃ Ｆ Ｋ
関するデータ転送を遅滞なく実行可能とし、かつ、現Ｃ
ｔ”Ｗのデータ転送が全て終了した時点で再度ＮＥＸＴ
ｔ’ｔ”ンを読み出し。
ＮＥＸＴ ｔ’ｔ’ｌｌとなる場合は極めて少ない、
：、！−に看８Ｌ、ｈＥＸＴ ｔ’ｃＷのＭｓからｃ
ｙ）読み出しを、現ＣＣＩＰのデータ転送が終了する前
に実行し、即ち、１０デバイスからの、７ｖＥＸＴ
ｔ’ｃＦＰＫ関するデータの転送が開始されるのに充分
時間的余裕のある時点から、ＮＥＸＴ ｔ’ｔ’Ｗｔ
ｘＷｅミ出すコトｗヨリ、！ＶＥＸＴｔ’ ｃ Ｆ Ｋ
関するデータ転送を遅滞なく実行可能とし、かつ、現Ｃ
ｔ”Ｗのデータ転送が全て終了した時点で再度ＮＥＸＴ
ｔ’ｔ”ンを読み出し。
先に読み出した７ＶＥＸＴ ｔ’ｔ’ンと内容をチェ
ックすることによって、誤ったＭＳアドレスへのデータ
の書込みを防止することにより、高速ノＯデバイスでの
データチェイニング動作を可 ｊ能にするものである。
ックすることによって、誤ったＭＳアドレスへのデータ
の書込みを防止することにより、高速ノＯデバイスでの
データチェイニング動作を可 ｊ能にするものである。
発明の実施例とその効果
図は本発明の実施例である。崗に従って説明する。主記
憶装置１（ＭＳ）にはプログラムによってｃ ｔ” Ｉ
Ｐが用意されており、データ転送に先立ち、チャネル０
はこのＣｔ’Ｗの先頭の１個をＭＳデータ転送路１０を
介して読み出し、ＭＳ読み出しレジスタ（Ｓ Ｄ ｔ
Ｒ） ４に一担セットした後、５ＤｉＲ出力信号１２を
介して、このＣ。
憶装置１（ＭＳ）にはプログラムによってｃ ｔ” Ｉ
Ｐが用意されており、データ転送に先立ち、チャネル０
はこのＣｔ’Ｗの先頭の１個をＭＳデータ転送路１０を
介して読み出し、ＭＳ読み出しレジスタ（Ｓ Ｄ ｔ
Ｒ） ４に一担セットした後、５ＤｉＲ出力信号１２を
介して、このＣ。
ｔ’ ｆをサブチャネルレジスタ＜ＳＢ（、’Ｒ）ａに
格納する。Ｓ Ｂ ＣＲは、ＣＣＩＦ’などデータ転送
に必要な種々の情報を貯えるレジスタである。
格納する。Ｓ Ｂ ＣＲは、ＣＣＩＦ’などデータ転送
に必要な種々の情報を貯えるレジスタである。
更Ｋ ｃ ｔ’ ｔ’の１フイールドであるバイトカウ
ントは、バイトカウント制御部７に送られ、ここに格納
される。バイトカウント制御部は、ＭＳと１０１７４１
間を転送すべきデータ数を制御する。ノＯインタフェー
ス制御部４は、ノＯデバイス５に、ノＯインタフェース
信号１８を介して、データ転送の開始を指示し、ノＯデ
バイス５はこれに応答して、転送データを１バイトずつ
やはりノＯインタフェース１８を介して転送して来る。
ントは、バイトカウント制御部７に送られ、ここに格納
される。バイトカウント制御部は、ＭＳと１０１７４１
間を転送すべきデータ数を制御する。ノＯインタフェー
ス制御部４は、ノＯデバイス５に、ノＯインタフェース
信号１８を介して、データ転送の開始を指示し、ノＯデ
バイス５はこれに応答して、転送データを１バイトずつ
やはりノＯインタフェース１８を介して転送して来る。
ノＯインタフェース制御部４は、このデータをメモリイ
ンタフェース制御部３内のデータバッファ２１に格納す
ると同時にバイトカウント制御部７に対してカウントデ
ィクリメント信号２０を送出する。バイトカウント制御
部７はこれを受けて、先に格納したバイトカウントの値
から１を減する。メモリインタフェース制御部３では、
１０インタフエース制御ｓ４より１バイトずつ転送され
て来るデータをノＯデータ転送路１７を介して順次デー
タバッファ２１に格納してゆき、ＭＳｌとの転送単位の
ぶん（この実施例では３２バイト）が蓄積されると、デ
ータバッファ読み出し１１Ａ１６ｖ介して一担メモリ書
込みレジスタ２にデータをセットした後、チャネルデー
タ転送路１１を介してＭＳｌにセットされる。
ンタフェース制御部３内のデータバッファ２１に格納す
ると同時にバイトカウント制御部７に対してカウントデ
ィクリメント信号２０を送出する。バイトカウント制御
部７はこれを受けて、先に格納したバイトカウントの値
から１を減する。メモリインタフェース制御部３では、
１０インタフエース制御ｓ４より１バイトずつ転送され
て来るデータをノＯデータ転送路１７を介して順次デー
タバッファ２１に格納してゆき、ＭＳｌとの転送単位の
ぶん（この実施例では３２バイト）が蓄積されると、デ
ータバッファ読み出し１１Ａ１６ｖ介して一担メモリ書
込みレジスタ２にデータをセットした後、チャネルデー
タ転送路１１を介してＭＳｌにセットされる。
さてバイトカウント制御部７では、バイトカウントの値
をマイナス１してゆくが、１を減じた値（残りバイトカ
ウント）が一定の値（実施例では３２）に達し、かつ、
現在実行中のｔ’ Ｃｒ Ｋ、データチェイニングの指
示がなされておれば、メモリインタフェース制御１１ｓ
３に対して、ＩＷＥｘｒｃｔ″？読出し要求信号１４を
送出する。メモリインタフェース制御部３はこれを受け
て、ＭＳｌよｒ）ＮＥＸＴ Ｃ’ＣＷを読出１．、コ
ノ内容はＭＳ読出しレジスタ６にセクトされた後、前と
同様Ｓ Ｂ ＣＲＢに格納される。一方バイトカウント
制御部７は、バイトカウントのマイナス１を読け、残り
カウントの値が０に達すると、再び７ＶＥＸＴ ｔ’
ｔ’ＦＰＷｊｆ出し要求信号１４を送出し、２度目ｆ）
ＩＷＥＸＴ Ｃｔ’ンがＭＳよ’）Ｗｅみ出されて、
メモリ読出しレジスタ６にセットされる。このｃ ｔ’
ｔは、先Ｋ（残りカウントが３２となった時に）ＭＳ
ｌより読出されたｃ、’ ｔ’ ｖと比較するため＜、
ｔ’ｃｒｉ’転送＠１３転送上１３Ｃ。
をマイナス１してゆくが、１を減じた値（残りバイトカ
ウント）が一定の値（実施例では３２）に達し、かつ、
現在実行中のｔ’ Ｃｒ Ｋ、データチェイニングの指
示がなされておれば、メモリインタフェース制御１１ｓ
３に対して、ＩＷＥｘｒｃｔ″？読出し要求信号１４を
送出する。メモリインタフェース制御部３はこれを受け
て、ＭＳｌよｒ）ＮＥＸＴ Ｃ’ＣＷを読出１．、コ
ノ内容はＭＳ読出しレジスタ６にセクトされた後、前と
同様Ｓ Ｂ ＣＲＢに格納される。一方バイトカウント
制御部７は、バイトカウントのマイナス１を読け、残り
カウントの値が０に達すると、再び７ＶＥＸＴ ｔ’
ｔ’ＦＰＷｊｆ出し要求信号１４を送出し、２度目ｆ）
ＩＷＥＸＴ Ｃｔ’ンがＭＳよ’）Ｗｅみ出されて、
メモリ読出しレジスタ６にセットされる。このｃ ｔ’
ｔは、先Ｋ（残りカウントが３２となった時に）ＭＳ
ｌより読出されたｃ、’ ｔ’ ｖと比較するため＜、
ｔ’ｃｒｉ’転送＠１３転送上１３Ｃ。
ＣＷ比較器９に入力される。比較器９の他の入力は勿論
光に読出したｃ ｃ’ ｒであって、５ＢＣＲ８より読
出されて、ＳＢ ＣＲ読出しデータ転送線１５を介して
比較器９に入力される。ｔ’ｃＩＦの内容が比較され、
もしこの内容が一致しておれば、デバイスとのデータ転
送は正常に続行される。もしこの内容が不一致であれば
、これは、／Ｖ Ｅ Ｘ Ｔ ｔ’ ｔ’ Ｆ カ、
残ｆ） カラ７ ）カ３２に対した時点より後にすなわ
ち、現ｃ ｔ’ ｖの最後のＭＳへの書込みデータによ
って、書替えられたことを意味する。比較器９よりｃ
Ｃ’ ｒ不一致信号１９がＩＯインタフェース制御部４
に送られ、現在実行中のＩＯデバイスとのデータ転送は
中断される。何故ならば、現在実行しつつあるデータ転
送は、既に次のＣＣＶに関するものに移っている可能性
があり、このｔ’ ｃ ｕｐは、最後のデータストアに
より書替えられて、先頭データアドレス、バイトカウン
ト等が、変更されているからである。中断されたデータ
転送の結果は、チェイニングチェックとして、プログラ
ムに報告される。一般のプログラムでは、前のｃ ｔ’
ｖのデータによって次のｔ’ ｃンの書替えを行うこ
とは希れで、はとんどの場合、ＣＣンの比較結果は一致
し、従ってデータ転送は正常圧続行さの終了する充分前
の時点で次のｃ’ ｔ’ ｗ’の読み出 ゛しを開
始するので、次のＣＣンの先頭データをチャネルに取り
込む必要が生じた時点では、次のＣｔ’ＩＰの読出しは
完了している確率が高く、従ってデータの先頭アドレス
やバイトカウントが不明なために起るオーバランやチェ
イニングチェックの発生を防ぐことができる。
光に読出したｃ ｃ’ ｒであって、５ＢＣＲ８より読
出されて、ＳＢ ＣＲ読出しデータ転送線１５を介して
比較器９に入力される。ｔ’ｃＩＦの内容が比較され、
もしこの内容が一致しておれば、デバイスとのデータ転
送は正常に続行される。もしこの内容が不一致であれば
、これは、／Ｖ Ｅ Ｘ Ｔ ｔ’ ｔ’ Ｆ カ、
残ｆ） カラ７ ）カ３２に対した時点より後にすなわ
ち、現ｃ ｔ’ ｖの最後のＭＳへの書込みデータによ
って、書替えられたことを意味する。比較器９よりｃ
Ｃ’ ｒ不一致信号１９がＩＯインタフェース制御部４
に送られ、現在実行中のＩＯデバイスとのデータ転送は
中断される。何故ならば、現在実行しつつあるデータ転
送は、既に次のＣＣＶに関するものに移っている可能性
があり、このｔ’ ｃ ｕｐは、最後のデータストアに
より書替えられて、先頭データアドレス、バイトカウン
ト等が、変更されているからである。中断されたデータ
転送の結果は、チェイニングチェックとして、プログラ
ムに報告される。一般のプログラムでは、前のｃ ｔ’
ｖのデータによって次のｔ’ ｃンの書替えを行うこ
とは希れで、はとんどの場合、ＣＣンの比較結果は一致
し、従ってデータ転送は正常圧続行さの終了する充分前
の時点で次のｃ’ ｔ’ ｗ’の読み出 ゛しを開
始するので、次のＣＣンの先頭データをチャネルに取り
込む必要が生じた時点では、次のＣｔ’ＩＰの読出しは
完了している確率が高く、従ってデータの先頭アドレス
やバイトカウントが不明なために起るオーバランやチェ
イニングチェックの発生を防ぐことができる。
図は、本発明の実施例のブロック図である。
１・・・主メモリ
７・・・バイトカウント制御部
９・・・ｔ’ ｃ ＩＦ比較器
１１・・・チャンネルデータ転送路
１８・・・ノＯインタフェース信号
Claims (1)
- ｔ 電子計算機のデータ転送制御装置による入出力装置
から主記憶装置へのデータ転送、特に入出力装置からの
一連の転送データを、主記憶装置上の複数の非連続なア
ドレス領域に転送するために、上記複数の格納領域の先
頭アドレスをプログラムが複数のチャネルコマンド語に
より指示でるデータチェイニング動作において、上記複
数の格納領域の内の１つの領域へのデータ転送がすべて
終了する以紡に、プログラムにより指示された次の格納
アドレスを主記憶装置より読み出し、更に、前記１つの
領域へのデータ転送が全て終了した時点で、再度次の格
納アドレスを主記憶装置より読み出し、先に読み出した
チャンネルコマンド語と内容を比較し、内容が一致して
おれば、次の格納領域へのデータ転送を続行し、内容が
不一致であれば、先に次の格納アドレスを読み出した時
点より後のデータ転送により次の格納アドレスが曾替え
られたことを検知し、データ転送を中断するか、もし可
能であれば、再度読み出した次の格納アドレスの内容を
反映させて、データの並べ換えを行った後に、データ転
送を続行することを特徴とするデータ転送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2437282A JPS58142420A (ja) | 1982-02-19 | 1982-02-19 | デ−タ転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2437282A JPS58142420A (ja) | 1982-02-19 | 1982-02-19 | デ−タ転送制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58142420A true JPS58142420A (ja) | 1983-08-24 |
Family
ID=12136355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2437282A Pending JPS58142420A (ja) | 1982-02-19 | 1982-02-19 | デ−タ転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58142420A (ja) |
-
1982
- 1982-02-19 JP JP2437282A patent/JPS58142420A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5251303A (en) | System for DMA block data transfer based on linked control blocks | |
| JP2000330859A (ja) | 読取／書込コヒーレンシを有するバス利用度最適化 | |
| JPH01293431A (ja) | メモリアクセス方式 | |
| EP2054800A2 (en) | Flash memory access circuit | |
| US20060236001A1 (en) | Direct memory access controller | |
| US6687763B2 (en) | ATAPI command receiving method | |
| US6518973B1 (en) | Method, system, and computer program product for efficient buffer level management of memory-buffered graphics data | |
| JPS58142420A (ja) | デ−タ転送制御方式 | |
| US20060277326A1 (en) | Data transfer system and method | |
| US6401144B1 (en) | Method and apparatus for managing data transfers between peripheral devices by encoding a start code in a line of data to initiate the data transfers | |
| US7433976B2 (en) | Data copy method and application processor for the same | |
| JPH04277850A (ja) | ディスクリプタ制御方式 | |
| JP2000040057A (ja) | 計算機システム、バッファ制御装置及び転送方法 | |
| JPH05165761A (ja) | Ｄｍａコントローラ | |
| JPH02310649A (ja) | 受信フレーム転送方式および通信制御装置 | |
| JP2594611B2 (ja) | Ｄｍａ転送制御装置 | |
| JPS63155346A (ja) | Ｒａｍチエツク方式 | |
| JPH086732A (ja) | ディスク制御装置 | |
| KR20000026337A (ko) | 수신용 버퍼 디스크립터 | |
| JPS63137350A (ja) | チヤネルプログラム実行制御方式 | |
| JPH02299052A (ja) | Ｄｍａコントローラ | |
| JPS62143150A (ja) | プログラムの実行制御方式 | |
| JPS6019267A (ja) | デ−タ処理システム | |
| JPH02252022A (ja) | 先入れ先出し記憶装置 | |
| JPH03238543A (ja) | データ通信装置 |