JPS58140161A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58140161A JPS58140161A JP57023240A JP2324082A JPS58140161A JP S58140161 A JPS58140161 A JP S58140161A JP 57023240 A JP57023240 A JP 57023240A JP 2324082 A JP2324082 A JP 2324082A JP S58140161 A JPS58140161 A JP S58140161A
- Authority
- JP
- Japan
- Prior art keywords
- photothyristor
- hfe
- gate
- base width
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims description 13
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 230000008569 process Effects 0.000 abstract description 4
- 238000010276 construction Methods 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 9
- 239000012535 impurity Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 230000036211 photosensitivity Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 241000272201 Columbiformes Species 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 101100289792 Squirrel monkey polyomavirus large T gene Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/111—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
- H01L31/1113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はホトサイリスタに関し、特に発光ダイオードと
組み合せて光結合半導体装置として利用し得る半導体装
置に関するものである。
組み合せて光結合半導体装置として利用し得る半導体装
置に関するものである。
従来から第１図に示すように、入力側に発光ダイオード
ＧＬ、出力側にホトサイリスタＰＴを用いて、ワンパッ
ケージにしたホトサイリスタカプラが実用化されている
。このようなホトサイリスタカプラは電磁リレーに比べ
て、■入出力間の絶縁性が極めて良い、■動作速度が早
い、■寿命が長い、■ノイズの発生が少ない、■外部磁
界の影響がない、■小型である等の長所があり、各種機
器の電子回路化が進むにつれて、信号伝達系のアイソレ
ーションやＡＣコントロール等、広い分野で利用されて
いる。
ＧＬ、出力側にホトサイリスタＰＴを用いて、ワンパッ
ケージにしたホトサイリスタカプラが実用化されている
。このようなホトサイリスタカプラは電磁リレーに比べ
て、■入出力間の絶縁性が極めて良い、■動作速度が早
い、■寿命が長い、■ノイズの発生が少ない、■外部磁
界の影響がない、■小型である等の長所があり、各種機
器の電子回路化が進むにつれて、信号伝達系のアイソレ
ーションやＡＣコントロール等、広い分野で利用されて
いる。
しかし、上記ホトサイリスタはアノードＡ・カソードに
間に急峻な電圧が印加されると、ホトサイリスタ本来の
ブレークオーバー電圧よりも低い電圧でオン状態となる
。この現象は急峻な立上り電圧（ｄｖ／ｄｔ）が印加さ
れると、第２図のホトサイリスタ等価回路図に示すよう
に容量Ｃｏ（接合容計等）を通して次式で示す変位電流
ｉＤが流れることによる。
間に急峻な電圧が印加されると、ホトサイリスタ本来の
ブレークオーバー電圧よりも低い電圧でオン状態となる
。この現象は急峻な立上り電圧（ｄｖ／ｄｔ）が印加さ
れると、第２図のホトサイリスタ等価回路図に示すよう
に容量Ｃｏ（接合容計等）を通して次式で示す変位電流
ｉＤが流れることによる。
１ｐ＝ｄＱ／＝ｄ（ｃｏｖ）４−Ｃ８ｄ’４＋ＶｄｃＨ
，、ｉｔ）ｔ ここで、Ｃｏ ニ一定と仮定するとｆｌ）式は更に次の
ようになる。
，、ｉｔ）ｔ ここで、Ｃｏ ニ一定と仮定するとｆｌ）式は更に次の
ようになる。
ｖ
ｉＤ−＝ＣＯ乙□ （２）
この結果、ｄｖ／ｄｔの値が大きいとホトサイリスタは
オン状態となる。このような現象を起こさない最大の立
上り電圧（ｄｖ／ｄ、）Ｍの値を臨界オフ電圧上昇率と
いう。
オン状態となる。このような現象を起こさない最大の立
上り電圧（ｄｖ／ｄ、）Ｍの値を臨界オフ電圧上昇率と
いう。
実際にホトサイリスタカプラを使用する場合には、第３
図に示すように、ホトサイリスクのゲートＰＧとカソー
ドにの間に、抵抗ＲＧとコンデンサｃＧを接続し、急峻
な電圧が印加された場合の誤動作を防止している。とこ
ろで、実際の回路を設計する上で、抵抗、コンデンサを
外付けすることは取付場所、コストアップの点より大変
不便である。
図に示すように、ホトサイリスクのゲートＰＧとカソー
ドにの間に、抵抗ＲＧとコンデンサｃＧを接続し、急峻
な電圧が印加された場合の誤動作を防止している。とこ
ろで、実際の回路を設計する上で、抵抗、コンデンサを
外付けすることは取付場所、コストアップの点より大変
不便である。
上述のようなホトサイリスタの急峻な立上り電圧ｄｖ７
．．による誤動作の改善については従来がら次のような
方法が報告されている。
．．による誤動作の改善については従来がら次のような
方法が報告されている。
（１１ＰＮＰトランジスタのｈＦＥを小さくする。
（２）ゲート抵抗Ｒ，を小さくする。
（３） ゲート抵抗をトランジスタで制御する。
（４）ゲート抵抗をＭＯＳ Ｆ ＥＴで制御する。
しかしいずれの方法も、仮え（ｄｖ／ｄ、）Ｍ値を大き
くすることができても、そのために最小トリガ電流ＩＦ
Ｔが大きくなったり、回路の製造に複雑或いは特別な工
程を要するなどの欠点があり、実用化には問題があった
。
くすることができても、そのために最小トリガ電流ＩＦ
Ｔが大きくなったり、回路の製造に複雑或いは特別な工
程を要するなどの欠点があり、実用化には問題があった
。
本発明は従来装置のように外付部品を不用とし、また複
雑な工程を用いることなく（ｄｖ／ｄｔ）Ｍを改善した
半導体装置を提供するものである。
雑な工程を用いることなく（ｄｖ／ｄｔ）Ｍを改善した
半導体装置を提供するものである。
本発明を要約すれば縦型ホトサイリスタにおいて、ＰＮ
Ｐトランジスタのベース幅を最適化し、熱処理等により
前述の従来方法ｔｌ）とは逆にＰＮＰトランジスタのｈ
ＦＥ及び光感度を大きくし、かつゲート抵抗を小さくし
、更には抵抗をホトサイリスタと同一チップに作り込む
ことにより達成できる。
Ｐトランジスタのベース幅を最適化し、熱処理等により
前述の従来方法ｔｌ）とは逆にＰＮＰトランジスタのｈ
ＦＥ及び光感度を大きくし、かつゲート抵抗を小さくし
、更には抵抗をホトサイリスタと同一チップに作り込む
ことにより達成できる。
以下実施例を挙げて本発明の詳細な説明する。
第４図は本発明による縦型ホトサイリスタの構造である
。
。
同図において、１はＮ型半導体基板で、通常２０〜５０
Ω・印の比抵抗で１５０〜５００μ程度の厚さをもった
シリコンが用いられる。Ｎ型半導体基板１は両面より、
ボロン又はガリウム等のＰ型不純物が素子領域周辺に拡
散され、Ｎ型基板１を部分的に貫通分離した後、さらに
裏面全面にＰ型不純物を再度拡散してアノード２が作成
される。尚基板１が厚い場合は、分離領域のシリコンを
予めエツチングしてから分離拡散したり、メサエッチを
用いて分離することもできる。３は基板主表面よりＮ型
基板ｌ中へＰ型不純物ボロンを５〜６０μ拡散すること
によって形成したゲートであり、一般にはアノードの裏
面全面拡散と同時に作成される（拡散深さは耐圧゛、ｈ
ＦＥにより変化し得る）。上記アノード２とゲート３と
の間には基板厚さ方向にベース幅ｄが設定される。４は
上記ゲート３の中にＮ型不純物リンを拡散して形成した
カソードである。深さは一般に２〜２０μ程度である。
Ω・印の比抵抗で１５０〜５００μ程度の厚さをもった
シリコンが用いられる。Ｎ型半導体基板１は両面より、
ボロン又はガリウム等のＰ型不純物が素子領域周辺に拡
散され、Ｎ型基板１を部分的に貫通分離した後、さらに
裏面全面にＰ型不純物を再度拡散してアノード２が作成
される。尚基板１が厚い場合は、分離領域のシリコンを
予めエツチングしてから分離拡散したり、メサエッチを
用いて分離することもできる。３は基板主表面よりＮ型
基板ｌ中へＰ型不純物ボロンを５〜６０μ拡散すること
によって形成したゲートであり、一般にはアノードの裏
面全面拡散と同時に作成される（拡散深さは耐圧゛、ｈ
ＦＥにより変化し得る）。上記アノード２とゲート３と
の間には基板厚さ方向にベース幅ｄが設定される。４は
上記ゲート３の中にＮ型不純物リンを拡散して形成した
カソードである。深さは一般に２〜２０μ程度である。
拡散によって上記各領域が作成された半導体基板の主表
面は絶縁膜５で被われ、絶縁膜５として一般的には５ｉ
０２が用いられる。上記各領域にはそれぞれアノード電
極６．ゲート電極７．カソード電極８がＡ／等の金属に
よって形成される。
面は絶縁膜５で被われ、絶縁膜５として一般的には５ｉ
０２が用いられる。上記各領域にはそれぞれアノード電
極６．ゲート電極７．カソード電極８がＡ／等の金属に
よって形成される。
断面構造は上述のように従来の縦型ホトサイリスクと同
じ構造をもつが、（ｄｖ／ｄ、）Ｍを大きくするためこ
の実施例によるホトサイリスタは、ホトサイリスタに含
まれるＰＮＰ）ランジスタのベース幅を最適化し、更に
ｈＦＥを大きく且つゲート抵抗を小さくしたものである
。即ち上記ｈＦＥ及びゲート抵抗の特性は通常トランジ
スタのベース領域のライフタイムを大きくすることによ
って得られ、熱処理を施こすことによって特性が得られ
る。
じ構造をもつが、（ｄｖ／ｄ、）Ｍを大きくするためこ
の実施例によるホトサイリスタは、ホトサイリスタに含
まれるＰＮＰ）ランジスタのベース幅を最適化し、更に
ｈＦＥを大きく且つゲート抵抗を小さくしたものである
。即ち上記ｈＦＥ及びゲート抵抗の特性は通常トランジ
スタのベース領域のライフタイムを大きくすることによ
って得られ、熱処理を施こすことによって特性が得られ
る。
１例として、カソード電極４の拡散終了後９００’ＣＮ
２中にて熱処理すると、ＰＮＰ）ランジスタのｈＦＥは
１．５〜３倍改善される。この場合、一般のホトサイリ
スタは表面をＳｉ’０２で保護されており、酸素雰囲気
中で熱処理するとＮＰＮＩ−ランジスタのｈｐＥは大幅
に劣化する。従って！￥）２膜を一度剥離する等別の工
程追加が必要となる。又、無転位拡散技術や不純物濃度
の最適化等信の方法を用いてもよい。
２中にて熱処理すると、ＰＮＰ）ランジスタのｈＦＥは
１．５〜３倍改善される。この場合、一般のホトサイリ
スタは表面をＳｉ’０２で保護されており、酸素雰囲気
中で熱処理するとＮＰＮＩ−ランジスタのｈｐＥは大幅
に劣化する。従って！￥）２膜を一度剥離する等別の工
程追加が必要となる。又、無転位拡散技術や不純物濃度
の最適化等信の方法を用いてもよい。
上記、縦型ホトサイリスタの構造において、まずＰＮＰ
）ランジスタのベース幅を例えば１００μの一定値に作
製したものにおいて熱処理等によって、ＰＮＰ ）ラン
ジスタのｈＦＥを変化させた場合の測定値を第５図に示
す。同図はホトサイリスタカプラにおいて、ホトサイリ
スタをオフからオン状態へ移行させるに必要な発光ダイ
オードの順方ｈＦＥの値は、それぞれの素子において、
コレクタ電流を変化した場合のｈｐＥのピークの値を示
す。
）ランジスタのベース幅を例えば１００μの一定値に作
製したものにおいて熱処理等によって、ＰＮＰ ）ラン
ジスタのｈＦＥを変化させた場合の測定値を第５図に示
す。同図はホトサイリスタカプラにおいて、ホトサイリ
スタをオフからオン状態へ移行させるに必要な発光ダイ
オードの順方ｈＦＥの値は、それぞれの素子において、
コレクタ電流を変化した場合のｈｐＥのピークの値を示
す。
第５図の直線Ａはゲート抵抗ＲＧを２０にΩに固定（Ｎ
ＰＮトランジスタのｈＦＥも固定）した場合に、ＰＮＰ
）ランジスタのｈＦＥを０．１５．０．５ 、２．５
。
ＰＮトランジスタのｈＦＥも固定）した場合に、ＰＮＰ
）ランジスタのｈＦＥを０．１５．０．５ 、２．５
。
５に順次変化させたときのＩＦＴと（ｄｖ／ｄ、）Ｍと
の関係を示す。直線Ａは比較的緩やかな勾配をもち、Ｉ
ＦＴに対する（ ｄｖ／ａｔ ’） Ｍの変化が小さい
ことを示す。
の関係を示す。直線Ａは比較的緩やかな勾配をもち、Ｉ
ＦＴに対する（ ｄｖ／ａｔ ’） Ｍの変化が小さい
ことを示す。
次にＰＮＰ ）ランジスタのｈｐＥを一定（ＮＰＮトラ
ンジスタのｈＦＥも一定）にし、ゲート抵抗ＲＧを変化
させた場合のＩＦＴと（／ｄｔ）Ｍとの関係を直線Ｂに
示す。直線ＢはＰＮＰトランジスタのｈＦＥを５に設定
した場合で、従って直線Ａ上のｈＦＥ＝５の点を通る直
線となる。ｈＦＥを２．５ 、０．５ 。
ンジスタのｈＦＥも一定）にし、ゲート抵抗ＲＧを変化
させた場合のＩＦＴと（／ｄｔ）Ｍとの関係を直線Ｂに
示す。直線ＢはＰＮＰトランジスタのｈＦＥを５に設定
した場合で、従って直線Ａ上のｈＦＥ＝５の点を通る直
線となる。ｈＦＥを２．５ 、０．５ 。
０．１５と変化させた場合には、直線Ａ上の各ｈＦＥの
点を通って直線Ｂとほぼ平行な直線で表わす変化を示す
。直線Ｂから判るようにゲート抵抗を変化させた場合、
ＩＦＴに対して（ｄｖ／ｄｔ）Ｍの変化が非常に大きい
。
点を通って直線Ｂとほぼ平行な直線で表わす変化を示す
。直線Ｂから判るようにゲート抵抗を変化させた場合、
ＩＦＴに対して（ｄｖ／ｄｔ）Ｍの変化が非常に大きい
。
今ホトサイリスタのＰＮＰ）ランジスタがｈＦＥ−５に
設定されているとすると、発光ダイオードの最小トリガ
電流ＩＦＴが５ｍＡである場合、従来の素子では（ｄｖ
／ｄｔ）Ｍハフｖ／１ｔＳｅＣテアルカ、本発明によれ
ば直線Ｂから” Ｏｖ／ｕ ｓ ｅ ｃとなり２０倍の
改善が得られる。またＩＦＴを１０ｍＡに選べば７０倍
も（ｄｖ／ｄｔ）Ｍを大きくすることができる。
設定されているとすると、発光ダイオードの最小トリガ
電流ＩＦＴが５ｍＡである場合、従来の素子では（ｄｖ
／ｄｔ）Ｍハフｖ／１ｔＳｅＣテアルカ、本発明によれ
ば直線Ｂから” Ｏｖ／ｕ ｓ ｅ ｃとなり２０倍の
改善が得られる。またＩＦＴを１０ｍＡに選べば７０倍
も（ｄｖ／ｄｔ）Ｍを大きくすることができる。
ＰＮＰ ）ランジスタのｈＦＥが更に大きくなると効果
は更に一層顕著になる。
は更に一層顕著になる。
従来のホトサイリスタではｈＦＥ＝０．１〜Ｓ、Ｏ。
ＲＧ＝２０〜１００にΩ程度で使用されているが、本発
明においては上述のようにｈＦＥが大きく、ＲＧが小さ
い方が望ましい。
明においては上述のようにｈＦＥが大きく、ＲＧが小さ
い方が望ましい。
上記ｄｖ／ｄ、値の改善は、更に第４図におけるホトサ
イリスタのＰＮＰ ）ランジスタのベース幅ｄを選ぶこ
とによって顕著になる。即ち、ベース幅ｄはｄｖ７．□
値が最も大きくなるように選ばれる。
イリスタのＰＮＰ ）ランジスタのベース幅ｄを選ぶこ
とによって顕著になる。即ち、ベース幅ｄはｄｖ７．□
値が最も大きくなるように選ばれる。
第６図は、上記第５図のｈＦＥ＝５．０と同じ作製条件
で作製したホトトランジスタにおいて、ベース幅ｄを５
０，１００，１５０．３００μに順次変化させた場合に
、各ホトトランジスタから得られるＩＦＴと（ｄｖ／ｄ
ｔ）Ｍとの関係を示す。図中の（）数値はゲート抵抗を
示す。図から読取れるようにベース幅ｄを大きくするこ
とにより、同一のＩＦＴに対して（ｄｖ／ｄｔ）Ｍは顕
著に変化し、ベース幅ｄの増加につれて（ｄｖ７．、）
Ｍは大きくなる。ＩＦＴの値が大きくなるにつれて上記
効果は一層顕著になる。
で作製したホトトランジスタにおいて、ベース幅ｄを５
０，１００，１５０．３００μに順次変化させた場合に
、各ホトトランジスタから得られるＩＦＴと（ｄｖ／ｄ
ｔ）Ｍとの関係を示す。図中の（）数値はゲート抵抗を
示す。図から読取れるようにベース幅ｄを大きくするこ
とにより、同一のＩＦＴに対して（ｄｖ／ｄｔ）Ｍは顕
著に変化し、ベース幅ｄの増加につれて（ｄｖ７．、）
Ｍは大きくなる。ＩＦＴの値が大きくなるにつれて上記
効果は一層顕著になる。
尚第６図において、ＰＮＰ トランジスタのｈＦＥの値
は、ベース幅５０，１００，１５０，８００μに対応し
て８．２ 、５．０ 、８．８ 、２．８に対応する。
は、ベース幅５０，１００，１５０，８００μに対応し
て８．２ 、５．０ 、８．８ 、２．８に対応する。
上記効果はＰＮＰトランジスタのｈＦＥをさらに大きく
すると顕著になる。
すると顕著になる。
光結合装置としてホトサイリスタと発光ダイオードを一
体化して構成する場合のパッケージの構造を改善するこ
とにより、ＩＦＴを小さくしても（ｄｖ／ｄ、）Ｍの上
昇を図ることができる。台例としてガラス又はフィルム
の両面に発光・受光素子の夫々を設置し、画素子間の距
離を小さくした構造。
体化して構成する場合のパッケージの構造を改善するこ
とにより、ＩＦＴを小さくしても（ｄｖ／ｄ、）Ｍの上
昇を図ることができる。台例としてガラス又はフィルム
の両面に発光・受光素子の夫々を設置し、画素子間の距
離を小さくした構造。
或いは透明樹脂で光結合した素子の外側をモールドする
際に、黒色樹脂で囲む代りに白色樹脂を用いて反射光を
利用し得る構造によってＩＦＴを小さくすることができ
る。
際に、黒色樹脂で囲む代りに白色樹脂を用いて反射光を
利用し得る構造によってＩＦＴを小さくすることができ
る。
上記ｈＦＥを大きくする。ゲート抵抗を小さくする。及
びベース幅を最も大きく選ぶことによるｄ′７ｄ−の大
幅な改善は以下の；うに説明される。
びベース幅を最も大きく選ぶことによるｄ′７ｄ−の大
幅な改善は以下の；うに説明される。
まず、ホトサイリスタにおいてＰＮＰ トランジスタ部
分の応答を考える。トランジスタの応答は、次式で表わ
される。
分の応答を考える。トランジスタの応答は、次式で表わ
される。
ｔ ＰＮＰ凶ｈｐＥＸ ｔｏ （３１ｔＤ
はＰＮＰ）ランジスタの構造等により、決定される値で
ある。一般的にｈＦＥを大きくすると応答は遅くなり、
急峻な信号に追随できなくなる。
はＰＮＰ）ランジスタの構造等により、決定される値で
ある。一般的にｈＦＥを大きくすると応答は遅くなり、
急峻な信号に追随できなくなる。
次にゲート抵抗の効果を考える。第７図のホトサイリス
タ等価回路においてホトサイリスタのゲ−）ＰＧ、カソ
ードに間にゲート抵抗Ｒ（、を接続した場合を考える。
タ等価回路においてホトサイリスタのゲ−）ＰＧ、カソ
ードに間にゲート抵抗Ｒ（、を接続した場合を考える。
式ｍ 、 （２）に基づく変位電流は、まずゲート抵抗
ＲＧに流れ、ゲートの電位は次式％式％（４） 上記Ｖ、の値がサイリスタの活性電圧ＶＧＢ以上になる
と、サイリスタはオン状態となる。そこでゲート抵抗を
小さくすると臨界オフ電圧上昇率は大きくなる。更に式
（３）におけるｔＤは次式で与えられる。
ＲＧに流れ、ゲートの電位は次式％式％（４） 上記Ｖ、の値がサイリスタの活性電圧ＶＧＢ以上になる
と、サイリスタはオン状態となる。そこでゲート抵抗を
小さくすると臨界オフ電圧上昇率は大きくなる。更に式
（３）におけるｔＤは次式で与えられる。
ｔがへｄ２ （ａ）ｄはＰＮＰ
Ｉ−ランジスタのベース幅を示す。このようにベース
幅を大きくすると応答は遅くなる。
Ｉ−ランジスタのベース幅を示す。このようにベース
幅を大きくすると応答は遅くなる。
ところで、ｄｖ／ｄｔによる変位電流は過渡現象である
。このため上記効果は相乗的に作用することが期待でき
る。このようにＰＮＰ トランジスタのベース幅を大き
くし、更にｈＦＥを大きくし、かつゲート抵抗を小さく
することによ１９（／ｄｔ）Ｍ幅を大幅に改善できる。
。このため上記効果は相乗的に作用することが期待でき
る。このようにＰＮＰ トランジスタのベース幅を大き
くし、更にｈＦＥを大きくし、かつゲート抵抗を小さく
することによ１９（／ｄｔ）Ｍ幅を大幅に改善できる。
又、ＰＮＰ）ランジスタのｈＦＥを大きくする方法は一
般に光感度を大きくする効果を伴う。このためＩＦＴを
小さくする効果があり、（／、、）Ｍ値の改善効果をさ
らに高める。一般に上述のように９００℃にてＮ２中に
てアニールすると光感度は約２０〜３０％改善される。
般に光感度を大きくする効果を伴う。このためＩＦＴを
小さくする効果があり、（／、、）Ｍ値の改善効果をさ
らに高める。一般に上述のように９００℃にてＮ２中に
てアニールすると光感度は約２０〜３０％改善される。
さらに、上記ゲート抵抗ＲＧは容易にホトサイリスタ本
体と１チツプ化できる。第８図に１例を示す。９は基板
１の中にＰ型不純物ボロンを拡散して作成する抵抗であ
り、抵抗の一端はゲート部４と重ねて作成し、他方は電
極１０により、カソード電極８と接続する。同一抵抗値
を用いて外付抵抗をもつ構造と抵抗内蔵した構造とを比
較すると、抵抗内蔵の方が（ｄｖ／ｄｔ）Ｍ値は２〜３
倍太きくなる。これはｄｖ／ｄｔの過渡現象は分布関数
として考える必要があり、ゲート抵抗をホトサイリスタ
に近づけて設置することの必要を意味する。この効果に
より、本発明をさらに改善できる。
体と１チツプ化できる。第８図に１例を示す。９は基板
１の中にＰ型不純物ボロンを拡散して作成する抵抗であ
り、抵抗の一端はゲート部４と重ねて作成し、他方は電
極１０により、カソード電極８と接続する。同一抵抗値
を用いて外付抵抗をもつ構造と抵抗内蔵した構造とを比
較すると、抵抗内蔵の方が（ｄｖ／ｄｔ）Ｍ値は２〜３
倍太きくなる。これはｄｖ／ｄｔの過渡現象は分布関数
として考える必要があり、ゲート抵抗をホトサイリスタ
に近づけて設置することの必要を意味する。この効果に
より、本発明をさらに改善できる。
上記抵抗９を拡散によって作製する工程を利用して、ベ
ース幅ｄを広くすることができる。即ち、Ｎ型基板１は
分離のために貫通してＰ型不純物を拡散するため、余り
厚い基板を利用することができない。そこで実質的にベ
ース幅を広げるため、第４図で説明したようにゲート拡
散と同時にアノードのための裏面全面拡散をする代りに
、上記抵抗拡散を利用する。例えばゲート拡散あ深さ５
０μ。
ース幅ｄを広くすることができる。即ち、Ｎ型基板１は
分離のために貫通してＰ型不純物を拡散するため、余り
厚い基板を利用することができない。そこで実質的にベ
ース幅を広げるため、第４図で説明したようにゲート拡
散と同時にアノードのための裏面全面拡散をする代りに
、上記抵抗拡散を利用する。例えばゲート拡散あ深さ５
０μ。
抵抗拡散の深さ５μとすると実質的にベース幅は４５μ
大きくなり、ｄｖ７．□の改善を図ることができる。
大きくなり、ｄｖ７．□の改善を図ることができる。
上述のようにゲート抵抗を含めて一チップ化した場合、
発光ダイオードによる光照射により半導体中に電子正孔
が発生し、伝導度変調により、ゲート抵抗値が変化する
。１例としてＲＧ＝２０にΩの場合、発光ダイオードに
１０ｍＡ流すと、抵抗値は２０％低下し、ＩＦＴは大き
くなるが、本発明によるとゲート抵抗値を大幅に小さく
でき、実質上抵抗変化は無視できる。又、抵抗値が小さ
くできるため、チップ面積も小さくできる。
発光ダイオードによる光照射により半導体中に電子正孔
が発生し、伝導度変調により、ゲート抵抗値が変化する
。１例としてＲＧ＝２０にΩの場合、発光ダイオードに
１０ｍＡ流すと、抵抗値は２０％低下し、ＩＦＴは大き
くなるが、本発明によるとゲート抵抗値を大幅に小さく
でき、実質上抵抗変化は無視できる。又、抵抗値が小さ
くできるため、チップ面積も小さくできる。
また第３図において、１１で示すように抵抗部分９をＡ
／でカバーすると、光によるゲート抵抗の変化はさらに
小さくなる。
／でカバーすると、光によるゲート抵抗の変化はさらに
小さくなる。
以上本発明のように、本発明によればベース幅を最適値
に選び、ｈＦＥを大きく且つゲート抵抗を小さくして縦
型ホトサイリスタを構成することによりｄｖ／ｄ−を非
常に大きくでき、外付部品の不用なホトサイリスタカプ
ラを作ることができる。
に選び、ｈＦＥを大きく且つゲート抵抗を小さくして縦
型ホトサイリスタを構成することによりｄｖ／ｄ−を非
常に大きくでき、外付部品の不用なホトサイリスタカプ
ラを作ることができる。
また素子の製造工程に何等複雑な工程を伴うことがなく
、実用価値が大きい。
、実用価値が大きい。
本発明はホトサイリスタカプラについて説明したが、ホ
トサイリスタそのものの改善である。第吟図、第９図に
示した構造に限るものではなく、増幅ゲート型ホトサイ
リスタ、一般のサイリスタにも適用できる。
トサイリスタそのものの改善である。第吟図、第９図に
示した構造に限るものではなく、増幅ゲート型ホトサイ
リスタ、一般のサイリスタにも適用できる。
第１図は光結合されたホトサイリスタを示す図、第２図
はホトサイリスタの等価回路図、第３図は従来の改良型
光結合ホトサイリスタを示す図、第４図は本発明による
縦型ホトサイリスタの断面図、第５図及び第６図は本発
明によるホトサイリスタの動作を説明するための（ｄｖ
／ｄ、）−ＩＦｌの関係を示す特性図、第７図は本発明
によるホトサイリスタの動作を説明するための等価回路
図、第８図は本発明による他の実施例の断面図である。 ＧＬ：発光ダイオード、ＰＴ：ホトサイリスタ、ＲＧ
：ゲート抵抗、ｄ：ベース幅。 代理人 弁理士 福 士 愛 彦（他２名）第 ｌ 図 第 ３− ！’）’Ｆすη−ｆｌ丸 ＩＦ丁（ｒｒＬＡ）￥ ５
図 １１Ａ・トリη゛ｔシ釦 ＩＦ丁 （爪Ａ）鳩 ６ 図
はホトサイリスタの等価回路図、第３図は従来の改良型
光結合ホトサイリスタを示す図、第４図は本発明による
縦型ホトサイリスタの断面図、第５図及び第６図は本発
明によるホトサイリスタの動作を説明するための（ｄｖ
／ｄ、）−ＩＦｌの関係を示す特性図、第７図は本発明
によるホトサイリスタの動作を説明するための等価回路
図、第８図は本発明による他の実施例の断面図である。 ＧＬ：発光ダイオード、ＰＴ：ホトサイリスタ、ＲＧ
：ゲート抵抗、ｄ：ベース幅。 代理人 弁理士 福 士 愛 彦（他２名）第 ｌ 図 第 ３− ！’）’Ｆすη−ｆｌ丸 ＩＦ丁（ｒｒＬＡ）￥ ５
図 １１Ａ・トリη゛ｔシ釦 ＩＦ丁 （爪Ａ）鳩 ６ 図
Claims (1)
- 【特許請求の範囲】 １、 ＰＮＰＮ積層構造を備えてなる縦型ホトサイリ
スタにおいて、ホトサイリスタに含まれたＰＮＰ）ラン
ジスタのベース幅を臨界オフ電圧上昇率（ｄｖ／ｄｔ）
を最も大きくし得る値に設定し、更にｈＦＥを大きくし
、かつゲートに接続された抵抗を小さくして、臨界オフ
電圧上昇率を改善したことを特徴とする半導体装置。 ２、前記ゲートに接続された抵抗はホトサイリスタと同
一チップ内に一体に形成されてなることを特徴とする特
許請求の範囲第１項記載の半導体装置。 ３ 前記ホトサイリスタのアノードは基板裏面の全域に
形成されてなり、該基板裏面の全面拡散はゲート抵抗と
同時に形成されてなることを特徴とする請求の範囲第２
項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57023240A JPS58140161A (ja) | 1982-02-15 | 1982-02-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57023240A JPS58140161A (ja) | 1982-02-15 | 1982-02-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58140161A true JPS58140161A (ja) | 1983-08-19 |
| JPH0547990B2 JPH0547990B2 (ja) | 1993-07-20 |
Family
ID=12105077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57023240A Granted JPS58140161A (ja) | 1982-02-15 | 1982-02-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58140161A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012244054A (ja) * | 2011-05-23 | 2012-12-10 | Shindengen Electric Mfg Co Ltd | サイリスタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0337746A (ja) * | 1989-07-05 | 1991-02-19 | Hitachi Ltd | 入出力制御方法 |
| JPH0337745U (ja) * | 1989-08-21 | 1991-04-11 |
-
1982
- 1982-02-15 JP JP57023240A patent/JPS58140161A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0337746A (ja) * | 1989-07-05 | 1991-02-19 | Hitachi Ltd | 入出力制御方法 |
| JPH0337745U (ja) * | 1989-08-21 | 1991-04-11 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012244054A (ja) * | 2011-05-23 | 2012-12-10 | Shindengen Electric Mfg Co Ltd | サイリスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0547990B2 (ja) | 1993-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3925801A (en) | Photon isolator with improved photodetector transistor stage | |
| JP3352840B2 (ja) | 逆並列接続型双方向性半導体スイッチ | |
| JPS61154063A (ja) | 光半導体装置およびその製造方法 | |
| KR920010314B1 (ko) | 반도체 장치 | |
| US20020000609A1 (en) | Semiconductor device | |
| US4939564A (en) | Gate-controlled bidirectional semiconductor switching device with rectifier | |
| JPS58140161A (ja) | 半導体装置 | |
| US6864555B2 (en) | Photo detector methods to reduce the disabling effects of displacement current in opto-couplers | |
| US20050133815A1 (en) | Triac operating in quadrants Q1 and Q4 | |
| JPS5857748A (ja) | 半導体装置 | |
| EP0080254A2 (en) | Transistor-transistor logic circuit | |
| JP3128885B2 (ja) | 半導体装置 | |
| JPH09223791A (ja) | 半導体装置 | |
| JPH0547989B2 (ja) | ||
| US5686857A (en) | Zero-crossing triac and method | |
| JPH0337745B2 (ja) | ||
| JP3403123B2 (ja) | フォトサイリスタ素子および双方向フォトサイリスタ素子 | |
| JP3130219B2 (ja) | 半導体装置 | |
| JP3268991B2 (ja) | 光スイッチング素子 | |
| JP2003188409A (ja) | 光結合型半導体装置 | |
| JP3386592B2 (ja) | 半導体装置 | |
| JP3203201B2 (ja) | トライアック | |
| JPS59159567A (ja) | 光駆動型半導体制御整流装置 | |
| JPS6328503B2 (ja) | ||
| JPS60254651A (ja) | Ｃｍｏｓ回路の入力保護回路 |