JPS58137213A - ウエ−ハの半導体素子部製造方法 - Google Patents
ウエ−ハの半導体素子部製造方法Info
- Publication number
- JPS58137213A JPS58137213A JP57020207A JP2020782A JPS58137213A JP S58137213 A JPS58137213 A JP S58137213A JP 57020207 A JP57020207 A JP 57020207A JP 2020782 A JP2020782 A JP 2020782A JP S58137213 A JPS58137213 A JP S58137213A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- mask
- time
- alignment
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000001259 photo etching Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 abstract description 5
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体ウエーノ１にマスク合わせをし、写
真蝕刻加工することを複数回行うようＫする、ウェーハ
の半導体素子部製造方法に関する０従来のこの種の半導
体素子部製造は、第１図ないし第５図に示すようにして
いた。第１図は従来のウェーハの一部を示し、クエーノ
５（１）には多数の半導体素子部（２）が格子状に配置
される。（３）、（４）はウェーハ（１）にあらかじめ
焼付けで施された位置合わせパターンである。第２図は
従来の第１回目のマスクの一部を示し、マスク（５）に
は各素子部（２）に対する第１回目のパターン部（６）
が多数段けられ、位置合わせパターン（７）が施されで
ある。
真蝕刻加工することを複数回行うようＫする、ウェーハ
の半導体素子部製造方法に関する０従来のこの種の半導
体素子部製造は、第１図ないし第５図に示すようにして
いた。第１図は従来のウェーハの一部を示し、クエーノ
５（１）には多数の半導体素子部（２）が格子状に配置
される。（３）、（４）はウェーハ（１）にあらかじめ
焼付けで施された位置合わせパターンである。第２図は
従来の第１回目のマスクの一部を示し、マスク（５）に
は各素子部（２）に対する第１回目のパターン部（６）
が多数段けられ、位置合わせパターン（７）が施されで
ある。
ウェーハ（１）の第１回目の蝕刻けには、第１図のウェ
ーハ（１）上に第２図のマスク（５）を重ね、第３図に
示すように、ウェーハ（１）の位置合わせパターン（３
）にマスク（５）の位置合わせパターン（７）が挾むよ
うに位置合わせする。この位置合わせは、レーザ走査な
どによシ双方の位置合わせパターン（３）？ （７）を
検出し、自動的に行うようにしている。
ーハ（１）上に第２図のマスク（５）を重ね、第３図に
示すように、ウェーハ（１）の位置合わせパターン（３
）にマスク（５）の位置合わせパターン（７）が挾むよ
うに位置合わせする。この位置合わせは、レーザ走査な
どによシ双方の位置合わせパターン（３）？ （７）を
検出し、自動的に行うようにしている。
第４図社従来の第２回目のマスクの一部を示し、マスク
（８）には各素子部（２）Ｋ対する第２回目・のパター
ン部（９）が多数段けられ、位置合わせパターン（７）
が焼付けで施さ・れである。
（８）には各素子部（２）Ｋ対する第２回目・のパター
ン部（９）が多数段けられ、位置合わせパターン（７）
が焼付けで施さ・れである。
ウェーハ（１）の第２回目の蝕割けに紘、第１回目の処
理が施行されたウェーハ（１）上に第４図のマスク（８
）を重ね、第５図に示すように、ウェーハ（１）の位置
合わせパターン（４）にマスク（８）の位置合わせパタ
ーン（ト）が挾むように位置合わせする。この位置合わ
せには、第１回目と同様にレーザ走査などＫよシ双方の
位置合わせパターン（４）、−を検出し、自動的に行う
。
理が施行されたウェーハ（１）上に第４図のマスク（８
）を重ね、第５図に示すように、ウェーハ（１）の位置
合わせパターン（４）にマスク（８）の位置合わせパタ
ーン（ト）が挾むように位置合わせする。この位置合わ
せには、第１回目と同様にレーザ走査などＫよシ双方の
位置合わせパターン（４）、−を検出し、自動的に行う
。
上記従来の方法では、第１回目と第２回目の写真蝕刻に
２枚のマスク（５Ｌ （８）を要していた。また、第１
回目のマスク（５）と第２回目のマスク−（８）とは、
同一パターンが施される際、同一原板にょ夛作成される
ので同一箇所にピンホールなどの欠陥ができることがら
シ、ウェーハ（１）に同一箇所に連通するピンホールな
どの欠陥が生じ、半導体素子として緒特性上重大欠点と
なることがあった。
２枚のマスク（５Ｌ （８）を要していた。また、第１
回目のマスク（５）と第２回目のマスク−（８）とは、
同一パターンが施される際、同一原板にょ夛作成される
ので同一箇所にピンホールなどの欠陥ができることがら
シ、ウェーハ（１）に同一箇所に連通するピンホールな
どの欠陥が生じ、半導体素子として緒特性上重大欠点と
なることがあった。
この発明は、半導体ウェーハを複数回写真蝕刻するのに
、１枚のマスクを使用し、次回の位置合わせごとにマス
クを所定角度回転させて重ねることにより、マスクの所
要枚数を減らし、ウェーハ止し、これによる半導体素子
の諸特性の低下をなくする半導体素子部製造方法を提供
することを目的としている。
、１枚のマスクを使用し、次回の位置合わせごとにマス
クを所定角度回転させて重ねることにより、マスクの所
要枚数を減らし、ウェーハ止し、これによる半導体素子
の諸特性の低下をなくする半導体素子部製造方法を提供
することを目的としている。
以下、この発明や一実施例を第６図ないし第９図によ如
説明する。第６図は半導体ウェーへの一部を示し、ウェ
ーハ眞）には多数の半導体素子部（２）が格子状に配置
される。（尊、α荀はウェーハ（ｎ）にあらかじめ焼付
けで施され九第１回目及第２回目の位置合わせパターン
である。第７図はマスクの一部を示し、マスク０５）に
は各半導体素子部αりに対する、第１回目と所定の角度
回転させた第２回目での所要のパターン部αつが多数膜
けられ、第１回目の位置合わせパターンαηと第２回目
の位置合わせパターン（１８）とが焼付けで施されであ
る。
説明する。第６図は半導体ウェーへの一部を示し、ウェ
ーハ眞）には多数の半導体素子部（２）が格子状に配置
される。（尊、α荀はウェーハ（ｎ）にあらかじめ焼付
けで施され九第１回目及第２回目の位置合わせパターン
である。第７図はマスクの一部を示し、マスク０５）に
は各半導体素子部αりに対する、第１回目と所定の角度
回転させた第２回目での所要のパターン部αつが多数膜
けられ、第１回目の位置合わせパターンαηと第２回目
の位置合わせパターン（１８）とが焼付けで施されであ
る。
ウェーハＣｕ）の第１回目の写真蝕刻には、第６図のウ
ェーハ０．１）上に第７図のマスクＣ１５）を重ね、第
８図に示すように、ウェーハ但）の第１回目の位置合わ
せパターンα均にマスク（１５）の第１回目の位置合わ
せパターン０７）が挾むように位置合わせをする。この
位置合わせは、レーザ走査などＫよシ双方の位置合わせ
パターン（至）、 ＣＬ′ｆ）を検出し、自動的に行う
ようにしている。
ェーハ０．１）上に第７図のマスクＣ１５）を重ね、第
８図に示すように、ウェーハ但）の第１回目の位置合わ
せパターンα均にマスク（１５）の第１回目の位置合わ
せパターン０７）が挾むように位置合わせをする。この
位置合わせは、レーザ走査などＫよシ双方の位置合わせ
パターン（至）、 ＣＬ′ｆ）を検出し、自動的に行う
ようにしている。
ウェーハ偉）の第２回目の写真蝕刻のためのマスク合わ
せは、第１回目の写真蝕刻処理が施行されたウェーハ唾
）上に第７図のマスクα５）を、第１回目のときとは９
０°反時計方向に回転した位置にして重ねる。第９図に
示すように、ウェーハ眞）の第２回目の位置合わせパタ
ーンへ優に、マスク（力の第２回目の位置合わせパター
ン（１Ｂ）が挾むように位置合わせする。この位置合わ
せには、第１回目と同様にレーザ走査などによシ双方の
位置合わせパターンα４）、α８）を検出し、自動的に
行う。
せは、第１回目の写真蝕刻処理が施行されたウェーハ唾
）上に第７図のマスクα５）を、第１回目のときとは９
０°反時計方向に回転した位置にして重ねる。第９図に
示すように、ウェーハ眞）の第２回目の位置合わせパタ
ーンへ優に、マスク（力の第２回目の位置合わせパター
ン（１Ｂ）が挾むように位置合わせする。この位置合わ
せには、第１回目と同様にレーザ走査などによシ双方の
位置合わせパターンα４）、α８）を検出し、自動的に
行う。
上記マスクα５）Ｋは第２回目に反時計方向に９０゜回
転したとき、ウェーハ（Ｕ）に第２回目の所要のパター
ンが蝕刻できるようパターンが施されである。
転したとき、ウェーハ（Ｕ）に第２回目の所要のパター
ンが蝕刻できるようパターンが施されである。
なお、上記実施例では、２組の位置合わせパターンα３
）、αη及びａ４）、α→を用いたが、これ以上の組数
の位置合わせパターンを用いてもよい。
）、αη及びａ４）、α→を用いたが、これ以上の組数
の位置合わせパターンを用いてもよい。
また、上記実施例では、２回目のマスク合わ破にはマス
クα句を反・時計方向１ｃ９０”回転させたが、時計方
向に回転させるようにしてもよく、さらに１回転する角
度は９０″以外の角度（例えば１８０’。
クα句を反・時計方向１ｃ９０”回転させたが、時計方
向に回転させるようにしてもよく、さらに１回転する角
度は９０″以外の角度（例えば１８０’。
２７０＠）にしてもよい。しかし、マスクには、回転し
九とき、第２回目の位置合わせパターンをウェーハの第
２回目の位置合わせパターンに適合するように施してお
くとともに１第２回目の所要のパターンがウェーハに蝕
刻できるようなパターンを施しておかねばならない。
九とき、第２回目の位置合わせパターンをウェーハの第
２回目の位置合わせパターンに適合するように施してお
くとともに１第２回目の所要のパターンがウェーハに蝕
刻できるようなパターンを施しておかねばならない。
なおまた、上記実施例では、１枚のマスク（ト）でウェ
ーハの２回の写真蝕刻が行なえるようにしたが、１株の
マスクで毎回回転角度を変え３回以上の写真蝕刻に適用
するようにすることもできる。
ーハの２回の写真蝕刻が行なえるようにしたが、１株の
マスクで毎回回転角度を変え３回以上の写真蝕刻に適用
するようにすることもできる。
以上のように、この発明によれば、１枚のマスクを使用
し、ウェーハの半導体素子部の写真蝕刻に１毎回マスク
を所定の回転角度にしてウェーハに重ね位置合わせるこ
とにょシ、複数回の写真蝕刻ができるよ、うにしたので
、マスクの所要枚数が減少され、ウェーハに同一箇所に
深いピンホールができるのが防止され、これによる半導
体素子の緒特性の低下がなくされる効果がある０
し、ウェーハの半導体素子部の写真蝕刻に１毎回マスク
を所定の回転角度にしてウェーハに重ね位置合わせるこ
とにょシ、複数回の写真蝕刻ができるよ、うにしたので
、マスクの所要枚数が減少され、ウェーハに同一箇所に
深いピンホールができるのが防止され、これによる半導
体素子の緒特性の低下がなくされる効果がある０
＃！１図ないし第８図は従来の製造方法を示す説明図で
、第１図は位置合わせパターンが施されたウェーハの一
部の平面図、第２図は位置合わせパターンが施された第
１回目のマスクの一部の平面図、第３図は第１図のウェ
ーハに第２図のマスクを重ね位置合わせした状態の平面
図、第４図は位置合わせパターンが施された第２回目の
マスクの一部の平面図、第５図は第１図のウェーノ１に
第４図のマスクを重ね位置合わせした状態の平面図、第
６図ないし第９図はこの発明の一実施例による製造方向
を示す説明図で、第６図は位置合わせパターンが施され
九ウェーノーの一部の平面図、第７図線位置合わせパタ
ーンが施され九マスクの一部の平面図、第８図は第６図
のウェーノ１に第１図のマスクを重ね第１回目の位置合
わせした状態の平面図、第９図は第６図のウェーノーに
第７図のマスクを反時計方向４Ｃ９０°回転させて重ね
第２回目の位置合わせした状態の平面図である０ Ｕ−ウェーノ・、１２−半導体素子部、迅、１４−位置
合わせパターン、１５−マスク、１６−ノ（ターン、１
７．１８−・位置合わせパターン なお、図中同一符号は同−又は相当部分を示すＯ代理人
葛野信−（外１名） 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭６〒−２０２０７号２
、発明の名称 ウェーハ０牛導体素子部製造方法３
、補正をする者 事件との関係 特許出願人 ）、補正の対象 明細書の「特許請求の範囲」の欄及び「発明の詳細な説
明」の欄。 ５、補正の内容 ＋１１ 明細書の特許請求の範囲を別紙のとおり補正
する。 （２１明細書第４ページ第１行の「半導体素子部（２１
」を「半導体素子部０２５ Ｊに補正する。 ７、添付書類の０鎌 訂正後の特許請求の範囲を示す書面 １通以上 特許請求の範囲 ウェーハに複数回マスクを重ね写真蝕刻して多数の半導
体素子部を製造する方法において、上記ウェーハに各回
の位置合わせパターンを位置を変えて施し、１枚のマス
クに各回ごとに所定の角度に回転させた位置で上記ウェ
ーハの対応する回の位置合わせパターンに適合する位置
合わせパターンをそれぞれ施し、かつ、各回の回転させ
た位置にしたとき、上記ウェーハの各半導体素子部に対
する所要のパターンを設けており、上記１枚のマスクを
使用し上記ウェーハに各回ごとに所定の角度に回転して
重ね位置合わせして写真蝕刻することを特徴とするウェ
ーハの半導体素子部製造方法。
、第１図は位置合わせパターンが施されたウェーハの一
部の平面図、第２図は位置合わせパターンが施された第
１回目のマスクの一部の平面図、第３図は第１図のウェ
ーハに第２図のマスクを重ね位置合わせした状態の平面
図、第４図は位置合わせパターンが施された第２回目の
マスクの一部の平面図、第５図は第１図のウェーノ１に
第４図のマスクを重ね位置合わせした状態の平面図、第
６図ないし第９図はこの発明の一実施例による製造方向
を示す説明図で、第６図は位置合わせパターンが施され
九ウェーノーの一部の平面図、第７図線位置合わせパタ
ーンが施され九マスクの一部の平面図、第８図は第６図
のウェーノ１に第１図のマスクを重ね第１回目の位置合
わせした状態の平面図、第９図は第６図のウェーノーに
第７図のマスクを反時計方向４Ｃ９０°回転させて重ね
第２回目の位置合わせした状態の平面図である０ Ｕ−ウェーノ・、１２−半導体素子部、迅、１４−位置
合わせパターン、１５−マスク、１６−ノ（ターン、１
７．１８−・位置合わせパターン なお、図中同一符号は同−又は相当部分を示すＯ代理人
葛野信−（外１名） 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭６〒−２０２０７号２
、発明の名称 ウェーハ０牛導体素子部製造方法３
、補正をする者 事件との関係 特許出願人 ）、補正の対象 明細書の「特許請求の範囲」の欄及び「発明の詳細な説
明」の欄。 ５、補正の内容 ＋１１ 明細書の特許請求の範囲を別紙のとおり補正
する。 （２１明細書第４ページ第１行の「半導体素子部（２１
」を「半導体素子部０２５ Ｊに補正する。 ７、添付書類の０鎌 訂正後の特許請求の範囲を示す書面 １通以上 特許請求の範囲 ウェーハに複数回マスクを重ね写真蝕刻して多数の半導
体素子部を製造する方法において、上記ウェーハに各回
の位置合わせパターンを位置を変えて施し、１枚のマス
クに各回ごとに所定の角度に回転させた位置で上記ウェ
ーハの対応する回の位置合わせパターンに適合する位置
合わせパターンをそれぞれ施し、かつ、各回の回転させ
た位置にしたとき、上記ウェーハの各半導体素子部に対
する所要のパターンを設けており、上記１枚のマスクを
使用し上記ウェーハに各回ごとに所定の角度に回転して
重ね位置合わせして写真蝕刻することを特徴とするウェ
ーハの半導体素子部製造方法。
Claims (1)
- ウェーハに複数回マスクを重ね写真蝕刻して多数の半導
体素子部を製造する方法において、上記ウェーハに各回
の位置合わせパターンを位置を変えて施し、１枚のマス
クに各回ごとに所定の角度に回転させた位置で上記ウェ
ーハの対応する回の位置合せパターンに適合する位置合
わせパターンをそれぞれ施し、かつ、各回の回転させた
位置にし九とき、上記ウェーハの各半導体素子部に対す
る所要のパターンを設けており、上記１枚のマスクを使
用し上記ウェーハに各回ごとに所定の角度に回転して重
ね位置合わせして写真蝕刻することを特徴とするウェー
ハの半導体素子部製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57020207A JPS58137213A (ja) | 1982-02-09 | 1982-02-09 | ウエ−ハの半導体素子部製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57020207A JPS58137213A (ja) | 1982-02-09 | 1982-02-09 | ウエ−ハの半導体素子部製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58137213A true JPS58137213A (ja) | 1983-08-15 |
| JPH0221129B2 JPH0221129B2 (ja) | 1990-05-11 |
Family
ID=12020714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57020207A Granted JPS58137213A (ja) | 1982-02-09 | 1982-02-09 | ウエ−ハの半導体素子部製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58137213A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7268360B2 (en) * | 2001-09-20 | 2007-09-11 | Litel Instruments | Method and apparatus for self-referenced dynamic step and scan intra-field scanning distortion |
| CN111435219A (zh) * | 2019-01-15 | 2020-07-21 | 无锡华润上华科技有限公司 | 不同光刻机之间的套刻匹配方法 |
-
1982
- 1982-02-09 JP JP57020207A patent/JPS58137213A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7268360B2 (en) * | 2001-09-20 | 2007-09-11 | Litel Instruments | Method and apparatus for self-referenced dynamic step and scan intra-field scanning distortion |
| CN111435219A (zh) * | 2019-01-15 | 2020-07-21 | 无锡华润上华科技有限公司 | 不同光刻机之间的套刻匹配方法 |
| CN111435219B (zh) * | 2019-01-15 | 2023-08-25 | 无锡华润上华科技有限公司 | 不同光刻机之间的套刻匹配方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0221129B2 (ja) | 1990-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5733690A (en) | Reticle for fabricating semiconductor device | |
| TWI575335B (zh) | 計量圖案佈局及其使用方法 | |
| JP4786990B2 (ja) | 半導体素子製造用マスク及びその製造方法 | |
| JPS58137213A (ja) | ウエ−ハの半導体素子部製造方法 | |
| US20190181006A1 (en) | Method to increase the process window in double patterning process | |
| KR102555785B1 (ko) | 반도체 웨이퍼의 정렬 마킹 방법 및 정렬 마킹 부분을 갖는 반도체 패키지 | |
| US5853927A (en) | Method of aligning a mask in photolithographic process | |
| JP3952248B2 (ja) | 露光方法およびそれに用いられるマスクの製造方法 | |
| JPH07142326A (ja) | マスク重ね合わせ方法 | |
| JPS5963728A (ja) | 半導体装置の製造方法 | |
| JPS59182528A (ja) | 開口部パタ−ン形成方法 | |
| US5338397A (en) | Method of forming a semiconductor device | |
| JP3569398B2 (ja) | フォトマスクの位置合わせ方法 | |
| TW420833B (en) | Overlay correction method of wafer alignment | |
| JPS59143159A (ja) | 写真製版技術におけるパタ−ン重ね合わせ方法 | |
| JPH0144009B2 (ja) | ||
| JP3524259B2 (ja) | アライメント評価レチクルと評価方法 | |
| JPS6329541A (ja) | 半導体装置の製造方法 | |
| JPS6222432A (ja) | 位置合わせ方法 | |
| JPS607120A (ja) | 半導体基板の位置決め方法 | |
| JPH10177946A (ja) | 露光精度測定パターン及び露光精度測定方法 | |
| JPH01243060A (ja) | ガラスマスク | |
| JPS59188648A (ja) | マスク合せキ− | |
| JPS6334266Y2 (ja) | ||
| JPS5858732A (ja) | 半導体装置の製造方法 |