JPS58137198A - フレ−ムメモリのビツト誤り検出方式 - Google Patents
フレ−ムメモリのビツト誤り検出方式Info
- Publication number
- JPS58137198A JPS58137198A JP57018672A JP1867282A JPS58137198A JP S58137198 A JPS58137198 A JP S58137198A JP 57018672 A JP57018672 A JP 57018672A JP 1867282 A JP1867282 A JP 1867282A JP S58137198 A JPS58137198 A JP S58137198A
- Authority
- JP
- Japan
- Prior art keywords
- frame memory
- counter
- bit
- area
- horizontal synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はｉＩｌｇＩＩのディジタル処理装置に係りフレ
ームメモリ容量を小さく出来るフレームメモリのビット
誤り検出方式に関する・ −） 従来技術と問題点 フレームメモリのビット−り検出方法として従来はパリ
ティチェック方式が用いられている。このためバリテイ
チ翼ツクビットの分だけフレームメモリ容量が大きくな
る欠点があり、従って又信麺性を低下さす欠点がある。
ームメモリ容量を小さく出来るフレームメモリのビット
誤り検出方式に関する・ −） 従来技術と問題点 フレームメモリのビット−り検出方法として従来はパリ
ティチェック方式が用いられている。このためバリテイ
チ翼ツクビットの分だけフレームメモリ容量が大きくな
る欠点があり、従って又信麺性を低下さす欠点がある。
（Ｃ） 尭明護縦の目的
本発明の目的は上記の欠点をなくしフレームメモリ容量
がデータ信号の１フレ一ム分でよいフレームメモリのビ
ット誤り検出方式の提供−こある。
がデータ信号の１フレ一ム分でよいフレームメモリのビ
ット誤り検出方式の提供−こある。
（ｄ）１１１＃４Ｉ／ＩＪＩＩの構成
本発明は上記の目的を達成Ｔるためにｉｋｌ像のディジ
タル処理装置において、入力するデータ信号の１ライン
の水平同期部領域がＮビットの場合、第１の方法として
該１ラインのデータ領域の０又はｌの数を計数し、この
計数値を２Ｎを越えない２以上の整数で割った時の余り
をＮビットの２進数で表わし、次に入力した１ラインの
データ信号の水平同期部領域に挿入し、第２の方法とし
て紋針数値が偶数又は奇数により次に入力するデータ信
号の１ラインのデータ信号の水平同期部領域を偶数又は
奇数かが区別出来るビット状態として、骸フレームメモ
リに記憶し、該記憶した内容を読出す場合、第１の方法
の場合は骸データ領域の０又はｌの数を計数し、この計
数値を上記と同じ２Ｎを越えない２以上の整数で割りた
時の余りをＮビットの２進数で表わし、第２の方法の場
合は紋針数値が偶数か奇数かを判定し、＃利足結果と、
該第１．第２の方法の場合の水平同期部領域の内容を夫
々れ検出し、夫々れ比較し、異いがあれば誤りありと判
定することを特徴とする。
タル処理装置において、入力するデータ信号の１ライン
の水平同期部領域がＮビットの場合、第１の方法として
該１ラインのデータ領域の０又はｌの数を計数し、この
計数値を２Ｎを越えない２以上の整数で割った時の余り
をＮビットの２進数で表わし、次に入力した１ラインの
データ信号の水平同期部領域に挿入し、第２の方法とし
て紋針数値が偶数又は奇数により次に入力するデータ信
号の１ラインのデータ信号の水平同期部領域を偶数又は
奇数かが区別出来るビット状態として、骸フレームメモ
リに記憶し、該記憶した内容を読出す場合、第１の方法
の場合は骸データ領域の０又はｌの数を計数し、この計
数値を上記と同じ２Ｎを越えない２以上の整数で割りた
時の余りをＮビットの２進数で表わし、第２の方法の場
合は紋針数値が偶数か奇数かを判定し、＃利足結果と、
該第１．第２の方法の場合の水平同期部領域の内容を夫
々れ検出し、夫々れ比較し、異いがあれば誤りありと判
定することを特徴とする。
＜６） 発明の実施例
以下本発明の実施例につ＊ａｌＩＫ捉りて説Ｗ＃する。
第１図はデータ信号の１２インの構成及び本発明の実施
例のチェックの場合の水平同期部領域のビット状態を示
し、第２図に本発明の実施例の回路のブロック図を示す
〇 図中１．１’、１’は水平同期部領域、２．２′はデー
タ部領域、３はフレームメモリ、４はチェックデータ挿
入部、５はチェックデータ検出部、６は水平同期パター
ン付加部、７．８はカウンタ、ｅ 、 １ｏ＝は奇数偶
数判定部、１１は判定部、１２は制御信号発生部である
。
例のチェックの場合の水平同期部領域のビット状態を示
し、第２図に本発明の実施例の回路のブロック図を示す
〇 図中１．１’、１’は水平同期部領域、２．２′はデー
タ部領域、３はフレームメモリ、４はチェックデータ挿
入部、５はチェックデータ検出部、６は水平同期パター
ン付加部、７．８はカウンタ、ｅ 、 １ｏ＝は奇数偶
数判定部、１１は判定部、１２は制御信号発生部である
。
７レームメモリ３はＡ−Ｄ変換された＠像信号を１フレ
一ム分（ｌｌｉ面分）記憶するもので入力と出力とでは
ｌフレーム分の時間的遅れがある。
一ム分（ｌｌｉ面分）記憶するもので入力と出力とでは
ｌフレーム分の時間的遅れがある。
水平同期部領域５ｘ’；ｘ′は固定パターンとなってお
り、本例の場合は５ビツトとし、データ領域２，２′に
はデータが示されており本例の場合は４００ビツトとし
て説明する。ｌラインは水平同期部領域１１とデータ領
域２で構成されている。
り、本例の場合は５ビツトとし、データ領域２，２′に
はデータが示されており本例の場合は４００ビツトとし
て説明する。ｌラインは水平同期部領域１１とデータ領
域２で構成されている。
今入力データ信号のデータ領域２の例えばｌの数をカウ
ンタ７でカウントしその数が奇数か偶数かを奇数偶数判
定部９で判定し奇数なら次の１ラインの水平同期部領域
１’（７）５ビツトにチェックデータ挿入部４にて例え
ばｏｏｏｏｏを挿入する。
ンタ７でカウントしその数が奇数か偶数かを奇数偶数判
定部９で判定し奇数なら次の１ラインの水平同期部領域
１’（７）５ビツトにチェックデータ挿入部４にて例え
ばｏｏｏｏｏを挿入する。
又データ領域２′の１の数をカウンタ７でカウントし其
の数が奇数か偶数かを奇数偶数判定部９で判定し偶数な
ら次の１ラインの水平同期部領域ｌ＃の５ビツトにチェ
ックデータ挿入部４にて例えば１１１１１を挿入する。
の数が奇数か偶数かを奇数偶数判定部９で判定し偶数な
ら次の１ラインの水平同期部領域ｌ＃の５ビツトにチェ
ックデータ挿入部４にて例えば１１１１１を挿入する。
こうしておいてフレームメモリ３に記憶する。次にデー
タ信号を読出す場合はデータ領域２の１の数をカウンタ
８でカウントし其の数が奇数か偶数かを奇数偶数判定部
１０にて判定し其の結果を判定部１１に送る。一方水平
同期部領域１′の内容をチェックデータ検出部５にて検
出し、これを判定部１１に送る。判定部１１は両者の内
容を比較し共に奇数を表わしておればそのｉｔで、異り
ておればフレームメモリ３にビット−り有りの信号を送
出する。次に水平同期パターン付加部６にて元の水平同
期用の固定パターンと水平同期部領域１′の内艷を入れ
替え出力データ信号として送出する。以上のことを次々
と繰返えＴ、同上記動作のタイミングを合わせること及
び制御は制御信号発生部１２よりの制御信号により行う
。以上のことによりフレームメモリ３のビット誤りを検
出出来る。
タ信号を読出す場合はデータ領域２の１の数をカウンタ
８でカウントし其の数が奇数か偶数かを奇数偶数判定部
１０にて判定し其の結果を判定部１１に送る。一方水平
同期部領域１′の内容をチェックデータ検出部５にて検
出し、これを判定部１１に送る。判定部１１は両者の内
容を比較し共に奇数を表わしておればそのｉｔで、異り
ておればフレームメモリ３にビット−り有りの信号を送
出する。次に水平同期パターン付加部６にて元の水平同
期用の固定パターンと水平同期部領域１′の内艷を入れ
替え出力データ信号として送出する。以上のことを次々
と繰返えＴ、同上記動作のタイミングを合わせること及
び制御は制御信号発生部１２よりの制御信号により行う
。以上のことによりフレームメモリ３のビット誤りを検
出出来る。
ｊｌＥａ図は本発明の別の実施例のチェックの場合の水
平同期部領域のビットの状態を示し、第４図は本発明の
別の実施例の回路のブロック図を示Ｔ０−中鮪１図第２
図七同−機能のものは同一記号で示す。４′はチェック
データ挿入部、５′はチェックデータ検出部、ｌｌ′は
判定部、１３．１４は３２進カクンタ、１５は制御信号
発生部である。
平同期部領域のビットの状態を示し、第４図は本発明の
別の実施例の回路のブロック図を示Ｔ０−中鮪１図第２
図七同−機能のものは同一記号で示す。４′はチェック
データ挿入部、５′はチェックデータ検出部、ｌｌ′は
判定部、１３．１４は３２進カクンタ、１５は制御信号
発生部である。
本実施例の場合も水平同期部領域１．１’、１“を５ビ
ツトデータ領域、２．２’を４００ビツトとして説明す
る。文例として３２進カクンタ１３゜１４ではデータ領
域２．２′の＠１”の数をカウントすることとしデータ
領域２Ｑ）′″１”の数は２００個、データ領域２′の
＠ｌ”の数は３１３個きする。本例の場合は水平同期部
領域１．１’。
ツトデータ領域、２．２’を４００ビツトとして説明す
る。文例として３２進カクンタ１３゜１４ではデータ領
域２．２′の＠１”の数をカウントすることとしデータ
領域２Ｑ）′″１”の数は２００個、データ領域２′の
＠ｌ”の数は３１３個きする。本例の場合は水平同期部
領域１．１’。
１″は５ビツトであるので、データ領域２．２′の＠ｉ
＠の数をカウントし２“−３２で割りた余りを求めるた
めに３２進カウンタ１３，１４を用いている。データ部
領域２の”１”の数は２００であるので３２で割った余
りは８となる。又データ部領域２’（７）＠ｌ”の数は
３１３であるので３２で割った余りは２５となる。これ
勢の余りはカウンタ１３，１４の出力にて得られる。こ
の余り８及び２５を１ライン後の水平同期部領域１’、
１’に挿入しく８は０１０００で表わされ２５は１１０
０１で異はされる。）フレームメモリ３に記憶する。次
にデータ信号を読出す場合はデータ領域２Ｑ）＠１１１
の数を３２進カウンタ１４にてカラン）Ｌ、、３２で割
りた余り８を、出力より判２１ｉ１’に送る・−万チェ
ックデータ検出部５′にて水平同期部領域１′の内容を
検出しくこの場合は８）判定部１１’に送る。判定部１
１′では上記の両内容を比較し共に８を表わして、おれ
ばそのままで、異っておればフレームメモリ３にビット
誤り鳴りの信号を送出する。次に水平開ルｊパターン付
加部６蒼こて元の水平１ム」ルｊ用の１建パターンと水
平同期部領域１′の内容そ入れ替え出力データ信号とし
て送出する。以上のことを次々と繰返えす。同上記動作
のタイミングを合せること及び制御は制御信号発生部１
５よりの制御信号により行う。以上のことによりフレー
ムメモリ３のビット誤りを検出出来る。淘水平同期部領
域がＮビットの場合、計数値を２Ｎで割りた余りはＮビ
ットで表現出来る。！Ｅって２ 以下２以上の整数で割
った場合は轟然Ｎビットで表現出来るので、針数値を割
る値は２Ｎ以下２以上の整数であればよい。
＠の数をカウントし２“−３２で割りた余りを求めるた
めに３２進カウンタ１３，１４を用いている。データ部
領域２の”１”の数は２００であるので３２で割った余
りは８となる。又データ部領域２’（７）＠ｌ”の数は
３１３であるので３２で割った余りは２５となる。これ
勢の余りはカウンタ１３，１４の出力にて得られる。こ
の余り８及び２５を１ライン後の水平同期部領域１’、
１’に挿入しく８は０１０００で表わされ２５は１１０
０１で異はされる。）フレームメモリ３に記憶する。次
にデータ信号を読出す場合はデータ領域２Ｑ）＠１１１
の数を３２進カウンタ１４にてカラン）Ｌ、、３２で割
りた余り８を、出力より判２１ｉ１’に送る・−万チェ
ックデータ検出部５′にて水平同期部領域１′の内容を
検出しくこの場合は８）判定部１１’に送る。判定部１
１′では上記の両内容を比較し共に８を表わして、おれ
ばそのままで、異っておればフレームメモリ３にビット
誤り鳴りの信号を送出する。次に水平開ルｊパターン付
加部６蒼こて元の水平１ム」ルｊ用の１建パターンと水
平同期部領域１′の内容そ入れ替え出力データ信号とし
て送出する。以上のことを次々と繰返えす。同上記動作
のタイミングを合せること及び制御は制御信号発生部１
５よりの制御信号により行う。以上のことによりフレー
ムメモリ３のビット誤りを検出出来る。淘水平同期部領
域がＮビットの場合、計数値を２Ｎで割りた余りはＮビ
ットで表現出来る。！Ｅって２ 以下２以上の整数で割
った場合は轟然Ｎビットで表現出来るので、針数値を割
る値は２Ｎ以下２以上の整数であればよい。
＜ｆ） 発明の効果
以上詳細に説明した如く本発明によれば７レームメモリ
がデータ信号の１フレ一ム分でフレームメモリのビット
誤りを検出出来るのでメモリ容量が小さくてよく従って
信頼性を向上出来る効果がある。
がデータ信号の１フレ一ム分でフレームメモリのビット
誤りを検出出来るのでメモリ容量が小さくてよく従って
信頼性を向上出来る効果がある。
ｗｃ１図第３図はデータ信号の１ラインの構成及び本発
明の実施例のチェックの場合の水平同期部領域のビット
の状態を示し、第２凶第４鮪は本発明の実施例の回路の
ブロック図を示す。 図中１．１’、１”は水平同期部領域、２．２′はデー
タ領域、３はフレームメモリ、４．４’はチェックデー
タ挿入部、５．５’はチェックデータ検出部、６は水平
同期ノくターン付加部、７．８はカウンタ、９．１０は
奇数偶数判定部、１１゜１１′は判定部、１２．１５は
制御信号発生部、１３．１４は３２進カウンタである。
明の実施例のチェックの場合の水平同期部領域のビット
の状態を示し、第２凶第４鮪は本発明の実施例の回路の
ブロック図を示す。 図中１．１’、１”は水平同期部領域、２．２′はデー
タ領域、３はフレームメモリ、４．４’はチェックデー
タ挿入部、５．５’はチェックデータ検出部、６は水平
同期ノくターン付加部、７．８はカウンタ、９．１０は
奇数偶数判定部、１１゜１１′は判定部、１２．１５は
制御信号発生部、１３．１４は３２進カウンタである。
Claims (1)
- 【特許請求の範囲】 １、画偉のディジタル処理装置において、フレー五メ篭
りに入力するデータ信号の１２インデータ領域のＯ又は
１の数をカウンタにより計数し、このカウンタの計数値
を基に、次に入力するデータ信号の１ラインの水平同期
部領域のビット状態を変化させて、＃フレームメモリに
記憶し、該記憶した内容を読出す場合、該データ領域の
０又はｌの数をカウンタにより計数し、このカウンタの
計数値の判定結果と上記水平同期部領域のビット、の状
態を検出比較し、対応が間違っていれば誤りありと判定
することを特徴とする７レームメモリのビット誤り検出
方式〇 ２、特許請求の範囲第１項記載のフレームメモリノヒッ
ト誤り検出方式において（−飯カウンタの計数値が偶数
と奇数の場合とで次に入力するデータ信号の１ラインの
諌水平同期部領域のビット状態を変化させて、該フレー
ムメモリに記憶し、鋏記憶した内容を読出す場合、該デ
ータ領域の０又はｌの数をカウンタにより計数し、この
カウンタのＩｔ計数値偶数か奇数かを判定し、骸判足結
果と上記水平同期部領域のビット状態を検出比較するこ
とを％黴とするフレームメモリのビット誤り検出方式。 ３、特許請求の範囲第１項記載のフレームメモリのビッ
ト誤り検出方式ｌこおいて、入力するデータ信号の１ラ
インの水平同期部領域がＮビットの場合、＃ｌラインの
データ領域のＯ又は１の数をカウンタにより計数し、こ
のカウンタの計数値を２゜を魅えない２ぶよの・整数で
割った時の余りを・Ｎビットの２進数で表わし、次に入
力した１ラインのデータ信号の水平同期部領域に挿入し
、訳フレームメモリに配憶し腋記憶した内容を読出す場
合骸上船データ餉域のＯ又は１の数を計数しこの計数値
を２Ｎを越えない２以上の整数で上記の場合と同じ数で
割った時の余りを、Ｎビットの２進数で表わし、上記水
平同期部領域σ）内容と、比較検出することを特徴とす
るフレームメモリのビット誤り検出方式・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57018672A JPS58137198A (ja) | 1982-02-08 | 1982-02-08 | フレ−ムメモリのビツト誤り検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57018672A JPS58137198A (ja) | 1982-02-08 | 1982-02-08 | フレ−ムメモリのビツト誤り検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58137198A true JPS58137198A (ja) | 1983-08-15 |
Family
ID=11978089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57018672A Pending JPS58137198A (ja) | 1982-02-08 | 1982-02-08 | フレ−ムメモリのビツト誤り検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58137198A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482241A (en) * | 1987-09-25 | 1989-03-28 | Nec Corp | Memory resetting circuit |
-
1982
- 1982-02-08 JP JP57018672A patent/JPS58137198A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482241A (en) * | 1987-09-25 | 1989-03-28 | Nec Corp | Memory resetting circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4500926A (en) | Data-recording apparatus | |
| JPS6412143B2 (ja) | ||
| US4409627A (en) | Video signal decoding circuit | |
| JP3395210B2 (ja) | 同期信号検出器及び同期信号検出方法 | |
| US4747116A (en) | Sync signal detecting device | |
| US5255272A (en) | Predictive tape drive error correction apparatus | |
| US4498178A (en) | Data error correction circuit | |
| US4443883A (en) | Data synchronization apparatus | |
| NL8500937A (nl) | Detektieinrichting met foutenblokken voor digitale gegevens en afspeelinrichting. | |
| JPS58137198A (ja) | フレ−ムメモリのビツト誤り検出方式 | |
| US6332010B1 (en) | Synchronizing signal detecting circuit | |
| US4044329A (en) | Variable cyclic redundancy character detector | |
| KR900017015A (ko) | 에러 수정 제어장치 | |
| US3803552A (en) | Error detection and correction apparatus for use in a magnetic tape system | |
| US20020004881A1 (en) | Data transfer apparatus and data transfer method | |
| KR20000014911A (ko) | 줄길이 복호 시스템의 오류 검출 장치 | |
| KR0165254B1 (ko) | 바이페이저코드의 에러검출 및 정정장치 | |
| JP3063291B2 (ja) | 回線監視回路 | |
| JP2871337B2 (ja) | メモリ監視回路 | |
| KR100380601B1 (ko) | 아이피씨용 에프아이에프오의 번지 관리 시스템 및 방법 | |
| JPS6016993Y2 (ja) | ファ−ストイン・ファ−ストアウト・メモリ | |
| SU1312584A1 (ru) | Сверхоперативное запоминающее устройство | |
| JPH0795192A (ja) | ディジタルオーディオ装置の同期信号検出装置 | |
| RU2024966C1 (ru) | Устройство для определения начала блока данных во внешней памяти | |
| JPH1116296A (ja) | 同期パターン抽出方法及び同期パターン抽出装置 |