KR0165254B1 - 바이페이저코드의 에러검출 및 정정장치 - Google Patents

Abstract

본 발명은 레이저디스크에 기록되어 있는 바이페이저코드(Biphase Code)의 규격에 벗어나는 에러의 검출 및 정정장지에 관한 것으로, 레이저디스크이 사용이나 보관중 먼지나 긁힘 등으로 인하여 혹은 제작시 규격에 맞지 않는 바이페이저코드를 코딩하는 등의 이유로 하여 IEC규격에 벗어나는 바이페이저코드의 에러를 검출하고 발생된 에러를 정정하는 장치를 제공하는데 목적이 있다.

IEC규격에 따라 모든 바이페이저코드는 총 24비트(6워드)로 이루어지고 첫번째 워드는 항상 8 또는 F이어야 하며 특히 프로그램상태코드인 경우는 두번째와 세 번째의 워드가 BA 또는 DC이어야 하는바 이에 벗어난 경우는 에러가 된다. 따라서 바이페이저코드의 총비트수가 규정된 값과 일치하는지를 판별하는 수단과, 상기 코드의 첫번째 워드의 값이 규정된 값과 일치하는 지를 판별하는 수단과, 상기 코드의 첫번째 워드의 값이 규정된 값과 일치하는지를 판별하는 수단으로 구성되며, 프로그램상태코드인 경우에는 상기 코드의 두번째와 세 번째 워드의 값이 규정된 값과의 일치여부를 판별하는 수단과, 해밍코드화 된 상기 코드의 다섯 번째와 여섯 번째 워드의 값에 에러가 발생하였는지를 검출하여 1비트의 에러발생시 에러정정을 해주고 2비트를 초과하는 에러발생시는 에러발생신호를 출력하는 수단이 부가된다.

Description

바이페이저코드의 에러검출 및 정정장치

제1도는 본 발명의 장치를 도시한 블록도.

제2도는 제1도에 도시된 바이페이저코드검출수단의 입출력신호도.

제3도는 제1도에 도시된 바이페이저코드검출수단의 구성도.

제4도는 제1도에 도시된 코드비트수판별수단의 구성도.

제5도는 제4도의 코드비트수판별수단의 입출력신호를 도시한 파형도.

제6도는 제1도에 도시된 제1워드판별수단의 구성도.

제7도는 제1도에 도시된 제2/제3워드판별수단의 구성도.

제8도는 제1도에 도시된 해밍복호수단의 구성도.

* 도면의 주요부분에 대한 부호의 설명

10 : 바이페이저코드검출수단 12 : 코드비트수판별수단

14 : 제1워드판별수단 16 : 에러판별수단

18 : 제2/제3워드판별수단 20 : 해밍복호수단

본 발명은 레이저디스크(Laser Disc) 이용기기에 있어서, 레이저디스크에 기록되어 있는 바이페이저코드(Biphase Code)의 에러검출 및 정정장치에 관한 것이다.

레이저디스크(이하 LD라 함)를 이용하는 기기에서 디스크정보는 중요한 역할을 한다. 예컨데, 브티알(VTR)에서는 불가능한 프레임 또는 필드단위의 화면을 찾아가는 이른바 트릭(Trick)재생이나, 화면의 손상없이 배속재생 또는 감속재생을 할 수 있는 것은 LD이용기기가 갖는 특수기능중의 하나이다. 이와같은 특수기능이 가능한 것은 비디오테이프에는 없는 화면에 관한 정보가 LD에는 수록되어 있기 때문이다. 여기서 상기와 같은 LD의 정보는 바이페이저(이하 BP라 함)코드 형태로 기록되는데, BP코드는 LD가 제작될 때 매 필드마다 특정라인에 코딩된다.

BP코드는 LD나 LD프레이어간의 호환성을 확보하기 위해 IEC(International Electrotechnical Conference; IEC)규격의 통일안이 제시되어 있는데, 본 발명은 IEC규격에 따르는 BP코드를 전제한다. 상기 규격에 따른 BP코드의 종류는 여러 가지가 있다. LD정보의 시작과 끝을 알리는 시작(Lead-in)코드와 종료(Lead-out)코드, 각 화면별로 대응하는 숫자를 나타내는 화면부호(Picture numbers)코드, 재생장치의 구동모드를 정상재생이나 저속재생모드로부터 스틸화면모드로 자동적으로 절환시켜주는 기능을 갖는 화면정지(Picture stop)코드, 오디오와 비디오채널의 사용을 표시해주는 프로그램상태(Program status)코드, 그외 프로그램타임(Program time)코드, 사용자코드 등 다수가 있다. 상기 규격에 따르면 각 BP코드는 총 24비트의 데이터로 구성되며 4비트를 한 워드(Word)로 하여 총 6워드로 이루어진다. 아울러 각 BP코드의 첫번째 워드는 항상 8이나 F로 시작하며, 프로그램상태코드인 경우는 2번째와 3번째 워드는 항상 DC(₁₆) 또는 BA(₁₆)의 값을 가져야 하며, 5번째 워드와 6번째 워드는 해밍코드(Hamming Code)화 되어 기록되는데, 이 경우 일정한 해밍코드의 규격에 맞게 데이터가 기록되어야 한다.

그런데, LD의 사용이나 보관중 먼지나 긁힘 등으로 인하여 혹은 제작시 규격에 맞지 않는 BP코드를 코딩하는 등의 이유로 하여 LD의 특정 라인에 저장된 BP코드가 총24비트가 아니거나 규격상 정해진 값이 아닌 다른 값으로 데이터가 변질될 때에는 그 에러를 검출하고 발생한 에러의 정정도 할 수 있는 장치제공의 필요성이 제기되고 있다.

따라서 본 발명은 IEC규격에 벗어나는 BP코드의 에러를 검출하고 발생된 에러를 정정하는 장치를 제공하는데 목적이 있다.

이를 위해 본 발명은 레이저디스크 이용기기의 에러검출장치에 있어서, 시스템클럭신호와 레이저디스크에 코딩된 바이페이저코드를 입력받아 상기 코드의 비트수에 상응한 비트카운터펄스와 상기 코드를 검출하여 각 워드별 논리신호를 출력하는 바이페이저코드검출수단과, 상기 비트카운터펄스를 카운터한 값이 규정된 상기코드의 총비트수와 일치하는지를 판별하는 코드비스트판별수단과, 상기 첫번째 워드의 논리신호값이 규정된 값인지를 판별하는 제1워드판별수단을 포함함을 특징으로 한다.

아울러 레이저디스크 이용기기의 에러검출 및 정정장치에 있어서, 바이페이저코드 프로그램상태코드인 경우에는 상기 에러검출장치에 상기 두번째와 세 번째 워드의 코드값이 규정된 값과 일치하는지를 판별하는 제2/제3워드판별수단과, 상기 제2/제3워드판별수단의 판별결과 상기 규정값과 일치하지 않으므로 인하여 에러신호가 출력되는 경우에는 항상 에러신호를 출력하고, 그외의 경우는 상기 워드의 다섯 번째와 여섯 번재의 두 워드의 코드값을 판별하여, 에러가 없으면 상기 두 워드의 코드값을, 1비트에러인 경우는 에러정정된 상기 두 워드의 코드값을, 1비트를 초과한 에러인 경우에는 상기 두 워드의 코드값과 에러신호를 출력하는 해밍복호수단(20)을 부가함을 특징으로 한다.

이하에서는 첨부된 도면을 참조하여 상세히 설명하기로 한다.

먼저, 제1도는 본 발명의 장치를 도시한 블록도이다. LD에 기록된 BP코드는 각 코드 종류별로 제2도의 (a)에 예시된 형태의 24비트신호로 저장되어 있다. BP코드는 비트셀의 가운데서 신호가 상승천이하면 논리 1값을 나타내고, 하강천이하면 논리 0을 나타내는 것으로 규정되어 있다.

BP코드는 BP코드검출수단(10)에 입력되는데, 제3도는 상기 바이페이저코드검출수단(10)의 일 실시예를 도시한 것이다. 상기 수단에서는 입력되는 신호를 비트별로 카운터한 결과를 제2도의 (b)와 같은 비트카운터펄스신호로 출력함과 동시에 각 비트별코드에 대응되는 논리값을 읽어내어 제2도의 (c)와 같은 검출된 바이페이저코드의 논리신호를 각 워드별로 출력한다. 즉, 제3도에서 BP코드는 바이페이저코드검출기(30)에 의해 비트카운터펄스와 검출된 논리신호형태로 출력되며, 상기 논리신호는 3개의 레지스터(32, 34, 36)에 의해 4비트의 병렬신호(1워드)로 짝지워진다. 최초 제1워드의 신호가 4비트병렬레지스터(40)에 입력되고 4분주클럭(38)의 클럭신호에 동기되어 제2워드의 신호가 새로 입력됨과 동시에 기존의 제1워드는 다음의 4비트병렬레지스터(42)로 이동하며, 이러한 과정의 반복으로 24비트가 모두 검출된 최종상태에는 맨우측의 4비트병렬레지스터(48)에는 제1워드의 4비트데이타가 병렬로 출력되고 맨좌측의 4비트병렬레지스터(40)의 입력값은 제6워드의 4비트병렬데이타가 된다.

다음으로, 코드비트수판별수단(12)에 대하여 설명한다. LD의 특정 라인에 기록된 BP코드가 정확히 24비트인가를 판별하여 24비트가 아닌 경우 에러신호를 출력하는 수단으로, 상기 BP코드검출수단(30)의 비트카운터펄스신호와 시스템클럭을 입력신호로 한다.

제4도에서, 코드비트수판별수단(12)은 상기 BP코드검출수단(10)의 비트카운터신호를 입력받아 펄스수를 카운터하는 비트카운터(60)와 상기 비트카운터(60)의 출력신호중 하위 3비트를 각각 반전시키는 반전기(62)와 상기 비트카운터의 상위 2비트출력과 상기 반전기(62)의 3비트출력을 입력으로 하여 모든 입력값이 참일때만 참을 출력하는 논리소자(64)로 구성된다.

제5도의 (b)에 도시된 비트카운터신호는 상기 BP코드검출수단(10)에서 BP코드를 비트별로 카운터하여 출력되는 펄스신호로서, 비트카운터(60)에 입력된다. 여기서, 첫번째의 BP코드는 24비트의 에러없는 경우는 가정한 반면 두번째는 BP코드가 데이터의 변질에 의하여 1비트가 모자라는 23비트를 가정하였다. 비트카운터에 입력되는 비트카운터신호는 시스템클럭의 클럭신호에 의해 카운터되어 비트카운터의 출력값 bc(4:0)은 0부터 증가하기 시작한다. 제5도의 (c), (d)는 카운터과정에서 얻어지는 상기 카운터의 상위 2비트 즉, bc3과 bc4의 출력값을 나타낸 것이다. 예로써, 비트클럭신호의 16번째 비트가 입력되면 bc4(즉, 2⁴)는 하이레벨로 되고 bc3(즉, 2³)의 값은 하이에서 로우로 떨어지며 이때의 bc0, bc1, bc2의 출력을 모두 로우로 되므로써 16이라는 값을 출력해준다. 24비트 여부의 판단은 최소한 25비트를 카운터하는 시간이 경과한 후 제5도의 (a)에 도시된 시스템클럭에 의하여 행하여진다. 이렇게 하여야만 23비트에러 뿐만 아니라 24비트초과에러도 검출할 수 있다. 만약 카운터시점에서 24비트가 검출되면 bc(4:0)의 값은 11000이 될 것이다.

상기 비트카운터의 출력값중 하위 3비트는 반전기(62)에 의하여 반전되어 24비트인 경우 11000은 11111로 바뀐다. 그리고 논리소자(64)에서는 제5도의 (e)에서 처럼 항상 1 즉, 참을 출력하게 된다. 그렇지만 24비트가 아닌 경우 즉, 에러가 발생한 경우는 상기 논리소자(64)의 출력(bc_flg)은 항상 0을 출력하게 된다.

다음으로, 제1워드판별수단(14)에 대하여 설명한다.

제1워드판별수단(14)은 BP코드의 첫번째 워드의 코드값에 에러가 발생했는지 여부를 검출하는 수단으로, 상기 첫번째 워드의 코드값을 바이페이저코드검출수단(10)으로부터 입력받아 그 값이 8₍₁₆₎즉, 1000₍₂₎또는 F₍₁₆₎즉, 1111₍₂₎인지를 판별하여 8₍₁₆₎또는 F₍₁₆₎가 아닐 경우 에러신호를 출력한다.

제1워드판별수단(14)은 상기 첫번째 워드가 F₍₁₆₎인지를 판별하는 F판별부(70)와, 8₍₁₆₎인지를 판별하는 8판별부(72)와, 상기 두 판별부의 출력을 입력으로 하여 상기 두 워드의 값이 F₍₁₆₎또는 8₍₁₆₎이 아니면 에러신호를 출력하는 에러신호발생부(74)로 구성됨을 특징으로 한다.

F판별부(70)는 4비트의 입력신호를 논리곱하여 출력하는 제1논리소자로 구성되며, 8판별부(72)는 상기 입력신호의 하위 3비트의 값을 반전시키는 반전기와 상기 반전기의 3비트 출력신호와 반전되지 않은 1비트의 신호를 입력받아 논리곱하여 출력하는 제2논리소자로 구성된다. 에러신호발생부(74)는 상기 두 판별부의 출력을 논리합하는 제3논리소자로 이루어진다.

상기 첫번째 워드의 코드값이 8₍₁₆₎또는 F₍₁₆₎인 경우 상기 제3논리소자의 출력값은 항상 1이 되지만 그외의 값일 경우는 항상 0을 출력하게 되므로써 에러를 검출할 수 있다.

다음으로, 제2/제3워드판별수단(18)에 대하여 설명한다. 제2/제3워드판별수단(18)은 현재의 BP코드가 프로그램상태코드인 경우 바이페이저코드검출수단(10)으로부터 BP코드의 두번째 워드와 세 번째 워드의 코드값을 입력받아 그 값이 B₍₁₆₎A₍₁₆₎즉, 1011₍₂₎1010₍₂₎또는 D₍₁₆₎C₍₁₆₎즉, 1101₍₂₎1100₍₂₎인지를 판별하는 수단이다.

제2/제3워드판별수단(18)은 상기 두번째와 세 번째 워드의 값이 B₍₁₆₎A₍₁₆₎인지를 판별하는 BA판별부와 DC판별부의 출력을 입력으로 하여 상기 두번째와 세 번째 워드의 값이 B₍₁₆₎A₍₁₆₎또는 D₍₁₆₎C₍₁₆₎가 아니면 에러신호를 발생하는 에러신호발생부(80)로 구성됨을 특징으로 한다.

BA판별부(76)와 DC판별부(78)는 각각 세 개의 인버터와 세 개의 논리곱회로로 구성되며, 에러신호발생부(80)는 하나의 논리합회로로 이루어진다.

다음으로 해밍복호수단(20)에 대하여 설명한다.

해밍복호수단(20)은 해밍코드화 되어 있는 BP코드의 다섯번째 워드와 여섯 번째 워드의 코드값을 상기 바이페이저코드 검출수단(10)으로부터 입력받아 상기 두워드의 코드를 복호하여 출력함에 있어서, 상기 두워드코드에 2비트 이상의 에러가 발생한 경우에는 에러발생신호를 출력하고 아울러 1비트의 에러가 발생한 경우는 에러정정을 하여 출력하는 수단이다.

해밍복호수단(20)은 상기 다섯 번째 워드와 여섯 번째 워드의 코드값을 입력받아 신드롬을 생성시키는 신드롬발생부(100)와, 상기 신드롬값이 모두 0인지를 검출하는 신드롬에러검출부(102)와, 상기 다섯 번째와 여섯 번째 워드의 모든 코드값의 합이 짝수인지를 판별하는 짝수패리티판별부(104)의 출력을 이용하여 상기 다섯 번째와 여섯 번째 워드값의 에러가 1비트만 발생했는지를 판별하는 1비트에러판별부(106)와, 상기 제2/제3워드판별수단이 에러신호를 출력한 경우나 상기 다섯 번째와 여섯 번째 워드의 에러가 2비트이상 발생한 경우에만 에러발생신호를 출력하는 에러신호발생부(108)와, 상기 다섯 번째와 여섯 번째 워드의 에러가 1비트만 발생한 경우 에러발생비트를 검출하는 에러비트검출부(110)와, 상기 에러비트검출부(110)에 의해 검출된 에러발생비트에 해당하는 상기 다섯 번째와 여섯 번째 워드의 코드값의 에러를 정정하여 출력하고 나머지 코드값은 그대로 출력하는 에러정정부(112)를 포함함을 특징으로 한다.

해밍복호수단(20)의 동작설명에 앞서 본 발명에 적용된 해밍코드에 대하여 설명한다. 해밍코드는 1비트 에러정정코드로서, 여러 가지 형태의 해밍코드가 쓰일 수 있으나 (7,4)해밍코드를 가장 많이 사용한다. 해밍코드를 만드는 방법은 4비트의 정보에다 3비트의 체크비트를 부가하여 만든다. 예를들면 a₁, a₂, a₃, a₄라는 정보가 있을 경우 c₁, c₂, c₃의 체크비트를 부가하여 a₁, a₂, a₃, a₄, c₁, c₂, c₃의 (7, 4)해밍코드를 만들게 된다. 여기서 c₁, c₂, c₃를 만드는 과정은 다음과 같다.

여기서 A행렬은 정보행렬이고 V행렬은 해밍코드된 행렬이며, 식 (2)의 맨우측 행렬은 생성행렬(Generating Matrix)이다. 상기와 같은 방식으로 정보행렬 A가 0에서 1111까지는 해밍코드했을 때 얻을 수 있는 해밍코드테이블을 보면 아래 표1과 같다.

상기 테이블에서 알 수 있듯이, 해밍코드는 정보비트(aaaa) + 체크비트(ccc) + 짝수패리티비트(c)로 구성된다. 여기서 어떤 채널을 통해 디코딩할 경우 리드아웃(Read-out)코드에서 신드롬(Syndrome) S는 다음과 같이 구한다.

에러가 발생하지 않았을 때 식(5)의 S는 [0 0 0] 이며, c₄가 에러가 아니고 S가 [0 0 0]이 아니면 2비트 이상의 에러를 포함하는 경우로서 에러정정을 불가능한 경우이며, c₄가 에러이고 S가 [0 0 0]이 아니면 1비트에러로서 아래 표2에 따라 에러위치를 알 수 있어 에러정정도가 가능하다.

이제 제8도를 참조하여 해밍복호수단(20)의 구체적인 동작을 설명한다.

신드롬발생부(100)는 4비트 버스라인을 통하여 프로그램상태코드의 5번째와 6번째 워드의 리드아웃코드 q5(3:0), q6(3:0)을 입력받아 신드롬 [S1, S2, S3]을 생성시킨다. 신드롬생성은 9개의 배타논리합회로(#10～#24)를 식 (6-1,2,3)에 의거하여 회로를 구성함으로써 가능하다. #22의 출력이 S1에 해당하고, #24의 출력이 S2에, #26의 출력이 S3에 해당한다. 아울러 #34부터 #38까지 6개의 인버터를 2개씩 직렬로 짝지어 각 신드롬의 출력에 연결하므로써 신드롬발생부(100)은 신드롬 [S1 S2 S3]와 역신드롬 [S1' S2' S3']를 각각 출력한다.

신드롬에러검출부(102)는 하나의 논리합회로(#54)로 구성되는데, 상기 신드롬발생부(100)의 출력신드롬이 에러를 나타내는지 여부를 판별하기 위한 것으로서, 신드롬 [S1 S2 S3]가 [0 0 0]의 값을 가질 경우는 에러가 아니고, 그외의 경우에는 입력코드에 에러가 발생했음을 의미한다.

짝수패리티판별부(104)는 7개의 배타논리합회로(#70～#82)를 써서 구성되는데, 다섯 번째와 여섯 번째 워드의 코드값을 입력으로 하여 모든 입력비트의 합이 짝수이면 출력단(#82)의 값은 0이 되는데, 이는 에러가 발생하지 않았음을 의미한다. 출력이 1이면 상기 입력코드값중의 1의 개수가 홀수인 경우이므로 에러가 발생한 경우이다.

1비트에러판별부(106)는 하나의 논리곱회로(#86)로 구성되는데, 상기 신드롬에러검출부(102)와 짝수패리티판별부(104)의 출력신호를 입력으로 하여 논리곱하므로써, 신드롬이 에러를 가짐(이때의 #54의 출력은 1이다)과 동시에 짝수패리티의 출력이 홀수로 되면(이때의 #82의 출력은 1이다) 1비트에러가 발생한 경우로서 1을 출력한다. 만약 상기 두입력중 하나라도 0이면 즉, 에러가 발생하지 않았거나 2비트 이상 에러가 발생한 경우에는 0을 출력한다.

에러신호발생부(108)는 상기 짝수패리티판별부(104)의 출력을 입력으로 하는 인버터(#84)와, 상기 신드롬에러검출부(102)의 출력과 상기 인버터(#84)의 출력을 입력으로 하는 부정논리곱회로(#88)와, 상기 부정논리곱회로(#88)의 출력과 제2/제3워드판별수단(18)의 출력신호(badc_1)를 입력으로 하여 에러발생신호를 최종 출력하는 논리합회로(#90)로 구성된다. 에러가 발생하지 않았거나 1비트 에러인 경우 부정논리곱회로(#88)의 출력은 항상 1이 되고, 2비트 이상 두번째 워드와 세 번째 워드의 값이 BA또는 DC일 때의 체크값 (badc_1) 0을 논리합회로 #90의 입력으로 하면, #90의 출력(err_1)이 1일 때는 에러가 발생하지 않았음(1비트 에러정정 포함)을 나타내고, 0일 때는 2비트 이상의 에러가 발생하였음을 의미하게 된다. 여기서 프로그램상태코드가 아닌 경우 즉 badc_1가 1인 경우도 에러발생신호를 출력해주므로써 해밍복호수단(20)의 동작과 출력이 프로그램상태코드인 경우에만 유효하도록 해준다.

에러비트검출부(110)는 다섯 번째와 여섯 번째 워드의 코드값중 1비트의 에러발생시 에러발생비트를 검출하는 것으로, 6개의 논리곱회로(#40～#52)로 이루어진다. 입력신호로는 상기 신드롬발생부(100)의 신드롬[S1 S2 S3] 및 역신드롬[S1' S2' S3']신호와 1비트에러판별부(106)의 출력신호를 취하고, 상기 논리곱회로(#40～#52)의 출력은 다음과 같다.

따라서 a1의 비트가 에러발생하였다면 #40의 출력만 1이 되고 나머지는 0이 되며, a2의 비트가 에러발생하였다면 #42의 출력만 1이 되고 나머지의 출력은 모두 0이 된다. 마찬가지로 a3비트의 에러시는 #44가, a4비트의 에러시는 #46이, c1비트의 에러시는 #48이, c2비트의 에러시 #50이, c3비트의 에러시는 #52가 각각 1을 출력하고 나머지는 0을 출력하게 된다. 따라서 1을 출력하는 논리곱회로에 대응되는 에러가 발생하였음을 알 수 있다.

에러정정부(112)는 6개의 배타논리회로(#56～#68)로 이루어지는데, 각 배타논리합회로는 상기 에러비트검출부(110)의 에러검출 출력신호(#40부터 #52까지의 논리곱회로의 출력)와 입력 a₁, a₂, a₃, a₄, c₁, c₂, c₃를 비트별로 짝지어 받아들여 에러발생비트의 코드값을 정정하여 출력한다. 예컨데, a1비트가 에러인 경우 즉, #40의 출력이 1이고 #42부터 #52의 출력값이 0인 경우 배타논리합회로 #56에서는 a1의 값이 반전되므로써 에러가 정정되고, 나머지 비트의 입력값 a₂, a₃, a₄, c₁, c₂, c₃은 #58부터 #68을 통하여 그대로 출력된다. 이하 a₂비트부터 c₃비트까지의 에러정정도 상기와 같은 방식으로 이루어진다. 짝수패리티비트 c4 즉, q6(0)의 값은 그대로 출력하면 된다. 만약 에러가 발생하지 않았거나 2비트 이상의 에러가 발생하였다면, 논리곱회로 #86의 출력 err이 0이고 따라서 에러비트검출수단(110)의 모든 출력값 또한 0이 되므로 입력값 a₁, a₂, a₃, a₄, c₁, c₂, c₃은 그대로 출력된다.

다음으로, 에러판별수단(16)에서는 상기 코드비트수판별수단(12), 제1워드판별수단(14)의 출력신호를 논리곱하거나, 해밍복호수단(20)의 출력신호를 부가하여 논리곱하므로써 BP코드가 총 24비트가 아니거나 BP코드의 첫번째 워드의 코드값이 8 또는 F가 아닌 경우 에러신호를 발생시키고, 또한 프로그램상태코드인 경우 다섯 번째 워드와 여섯 번째 워드가 2비트 이상의 에러가 발생한 경우에도 추가적으로 에러신호를 발생시키도록 한다.

이상과 같은 규격에 벗어나는 BP코드의 에러를 검출하고 에러발생시 에러정정을 해주는 장치를 제공하므로써, LD의 사용이나 보관불량 또는 제작불량으로 인한 에러를 사후적으로 보완하여 LD이용기기의 오동작을 방지해주며 나아가 상기 기기가 갖는 기능의 폭을 넓힐 수 있는 효과가 있다.

Claims (6)

1. 레이저디스크 이용기기의 에러검출장치에 있어서, 시스템 클럭신호와 레이저디스크에 코딩된 바이페이저코드를 입력받아 상기 코드의 비트수에 상응한 비트카운터펄스와 상기 코드를 검출하여 각 워드별 논리신호를 출력하는 바이페이저코드 검출수단(10)과, 상기 비트카운터펄스를 카운터한 값이 규정된 상기 코드의 총비트수와 일치하는지를 판별하는 코드비트수판별수단(12)과, 상기 워드의 첫번째 워드의 논리신호값이 규정된 값인지를 판별하는 제1워드판별수단(14)을 포함함을 특징으로 하는 바이페이저코드 에러검출장치.
2. 제1항에 있어서, 코드비트수판별수단(12)은 상기 시스템클럭신호에 동기되어 상기 비트카운터신호의 펄스수를 카운터하는 비트카운터(60)와, 상기 비트카운터의 출력신호중 하위 제1소정비트를 반전시키는 반전기(62)와, 상기 비트카운터의 상위 제2소정비트출력과 상기 반전기의 상기 제1소정비트출력에 의해 형성된 비트의 값이 상기 규정된 바이페이저코드의 총비트수와 일치하는지를 판별하는 논리소자(64)로 구성됨을 특징으로 하는 바이페이저코드 에러검출장치.
3. 제1항에 있어서, 제1워드판별수단(14)은 상기 첫번째 워드가 F₍₁₆₎인지를 판별하는 F판별부(70)와, 8₍₁₆₎인지를 판별하는 8판별부(72)와, 상기 두 판별부의 출력을 입력으로 하여 상기 두 워드의 값이 F₍₁₆₎또는 8₍₁₆₎이 아니면 에러신호를 출력하는 에러신호발생부(74)로 구성됨을 특징으로 하는 바이페이저코드 에러검출장치.
4. 레이저디스크 이용기기의 에러검출장치에 있어서, 바이페이저코드가 프로그램상태인 경우, 시스템클럭신호와 레이저디스크에 코딩된 바이페이저코드를 입력받아 상기 코드의 비트수에 상응한 비트카운터펄스와 상기 코드를 검출하여 각 워드별 논리신호를 출력하는 바이페이저코드검출수단(10)과, 상기 비트카운터펄스를 카운터한 값이 규정된 상기코드의 총비트수와 일치하는지를 판별하는 코드비트수판별수단(12)과, 상기 워드의 첫번째 워드의 논리신호값이 규정된 값인지를 판별하는 제1워드판별수단(14)과, 상기 워드의 두번째와 세 번째 워드의 코드값이 규정된 값과 일치하는지를 판별하는 제2/제3워드판별수단(18)과, 상기 제2/제3워드판별수단의 판별결과 상기 규정값과 일치하지 않으므로 인하여 에러신호가 출력되는 경우에는 항상 에러신호를 출력하고, 그외의 경우는 상기 워드의 다섯 번째와 여섯 번째의 두 워드의 코드값을 판별하여, 에러가 없으면 상기 두 워드의 코드값을, 1비트에러인 경우는 에러정정된 상기 두 워드의 코드값을, 1비트를 초과한 에러인 경우에는 상기 두 워드의 코드값과 에러신호를 출력하는 해밍복호수단(20)을 포함함을 특징으로 하는 바이페이저코드 에러검출 및 정정장치.
5. 제4항에 있어서, 제2/제3워드판별수단(18)은 상기 두번째와 세 번째 워드의 값이 B₍₁₆₎A₍₁₆₎인지를 판별하는 BA판별부(76)와 D₍₁₆₎C₍₁₆₎인지를 판별하는 DC판별부(78)와, 상기 BA판별부와 DC판별부의 출력을 입력으로 하여 상기 두번째와 세 번째 워드의 값이 B₍₁₆₎A₍₁₆₎또는 D₍₁₆₎C₍₁₆₎가 아니면 에러신호를 발생하는 에러신호발생부(80)로 구성됨을 특징으로 하는 바이페이저코드 에러검출 및 정정장치.
6. 제4항에 있어서, 해밍복호수단(20)은 상기 다섯 번째 워드와 여섯 번째 워드의 코드값을 입력받아 신드롬을 생성시키는 신드롬발생부(100)와, 상기 신드롬값이 모두 0인지를 검출하는 신드롬에러검출부(102)와, 상기 다섯 번째와 여섯 번째 워드의 모든 코드값의 합이 짝수인지를 판별하는 짝수패리티판별부(104)와, 상기 신드롬에러검출부(102)와 짝수패리티판별부(104)의 출력을 이용하여 상기 다섯 번째와 여섯 번째 워드값의 에러가 1비트만 발생했는지를 판별하는 1비트에러판별부(106)와, 상기 제2/제3워드판별수단이 에러신호를 출력한 경우나 상기 다섯 번째와 여섯 번째 워드의 에러가 2비트이상 발생한 경우에만 에러발생신호를 출력하는 에러신호발생부(108)와, 상기 다섯 번째와 여섯 번째 워드의 에러가 1비트만 발생한 경우 에러발생비트를 검출하는 에러비트검출부(110)와, 상기 에러비트검출부(110)에 의해 검출된 에러발생비트에 해당하는 상기 다섯 번째와 여섯 번째 워드의 코드값의 에러를 정정하여 출력하고 나머지 코드값은 그대로 출력하는 에러정정부(112)로 구성됨을 특징으로 하는 바이페이저코드 에러검출 및 정정장치.