JPS58130085A - 電子制御ミシン - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は布と針と０間の相対的位置管変化させ、縫い目
によ）模様管形成する模様形成装置管電子制御させｈ々
シｙＫＩＩする％Ｏであル、そのＨ的は極めて小部０半
導体メモリ（以下静的記憶装置と呼ぶ）Ｋ大容量の縫い
局制御信号を記憶させ得ゐことによ６．ｔシン機枠内の
限られたスペースにおさめられるとともに、操作性も簡
略化した建シン管提供することにある。

現在広く実用化されているζＯｓの々シンは機械的記憶
装置、例えば各種０１１１１力五に従動子を追９１させ
て模Ｓを構成す為ものであゐが、多くの縫い模様を記憶
すｈ′＃−めにはスペースの増大によりそＯＳｍ数は限
定されゐことと重量が増大す、ｉＪｔど０問題があｐ％
箇良記憶装置として紙テープ、磁気テープ等に置會換え
ること亀考えられてき喪が、縫い鱈制御信号の読み出し
に−して機械的駆動Ｓｔ設けなければならないなど、構
造の規模中操作性の問題が根本的に改譬されておらず、
実用化に至っていない。

これらに対して各模様毎に４１定した区分の記憶場所ｔ
ｔして縫い目積様の各縫い膳制御信号を電子的に記憶し
ていて、模様選択装置が、模ＩＩＯ所属する前記特定し
た記憶区分上適宜指定して、その区分内の最初Ｏ縫い局
制御信号を読み出し、以ｌｌ建シン回転毎にカウンタが
その区分内Ｏ記憶場所を進めて読み出し、そして最終縫
い■制＠信号のつぎには模４１０繰シ返し信号！−用意
していて、多くＯ１１様會繰り返し縫虞可能にし＊ａ術
が４１１１昭ｇ。

−５ｖｓｓｓ号によって公ｔｌされているが、これは模
様選択に＠する一連のシステムが、記憶機橡Ｏ縫％Ａ目
＊ｇ数會勘案して成ｐ立っている％Ｏであり、よってそ
の記憶内１Ｆ會変更すると亀には模様選択０条件も変更
しなけれにならないなど、記憶装置管変換するしとによ
る模様Ｏ多様化に対応するためには必ずしも満足な４０
ではない。

本発−は上記した従来の欠点を除去するものとして、主
要素の静的記憶装置に多数の縫い局制御信号を記憶させ
、従来の模様カム中磁気テープ等と同じ機能を持たせて
縫い目積様を構成しようとするものである。前記静的記
憶装置は高密度の情報記憶が達成でｉ＆、該装置にアド
レス信号を与えることによってデータの読み出し、又は
書き込み読み出しが可能であり、且つ核装置自身のアド
レスを変更するためのアドレス変更信号をも出力して次
位のデータの読み出しを可能にし、アドレス変更信号は
少数ビットの構成とする勢靜的記憶装置の出力ビットを
極力少なくした上で。

与えられた記憶スペースに対して個々の模様を構成する
縫い目数ができるだけ束縛されないようにし九こと１０
黴とするものである。

本発明の構成を次Ｋ１１明するが、基本的構成は第１図
に示す如きものでタイ建ングパッ７ア、静的記憶装置ｓ
ＩＩ様形酸形成装置なっている。静的記憶装置には模様
形ｌＲ鋏装を効果的に動作させる縫い局制御信号と、タ
イ建ングバツファを介してンシン回転毎に自ヒノ静的記
憶装置のアドレス変ｊ！を行うためのアドレス変更信号
とが記憶されている。静的記憶装置は予め操作人により
選択された模様選択スイッチの信号を入力し、これを最
初のアドレスとし腋アドレスに対応する最初の縫い目座
標【指定する縫い局制御信号を模様形成装置に出力する
とともに＃ｇ２番目の縫い目座ａｔ遇択すｈためのアド
レス変更信号をメイミングバツファに出力し、タイ建ン
グバッファはミシン回転の同期信号會得て静的記憶装置
から出力されたアドレス変更信号を書き込み、該静的記
憶装置に出力するとともに次の同期儂号壕で保持する。

而して最初出力されるアドレス変更信号は静的記憶装置
への菖２番１０アドレスとなｐ、該アドレス変更信号ｆ
るＨｓ香ｉ１０縫い目座標を指定する縫い局制御信号を
模様形成装置に出力するとともに第３香ｉ１の縫い目烏
標を選択するためのアドレス変更信号をタイオングバツ
ファに出力する。

以後建シン回転毎に新しい縫い目座標が指定され、模様
形成装置から該座標に対応した機械的出力が得られる。

かくして縫い目模様は順次形成され、最後のアドレスが
最後の縫い目座標を指定する縫い局制御信号を模様形成
装置に出力するとともに最初の縫い目座榔を選択するた
めのアドレス変更信号をタイきングバツ７アに出力して
次の縫い模様を繰）返して形成し、よって縫い目の指定
順序が閉ループをなすように構成されている。

以上の如く本発明では縫い目模様は最初の縫い目が操作
人による模様選択スイッチにより指定されれば以後の模
様縫い目は特別なアドレス信号を用いることなく同期備
考が入力されるのみで形成され、繰ｐ返されるのて簡単
な構成て多くの模様全配憶できる。また静的記憶装置内
においては、アドレス変更信号の記憶場所を縫い局制御
信号の記憶場所とは別に設けなければならないというむ
とはなく、後述する第Ｓ図における如く縫い局制御信号
そのものをアドレス変更信号として使用することも可能
なるものでＴｏゐ。

本発明は上記の如く選択される各模様構成に対する静的
記憶装置の読み出し順序を制約する外部アドレス信号を
持たないので記憶容量内での配分、順序が自由で６９、
よって静的記憶＠ｔｌｔｔ変えるのみで別ｏ＊ｅｓｔ有
効に記憶し、読み出すことが可能であシ、模様の多様化
、変更も極めて簡単である。

以下本発明の実施態様を図面によって説明すれｄ％嬉鵞
図は本発明のミシン概略図であり、第３図はその実施例
を示す縫い目模様制御−路のブロック図、＄４．！ｉ図
は夫々別の実施例を示す上記回路のブロック図５ｊｌｌ
ｌ１図は＠Ｂ、４．５図の回路を用いて戒ゐ縫い目複橡
ｔｏ成すｈための各コードと縫い目との関係の一例であ
る１画して第２図において１はミシン機枠、８は上軸％
３は下軸、４は針棒、Ｓは布送１１・は糸輪捕捉装置で
あり、電動機等によル上軸２が回転されると針棒４はタ
ランク機構等を介して上下運動せしめられ、下軸１はタ
イ２ングベルト７を介して一転され更に糸輪捕捉装置６
が運動せしめられる。１０は模様形成装置であり、咳装
置からの振巾調節用出力は振巾調節出力腕１０１８Ｙｒ
介して振巾調節腕８に揺動運動會与え、振巾ロッド９を
介して針棒４に針振中運動【与える。ｔた模様形成装置
１０は布送夛調節用出力會布送り調節出力腕１１６に与
え、送９調節腕１２に揺動運動を与えて送や調節ウッド
ｉｌｌ介して送ル歯Ｓに島送シ運動會与える。

模様形成装＄１１０は制御回路１１から出力される縫い
１制御信号によって後述するような方法で針振中位置と
布送り量とを制御する。

１４はホトトランジスタで、上軸２に一着された層蔽板
１ｇ４０切欠部１１から発光ダイオード１５の光を受け
てミシン回転に同期し良信号を制御回路１１に出力する
。ｔシン前面に配置された２１〜８１は模様選択スイッ
チであり、該スイッチを操作人が操作することによｐ必
要な縫い履模様管選択することが出来る。１１様形成装
置１０は加算機構（ｌ！１示せず）と腋部動用ソレノイ
ド１６１〜１６５で１組となる加算装置および別の加算
機構（図示せず）と腋部動用ソレノイド１１１〜ＩＩＩ
で１組となる加算装置を針振中調節用および島送１１１
１１節用に備え、加算装置の出力腕１０６１ｉｌｌよｐ
振巾調節腕８．送ｐ眺節腕１２にそれぞれ運動量１与え
る。加算装置は各ソレノイド１０１〜１０１および１１
１〜１１５をそれぞれ単独に動作させることによｐ相対
比１：！；４：８：ＩＩＩの変位量を各出力腕１（１，
１１＠に与え、これら【綴金わせることによって変化量
は加算され結局各々Ｏから８１ｔＩ）［位置を与えるこ
とがで龜るように構成している。

次に模様形成装置１０に縫い目制御信号を与える制＃装
置の構成を第３図示のプ■ツク図について説明すると、
ＤＭＳはダイオードマトリックスで、模様選択部材たる
模様選択スイッチ２１〜２７のいずれかをオンすると出
力端子＾、ム８．ム、にはエンコードされた冨進数管出
力し、０，０．０を含み１．１．１【除く７個の＝−ド
のうち１個を選択するようになっている。前記出力端子
Ａ、、ム１．ム。

はＮＡＮＤ回路（ＮＡＮＤｌ）の入力端子に接続される
とともに模様選択アドレス指定用端子るラッチ回路り、
の各入力端子＆＠　、ａ、　＊　ａｌに接続されている
。ＮＡＮＤ回路（ＮＡＭＤＩ）の出力端子は単安定回路
ＭＭＩのトリガ用端子ｃｐ　ｒｃ接続し、該セット出力
端子Ｑはラッチ回路Ｌ１のトリガ用端子ＣｐＫ＊絖する
とともに遅延回路ＴＤの入力端子ＩＮおよびムＮＤ回路
（ＡＮＤ）４Ｄ一方の入力端子に接続し％諌すセット出
力端子Ｑ　ｌｌｌＮＡＮＤ回路（ＮムＮＤ雪）の一方Ｏ
入力端子に接続している。

遅延囲路ＴＤのセット出力端子Ｑは切替手段たるＡＮＤ
−ＯＲ回路（ＡＮＤ−ＯＩＬ）の入力のうちラッチ回路
り、の出力１１ｓ　ｔ−受けて対をなす入力端子に接続
するとともにＮＡＮＤ回路（ＮＡＮＤｌｉ）　　の他の
一方の入力端子に接続し。

＃回路ＴＤのりセット出力端子ＱはムＮＤ−０］１藺路
（ＡＮＤ−ＯＲ）の入力のうちラッチ回路り。

Ｏ出力ちを受けて対ｔ−なす入力端子に接続するととも
にＡＮＤ回路（ＡＮＤ）　　の他の一方Ｏ入力としてい
る。ムＮＤ回路（ＡＮＤ）Ｄ出力はラッチ回路り、のリ
セット用端子ＲＫ接続されている。前記の単安定回路Ｍ
ＭＩ、遅延囲路ＴＤは模様選択の際に各順序制御ｇを行
なう模様選択動作設定装置の生皮る要素【なす、ホトト
ランジスタ１４ｉｊ：ｚレクタが単安定−９ＭＭ２０ト
リガ用端子Ｃｐに接続されておｐ、ミシン回転に同期し
て発光ダイオード１ｓの光をベースに受けて鋏端子Ｃｐ
に信号を与えるようになっている。ＮＡＮＤｌｉ路（Ｎ
ＡＭＤＩ）　　は単安定回路ＭＭ！のリセット出力端子
Ｑ會一方の入力端子に接続するとと％　Ｋ　＊　Ｎ　Ａ
　Ｎ　ｏ闘、路（ＮＡＮＤ２）の出力端子と他〇一方の
入力端子とを接続し、その出力−子をラッチ回路Ｌ８の
トリガ用端子ＣｐＫ接続している。ラッチ回路り、は第
１図のタイ建ングパツ７アに相幽するものであり（第５
図におけるラッチ回路りも同じ）％静的記憶装置ＩＬＯ
ＭＩＯ出力端子のうちアドレス変更信号を構成するり、
〜Ｄｌ　　がそれぞれラッチ回路Ｌ１の入力端子ｄ、〜
ｄ、に接続されてｔ’　Ｄ　ｈ　＃　）リガ用端子Ｃｐ
にクロックパルスが与えられるとその立上夛で上記入力
がそれぞれＥ、〜Ｅ、にラッチされ、該出力Ｅ、〜Ｅ−
はそれぞれ静的記憶装置ＲＯＭｌ０アドレス指定用端子
の、〜・、０うち各員い目毎にそのデータが変化しうる
可変部端子・、〜・４　およびムＮＤ−ＯＲ回路（ＡＮ
Ｄ−ＯＲ）ｔ−介して同時に変化しうる可変部端子・、
に接続されている。またラッチ回路り、の出力端子のう
ち一１Ｂ、は静的記憶装置ＲＯＭＩＩＩＩ）アドレス指
定用端子・、〜・、のうち模様選択信号に応じて固定さ
れる拘束部端子・、、ｅ。

ｅｃ＊続されてシシ、上記・、〜ｅ、で静的記憶装置Ｒ
ＯＭｌ０アドレス指定信号を構成している。静的記憶装
置ＲＯＭＩは・、〜・マで構成され：ｂ１組のアドレス
指定用信号に対応して３組の信号を予め記憶しており、
前記アドレス変更信号の他に縫い回制御信号即ち振巾制
＠信号り、〜Ｄ、、　ｋよび送ル制御信号Ｄｏ　−Ｄｓ
ｓ　ｔ−構成し、これらの信号のそれぞれが模様形成装
置１４ｅＣ）振巾制御入力端子ｆ。

〜ｆ４および送夛制御入力端子ｆ、〜ｆ、に与えられる
ようになっている。静的記憶装置ＲＯＭＩ　（および第
４図、第Ｓ図Ｏ凡ＯＭｇ、ＲＯＭＩ）は読み出し専用の
ＩＣメモリであるが、書龜込み、読み出し可能の他のメ
モリでもよい。なおＷｅ・　は制御回路用直流電源であ
り、ＩＬ、　〜Ｉｔ、（同様にｊＩ　＠　ｍ！１０　Ｒ
＠　〜Ｒｚｓ　）は通常使用される制限抵抗である。

第４図は縫い呂模様制御回路の別夾施例であり、第ｉｇ
のブ讐ツク実施例と異なる主要Ｓを説明すると、ラッチ
回路り、ａの入力ａ、。

ａｌ、ａｌＫはそれぞれムＮＤ−ＯＩＬ回路（ＡＮＤ−
ＯＲＩ）〜（ムＮＤ−ＯＲＢ）の出力を接続してあシ、
鋏各回路の入力はダイオード！トリックスの各出力Ａｅ
　ｓ　Ａ１　ｓ　Ａｌと単安定回路ＭＭＩのセット出力
Ｑとで一方の対をなし、該回路のリセット出力Ｑと静的
記憶装置ＲＯＭ意の出力り、、Ｄ、、Ｄ、とで他の一方
の対をなすよう構成している。静的記憶装置１１ＬＯＭ
！のアドレス変更信号はＤ０〜Ｄ４　　よ、ｂｔｂ、ラ
ッチ回路Ｌ１　の入力端子ｄ、〜ｄ、に４見られるとと
もにｄ、、　ｄ、、　ｄ、は前記の如くＡＮＤ−ＯＲ回
路（ムＮＤ−ＯＲＩ）〜（ムＮＤ−ＯＲ’ｌｒ）の各入
力をなしている。またｓ　ＤＩ　　は判別信号端子でエ
ツジトリガの７リツプ７０ツブ回路Ｆの入力端子りに接
続され％　建シン回転毎に判別信号り、はラッチ回路Ｌ
１＆％Ｌｅａのいずれかに選択しラッチさせる。該ラッ
チ回路り、ａ、Ｌｌｍは第３図におけるラッチ回路し。

と同様にタイミシグバツファをなす。

第Ｓ図は縫い目模様制御回路の更に別の実施例であって
Ｓ　ｇ　Ｓ図ブロック実施例と異なる主要部分ｔ−説明
すると、ダイオードマトνツタスＤＭ！の出力はム、〜
ム８．よＩ→、）ムＮＤ＠路（ＮＡＮＤ４）の各入力Ｋ
するとと４Ｋ］！ＫＮＡＮＤＷＡ路（ＮＡＮＤ＠）〜（
Ｎム）ＴＤＩ襲）の各一方の入力となル、その各出力ｔ
９ツチ励路りの入力端子４〜ｄ工Ｋ１１ｌｌている。

静的記憶装置ＲＯＭ１の出力り、〜Ｄ１１　はその値を
反転して模様形成装ｍｌ＠０４）入力端子ｆ、〜ｆ、に
接続されるとともｆＣ＠ＨＡＮＤｌｉｉ１１１１（ＮＡ
ＮＩ）Ｉ）〜（ＮＡＮＤｌｌ）０弛〇一方の端子に接続
されている。ラッチ回路ＬＯ出力端子鳶、〜”ＩＩは静
的記憶装置ＩＬＯＭＩＯアドレス指定端子・、〜・３．
に鎖続畜れてｉる。静的記憶装置凰ＯＭｍは出力制御用
端子Ｉを備えておシ、模様選択スイッチｓ１〜ｓ１を押
しているとＯ音出力し、放すと入力に対応して記憶され
ている信号を出力する。

次に模様とコードとの関係〇−例を菖−閣示に９１１第
３図を参照して説−すると、左側に示した模様はａ位置
を始点としてｒ位置を終点とするものであシ、右側の表
に、各縫い■に対応して静的記憶装置１０Ｍ１４Ｄ端子
・。

〜・―が指定するアドレス；−ドと、そのアドレスによ
って読み出されて端子０１１〜Ｄ□に出力する送参制御
信号（：ｆ−ド）と、これト同一アドレスによって同１
１に読み出されて端子Ｄｓ、〜Ｄ、に出力する振幅制御
信号（コード）と、更にこれらと同一アドレスによって
同時に読み出され静的記憶装置ＲＯＭＩにおけ１次位の
縫いＩ音指定するために端子り。

〜Ｄ、に出力するアドレス変更信号即ち次位アドレスコ
ードとが列記しである。島送如及び針振幅における量の
欄はこれらのコード會１・進数で表わしたものであり、
島送９食は送〕・のと１１′を量Ｏとし、勢過最大量ｔ
１５とし、後進最大量Ｖｒ−１８としその間１ｓ。

部分した歓列で表わしてお勤、それぞれり、。

〜Ｄ、ＩよりなるコードＯ１の補数％即ちその壱ビット
について・ｔ−１に％１會Ｏにお自かえたラード食型め
、その＝−ドの１０進数から１６を差し引いて求めた値
になってｈ；ｂ。

針振幅量は、図の右端１ｏ、左端を３６とじその間ｔｓ
ｏ等分し良数列で表わしてシ）。

それぞれＩ）ｎ〜Ｄ、よ）なるコードの１６進数になっ
ている。第６図の右側に示した表において、例えば縫い
１ｍの欄の送多と振幅０各：２−）’　０１０１０　と
０１０１１　と対１１す次位アドレスコード１００１１
Ｇ＃ｉｂ＠０アドレＸＣ＋下位６ビツトとして与えられ
る。この表において送多制御コードは振幅制御ブードと
対をなして読み出されるが、模様形ｊｉ！に轟ってはそ
の封管なした振幅制御コードによって形成される縫い目
のつぎ０１１１／％ＩＫ対して作用する−例えば１欄に
おける送ｐ制御コード０１０１Ｇはａの縫い目からｂｏ
ｉｉｖｈａに移行するときの布速ｐ量として制御するも
０である。

次にミシン回転毎Ｋｌｌ′様形成装置に縫い目信号を与
える方法を説明する。第３図ＫＴｈいて模様選択スイッ
チｘｔ−ｊｙｏいずれか例えばスイッチ２・七オンする
と、第１ステンプとしてダイオードマトリックスＤＭＩ
のエンニードされた出カム３、ム３、Ａ、の信号はいず
れか１つがＯになるのでＮＡＮＤｌｐｌ路（ＮＡＭＤＩ
）Ｏ出力は１となｐ％単安定−路ＭＭＩ會トリガしてそ
Ｏセット出力ＱＯ信号はラッチ（ロ）絡り、ｌ）リガし
てダイオードマトリックスＤＭＩＯ出カム、％Ａ１　ｓ
ム、の信号１０１ｉラツチし、且つ線信号ｔＡＮＤ−Ｏ
Ｒ１ｇｌ路（ＡＮＤ−ＯＲ）の一方の端子および静的記
憶装置ＩＩＩＬＯＭＩのアドレス指定用端子ｅ！、・、
に与える。遅延−路ＴＤは単安定回路ＭＭＩよｐ遍れて
出力食出すＯで遥延回路ＴＤが出力される壕でムＮＤｌ
ｉｌ路（ムＮＤ）　　は１１出力してラッチ回踏り、會
リセットする。よって前記ラッチ回踏の出力Ｅ１〜ｌｃ
、はすべて０となシ、直接を大は鳶、に関してはムＮＤ
−ＯＲ回路（ムＮＤ−ＯＲ）　　ｔ−介して静的記憶装
置ＲＯＭｌ０ア　　　　゛ドレス指定用端子θ、〜・ｓ
ｔｏとする。以下これら端子Ｏ１！号を第１表に示す。

こＯと自のアドレス指定用端子・、〜・、０値号１００
０００００　　Ｋ対応する出カＤ、〜Ｄ、信号は、以下
のステップで他に影響することなく切替わるので意味を
持たない、第３ステツプとして一定時間経過して達観回
路！Ｄが出力されるとラッチ（２）路り、のリセッＦ用
端子鼠の信号はなくなるが、単安定回路ＭＭＩＯリセッ
ト出力ＱおよびＮＡＮＤｌｍｊｌｌ（ＮＡＮＤＩ）がＩ
Ｋなっているのでラッチ回路り、はり竜ツトされている
。一方、静的記憶装置翼ＯＭＩのアドレス指定用端子・
、はムＮＤ−ＯＲＩ回路（ムＮＤ−ＯＲ）ｔ−介してダ
イオードマトリックスＤＭＩの出カム、の信号１ｔ−受
ける。上記によるアドレス指定用端子・！〜・、０値号
１Ｇ１００００４１　　に対応する出力信号のうちアド
レス蛮史用り、〜Ｄ、の信号管以下に述べるステップで
静的記憶装置ＲＯＭｋ□アドレス指定用端子ｅ、〜・、
に新しい入力信号として与える。即ち＠３ステップとし
てｊ［Ｋ一定時間経過して単安定回路ＭＭＩＯ動作が終
了すると、ＮＡＮＤ回路（ＮＡＮＩ）り　　（ＮＡＮＤ
３）を介してラッチ回路Ｌｔにクロックパルスが与えら
れ、前記第８ステツプのアドレス変更用り、＃Ｄ、　の
信号ｔラッチしてり、〜Ｄ。

Ｏ償号管静的記憶装置ＲＯＭＩのアドレス指定用・、〜
・、の傷＊Ｃ第１表においてＤ４〜Ｄ、で表わし、本実
施例においては０００１０）として与え、・嘗〜・。よ
りなるアドレスコードは本実施例においては（）内に示
すととく１・１０００１Ｇ　　となる。このときの・ｌ
の値ｌは端子１．０値に基づいている。上記のアドレス
指定用・マ〜・、の信号に対応する該出力のうちアドレ
ス変災用り、〜Ｄ、の信号はラッチ回路り、に入力され
るが、新しいパルスＯ立上９が与えられないのでラッチ
されない、第４ステツプとして東に一定時間経過して遅
延−路ＴＤの動作が終了すると、静的記憶装置ＲＯＭｌ
０アドレス指定用端子・。

はラッチ回路Ｌ’ｔ　ｏ　ＡＮＤ−ＯＲ１ｊｌ！ｉ路（
ＡＮＤ−ＯＩＬ）を介して静的記憶装置゛凰０Ｍｌ０出
力り、の信号（菖１表の前記Ｄ４〜ぺ　と対をなして出
力されるところのＤ′１）ｔ−受け、上記のアドレス指
定用・マ〜・、の信号（本與施例においては第１表ＯＯ
内に示す１０１０００１Ｇ）に対応する出力り、〜Ｄ、
　の信号が出される。

即ち第２ステツプの出力り、〜Ｄ、の４１勺が第４ステ
ツフ゛の出力Ｄ□〜Ｄ、の信号を決定する。このことは
、＃１２ステップにおいて決定されるアドレスコードが
、そ０上位１ビットが模様選択コードであ〉、他のビッ
トがラッチ回路り、のリセットに基づ〈値、この場合Ｏ
であることによって模様選択コードに択一的に対応せし
め、よって第８ステツプにおいて決定式れるアドレスコ
ードが模榔遺択を行うものである゛が、そのとき読み出
される員い目側伽伯号は模様形成装置１０ｔ−作動させ
ない、ｍち、第１〜第３ステツプにわ九っての出力Ｄ１
１　”　ｕ、の各信号は４１ｉ蒔関に第４ヌテツグの該
出力信号に移行し、一方、４に様形成装ｆｉ１１０は機
械的動作をもっていて応答が逼いＯで影響を与えない。

＃Ｉ４Ｉ４ステラ縫い一制御用ＤＩｌ〜Ｄ、Ｉｊ）＠Ｉ
号は最初の縫い目の信号として模様形成装置ｌＯに与え
る信号であり、このと塵のアドレスｆ東用り、　’−Ｄ
。

Ｏ信号は第！１１＠の縫い目の九めのアドレスｔＩＩｍ
定する信号である。上記した如くＡＮＤ−ｏｍａ＊ｃム
ＮＤ−ＯＲ）は静的記憶鰻重ＲＯＭｌ０アドレス構成ビ
′ット　・。〜ｅ、に模様遺択儂号ｔ＆映させた後、縞
１〜第４ステップを経て以後アドレス変更用の（１号Ｄ
ｓ　を与えるようにし危切替手ｔｔ−なしている。ミシ
ン−１毎にホ））ランジスタ１４は、そのベースに発光
ダイオードｌｆｔよル光ｔ−受けて導遇し、単安定簡略
ＭＭ２のリセット出力端子Ｑより負ＯパｋＺを発生しＮ
ＡＮＤＭｊｌ（ＮＡＮＤ３）を介してラッチ回路り、に
正のパルス【与え、上記アドレス変更用り、〜Ｄ、の傷
号ｔ−ミシンー転毎にラッチして次々と縫い目ｔ−［１
！指定し、前記第４ステツプのアドレス【指定し九とζ
ろの第２ステツプの出力ＤＩＳ〜Ｄ、信号が最後の縫い
目制御信号とな■０返し模４１を形成する。

つぎに第３図の制御回路に＆け為靜的記憶装置ＲＯＭＩ
の記憶内容と、第６図０１１１１が形成されるときの峡
記憶装置の読み出し順序を説明する。絹２表は静的記憶
鋏置ＲＯＭＩ内に訃けるアドレス・、〜・、に対しする
各制御データ配列町り−１ｌｌｔ示すｔのであ〉、布速
ｐと針振暢の各制御データは縫い目ａ〜ｒに対して第６
図とｌ１ｊ−であるので省略しである。絡２光は第６図
におけるデータが縫いｔ４ａ、ｂ、ｅ・・〜・・の拳に
配列しであるのに対して静的記憶装置１１０Ｍｔの記憶
拳に配列しである。よってアドレスコードが小がら大に
整然と配タリされている。そして各アドレスの上位２ビ
ツトのコードが１０ａち９８図の模様選択スイッチ２２
と２−とがそれぞれ指定する３ビツトのコード１０Ｇと
１１）１の上位３ビツトがｌＯであるところのデータを
示している０表中細い−と次位アドレスの９！欄はスイ
ッチ！冨によって指定され、るデータ欄であ）、そＯ記
載を省略し喪ものである。模様選択スイッチ１−が操作
されゐと、端子ム、。

＾、４　よ〕出力される模様選択コード１１１によって
前記の如く無雪ステップにおいてアドレス；−ド１０１
０００００　　が指定され、そのアドレスによって読み
出されるところの端子り、〜Ｄ、よｐなる次位アドレス
コード１０００１０　　社第１表纂４ステップの如くア
ドレス１１０１０００１０　　に指定する。即ち無雪ス
テップにおいて第８表のアドレスコード１ｏｔｏｏｏｏ
ｏ（最後の縫い目ｒ用）が指定されてそのアドレスコー
ドによって絖み出され友縫いＩｒ用制御データはＩＬ＆
形成鋏置装００動作會を危ないで該データと対ｔなす次
位アドレス１０００１Ｇがアドレス１０１０００１０を
指定して最初の縫い目ａ用データが読み出されて模様形
成装置１０１動作させる。以下書ジノ回転によってホト
トランジスタ１４の動作毎にアドレスを進めてす、　ｃ
、　ｄ・・・　と縫い目制御データｔＳ次読み出しては
次位アドレスを指定し且つ縫い醐形成装置１・を動作さ
せて各縫い目を形成する。なお模様選択スイッチ２２が
操作され次ときには、第１ステツプ即ち選択された模様
の最終縫い■用として第３表の冒−のアドレス１０００
Ｇ（１００が指定されて引続きそＯ−の次位アドレスが
最初の縫い目を指定し、以後１１１０９！一會頴次指定
するようになっている。他の模様選択スイッチ２１．２
重％２４．２重％！７が操作されたときには、第２！Ｉ
と同様にして且つアドレスの上位３ビツトよｐなるコー
ドが互いに異なるとζろの表（図示せず）が指定されて
使用され、その表のアドレスの下位暴ビットがｏｏｏｏ
ｏであるところのアドレス即ち第寓表の冒ｌＩ壕友は縫
い目ｒに相蟲する欄のアドレスが第２ステツプとして指
定され、以下同様のステップでｉｓか形成されゐ、上記
の如くこの＠路は以下の特徴を兼ね備えている０例え＃
１ｚｓｓのアドレスを持つ静的記憶装置翼ＯＭＩに対し
て２５６ｇ２’即ち８ビツトＯアドレス會必費とするが
、上位２ビツト・１％・！　ｔ−固定し％＊ａの模様（
この場合２個）で可変出来為領域（この場合６４個）に
対し、アドレス変更信号のビット喪さｔ決定し記憶出来
ｈＯで、アドレス変更信号Ｕ＠４−１’からして６ビツ
）１使用すればよいことを示している。即ち、静的配憶
装置ＲＯＭ１４Ｄアドレス指定用・、〜・、はこれと組
をなすアドレス信号の上位２ビツト　・・、・ｖｔ＠ｚ
ｌ！Ｏ如く例えばＩＯＫ固定した状態で６４個ＯＨ−ド
００得るが、１つの横様を選択することは腋アドレス・
マ、・、１・ｌ會１０１０如（一定することであル、咳
・、を固定する条件はＯか１のいずれかｔＦＩＵ定する
ことでおるので上記６４個のコードの中で２つＯＳｍ。

第３表においては模様選択コード１０Ｇ　　と１６１を
記憶しその記憶内容量即ち２つの模様の針数の合計が６
４針以下の組み合わせであればよいこと會意味している
。纂２表においては模様選択スイッチ２６によって１−
個の縫いＩｔ指定するので、模様選択スイッチ３重は表
の空欄の４＠＠の縫％ｎｌを指定し得る。即ち簡単な模
様と被雑な模様を有効に組み合わすことができる。

次ＯＩＩ施例として前記可変領域音別に定めず静的記憶
装置ＲＯＭｌ０記憶容量以内であればアドレス指定出来
る方法を第４図によ）＊＠する。静的起憶鋏ＩＩＲＯＭ
ＩＩＯ出力端子のうちＤ４〜Ｄ、はアドレス変更信号と
してアドレス・、〜・ｍｏ４ｒビットに１対１で対応す
るビット信号であり、Ｄ、はアドレス変更信号としての
判別信号であｐ、アドレス・４〜・、ｔたは・、〜・、
のいずれ會変えるかを選択する信号、である。＊＊ａ択
スイッチ３１〜８１０いずれかをオンすゐと、第３閣と
同様に第１ステツプとして単安定１１１１ＭＭｍはトリ
ガされダイオードマトリックスＤＭＩＯエンコードされ
た出カム１．ム、、ム、はそれぞれＡＮＤ−ＯＲｌｉｄ
路（ムＮＤ−０凰１）（ムＮＤ−ｏｓｓ）及び（ムＮＤ
−ＯＲＢ）を介してラッチ回路り、ａの入力端子＆１、
ａｌ　％　＆＠に与えるとと−に、ラッチ回路ｔ、、ａ
　１リセツトして静的記憶装置１０Ｍｍのアドレス指定
用端子・、〜・、ｔｏにするａ　＊　Ｓステップとして
一定時間経過して遅延回路ＴＤが動作するとＯＲ（ロ）
路（Ｏ凰）を介してラッチ回路Ｌ＠＊ｆ：トリガし、ダ
イオードマトリックスＤＭＩの出カム寓。

ムｓ　−Ａ４０（１号をラッチして静的記憶装置１０Ｍ
１ｉ４Ｄアドレス指定用端子＠Ｖｍｌ＠、ｅ。

に与える。更に一定時間経過して単安定回路ＭＭＩ、遍
延回路ＴＤは動作が終了し模様選Ｎｏ設定は終了するが
、アドレス指定用端子・！、・６、・ｌＯ値は変わらな
い。上記のアト。

レス指定用ｅｇ〜・、の信号に対応する出力り、―〜Ｄ
、は最初Ｏｉｉい目制御信号であシ、Ｄ、〜Ｄ、はＲ＠
＠ｔ）縫い目のアドレスを指定すみ信号でありｓ　　Ｄ
ｌは骸アドレス指定傷１０行先を指定する判別信号であ
る。上記ムＮＤｍ％ＣムＮＤＩ）、（ムＮＤｘ）のそれ
ぞれ一方Ｏ入力は常時０になっており、ホトトランジス
タ１４が導通すると１になり、同時にフリツプフロツプ
回路Ｆはトリガして判別用り、の信号１を受けたときは
腋セット出力端子Ｑよ）出力しム）ｉＤ油回路ムＮＤＩ
）、０１１ｍ路（ＯＲ）ｔ−介してラッチ回路”＊ａｔ
）リガして意香目の縫い＠Ｏアドレス変更用のビット信
号出力Ｄ４％Ｄ、、Ｄ、の信号管ラッチして静的記憶装
置ＲＯＭｌ０アドレス指定用端子・マ。

・・、・露に与える。同様に４’ｌｌ別用り、　Ｏ信号
ｏ１受けたときはアリツ１フロツ１−１１Ｆｃ）リセッ
ト出力Ｑよ〉出力しムＮＤａｌｌ（五ＮＤ雪）を介して
ラッチ−路Ｌｍａｔ）リガして３書圃Ｏ縫い目のアドレ
スを更用のビット信号出力り、〜Ｄ、のイｌＩ号ｔラッ
チして静的記憶装置１１０Ｍｍのアドレス指定用端子・
６〜・・　に与える。同様の動作をイシンＯ１１転１１
に行なって縫い目極様が形成される。このようにして記
憶＠＠ＲＯＭ２は６ビツトのアドレス変　、更用端子り
、−Ｄ・の信号によって８ビツトＯアドレス・、〜・。

の信号【指定で龜る。

よって選択され九模様につ−て指定可能なアドレス数は
！’＝４６６　であり、静的記憶装置凰０Ｍｌ０記憶容
量以内において任意にアドレス指定できる。

つ「に［４１１０制御妓置における静的記憶装置１０Ｍ
Ｉｃ）ｌｋ！憶内容と、第６図に示したと同１１に縫い
目ａ’、　ｂ％Ｃ・・・・・・で示される模様が形成さ
れるときの該記憶装置の読み出し験序をｌＩｌ＠する。

第３表は静的記憶装置ＲＯＭｇ内にシけるアドレス・、
〜・、に対応する各制御データ配列例〇一部を示すもの
でＴｏシ、島送ｐと針振幅の各制御データは省略しであ
る。そして便宜上アドレスの上位３ビットＯ；−ドが０
００．０１０．１０１であるところのデータのみ【示し
ている。表中縫い目と次位アドレスの空−はこむで説明
する模様以外Ｏ模様に使用されるデーターであ夛、その
記載を省略し九ものである。前記し九如く換様選択スイ
ッチ意１−，１Ｆで選択されて指定されるアドレスコー
ドは、その下位Ｓビットが０００００　ｍｌ）Ｍｉｌｌ
）（１）（２）（３）０各菅−の；−ドのいずれかであ
り、そのアドレスコードが選択され友横ＩＩＯ最初Ｏ縫
いｌを指定する。

模様選択スイッチｊ！６が操作されると、前記した第２
ステツプにおいてアドレスコード１＠１０００００　　
が指定され、そのアドレスによって読み出されるところ
の縫い目ａ用制御データは４１様形成！ｌｌ１１０を動
作させる。そして前記データと対１１す次位アドレスは
判別ＰＡＤ、がＯであり、以下Ｄ４％Ｄ、、Ｄ、、Ｄ、
。

Ｄ、が０００１０であるのでラッチ回路り、ａは新たな
データをラッチすることなく、ラッチ１ｏ１ｊｌ　Ｌｅ
ａはホトトランジスタ１４０立下〕儒号とともに廖■た
なデータ０００１０　１ラツチしてアドレスコード１０
１０００１Ｇ　　が指定され１ｍい目す用データが読み
出されて模様形成装置１１０ｉ動作させる。そして諌デ
ー声と対ｔなす次位アドレスデータは判別用ＤＩが１で
あり、以下Ｄ４、Ｄ、、Ｄ、、ＤＩ　ｓ　ＤＩが０００
１０であるのでラッチ回路Ｌｅｍは新友なデータをラッ
チすることなく、ラッチ回路Ｌ１はホトトランジスタ１
４の立下り信号とともに新たなり、　、　Ｄ、　、　Ｄ
、のデータｏｏ。

をラッチしてアドレスコード０００（１００１０が指定
され縫い目Ｃ用データが読み出される。

以下同様にしてｄ、　ｅ％ｆ・・・と縫い目が進行する
。そして本実施例においてはｉｉ＠３１ｉ！（１１゜（
２）、　（１）内のみを指定する如くにに−・しである
が同一模様において、アドレスの上位３ピツＦが０００
，０１Ｇ、１０１以外のアドレスを指定し得ることは当
然である。

次に縫い自制ａｍ号をアドレス変に信号として用いた実
施例をｆｓＳ図について説明する。

模様選択スイッチ２１〜２７のいずれかをオンするとダ
イオードマトリックスＤＭ２の出力端子ム１．〜ム、に
は最初の縫い相信号が入っているアドレス指定指定する
ための信号が出力１れる。前記出力端子ム、、〜Ａ、は
いずれかが・になっておりＮＡＮＤｌ路（ＮＡＮＤ４）
は動作し、ＮＯＲ回路（ＮＯＲ）ｌ介して静的記憶＊ｔ
ＲＯＭ３の出力制御用端子！８を０として＃ＲＯＭ３の
出力端子ＤＩｌ〜Ｄ、はすべて０となり、その出力を反
転してＮＡＮＤ回路（ＮＡＮＤ６）〜（ＮＡＮＤ１５）
の一方に１會与えておシ、よってダイオードマトリック
スＤＭ２の出力端子ム、〜ム、の信号の反対の値をラッ
チ回路りの入力端子４ｓ〜櫨、に与える。ＮＡＮＤ　Ｉ
Ｐ！回路（ＮＡＮＤ４＞の出力は単安定（ロ）路ＭＭＩ
および少し遅れて遅砥（ロ）路ＴＤｔ動作させ、その立
上りでラッチ回路Ｌｉ）リカし該入力端子ｄ、〜ｄ、Ｃ
）（ｌ會うッチして静的記憶装置ＲＯＭ３０アドレス指
定用端子ｅ＋ｉ〜ｅ＠　ＶＣ与える、しかし模様選択ス
イッチ２１〜２７のいずれかが押され続けているか、或
は単安定（ロ）路ＭＭＩが動作している間は静的記ｔｍ
ｉ装置８０Ｍ３の出力り、、〜Ｄ。

信号はすべて０である。前記スイッチ！１〜２７が切ら
れ一定時間経過するとＮムＮＤＱ路（ＮＡＮＤ６）〜（
ＮＡＮＤＨＤのダイオードマトリックスＤＭ２からの入
力はｌとなり、また静的記憶装置ＲＯＭ３の出力制御用
端子ＥがＩＫｔつて皺出力端子Ｄｌｌ〜Ｄ、からは上記
アドレス端子・１．〜・、Ｏ値に対応して記憶された信
号を反転して出力し、模様形Ｍ、Ｗ＆置１０に与えると
ともにＮＡＮＤ回路（ＮＡＮＤ　６）〜（ＮＡＮＤＩＩ
）Ｋ与え％再び反転して即ち元のり、ｓ　”＝　ＤＩの
値に戻してラッチ回路りの入力ｄｌｌ〜ｄ、に与える。

模様形成装置ｌＯには静的記憶装置の出力端子り、、〜
Ｄ、の値を元に戻して腋入力端子ｆ・〜ｆ０　　に与え
る。

々シンが回転すると単安定囲路ＭＭ２、ＯＲ回路（ＯＲ
）を介してラッチ回路Ｌｔ動作し、該入力端子ｄｌｌ〜
ｄ、　（Ｄ上記値ｔラッチして静的記憶装置ＲＯＭ３１
のアドレス用端子・、１〜・、に信号【与える。建シン
姑転毎に同様１ｋＷｋ作を行なって縫い目模様が形成さ
れる。

このｗＡ路のもう一つの特徴は静的記憶装置１０ＭＩの
出力がＯのとき即ち模様選択スイッチ８１〜ｓ１のいず
れかを押しているとき會例えば針ｍ＠Ｏ，送）量一定の
直線縫いとしておくと、咳スイッチを押している間は直
線縫い【行ない、該スイッチを放すことによって該スイ
ッチで選定され九縫い■模様が得られ、これらの断続的
模様を形成することができる。

以上の如く本発明によれば、模様データＯステップ数は
ＪａＩａｔ−繰ｐ返す九め０４１別な；−ド會必賛とし
ないなどで節約で自、そして模様選択データと模様デー
タの配列は模様が構成する針数に影響されゐことなく、
そのアドレス位ｔ’を任意に設定で自、且つ静的記憶装
置内で次のアドレス指定音して行くのでアドレス記憶装
置など外部装置を用いる必要がなく、よって静的記憶装
置は、縫―可能な槙ａｔ変えるーために、前とは異なる
データを記憶したものに褒える場合、個々の単位模様が
構成する縫い目数が前のものと相互に異なっていてもタ
イミングバッファなど関連要素の変更なしに変え得る％
Ｏ″ｅ６Ｊ）、模様選択スイッチが先頭縫い目だけを指
定すれば以後の制御をなし得るのでミシンの横積を変え
るなど模様の変更に伴う静的記憶装置の交換が簡単であ
る。また静的記憶装置はそのアドレス変更信号専用の構
成ビットを極力少なくし九上で種々の縫い目数の各模様
を効率よく記憶出来る。

【図面の簡単な説明】

第１図は本発明の基本的構成図、第２図は本発明のミシ
ン概略図、第３図は本発明に係る縫い目模様制御回路図
、第４．５図はその別夾施例の回路図、第６図は＃ｇ３
〜Ｓ図の回路を用いて縫い目積Ｉｌｔ作成するための各
コードと縫い目との関係を示すものである。 図中、１Ｇは模様形成装置、ホトトランジスタ１４は同
期信号発生ａｍの生皮る簀素、模様選択スイッチｇｌ−
１７は模様選択部材の主たるｌ！累、ＲＯＭ！は静的記
憶装置、ラッチ回路り、＆及びＬｅｍは第１及び第２の
メイミングバツ７アである。 特許出願人　　蛇Ｏ目ミシン工業株式会社発　　明　　
者　　　真　　　壁　　　八　　　部間　　　　　　　
　　疲　　　辺　　　−夫四　　　　竹野谷　英　明 同　　　　　　　　　　柿　　　沼　　　憤　　　茶間
　　　　　　　　　久　　　米　　　年　　　紹代理人
弁理士　　　盲　　　原　　　省　　　ミー　　弁謹士
　　　吉　　　鳳　　弘　　子第１表 丁続補正書 昭（１１にｔ、７．、、．０月／［］ 特ｄ′曲長１：１’＋　　Ｉ杉　・Σ１１　　夫　　殿
（特０１１１番１’ｔ’ｌｔ　　　　　　　　　　　　
　　　　　殿）：３．　　？１１ｉ＋ｌ：をＪ−ると　
　　　　　　　　特　　許ｉｋｆ’１ツカ関係　　　　
　　出願人（２２４）蛇のロミシニ・工業株式会社１代
理人 中・、・都中１力１／銀叶３１１１５番１２シシ゛；、
Ｐ□　　籠−詰’５６２１　４１１３１　１代ノ（）ｄ
ビ１．１１　　原　　省　　三 ：）　　子山１１．命合（）月１１１ 昭　４．１１　　　　≦）’−−−−−Ｊ＋−−→士ｆ
’、　　ｉｄ＋　＋ｌのχ１諺”、４　、、ｉｌｌ鉤、
炎夕今勺’ｔｔすＡ居γｌえ％ノア、　ｈｌｉ正の内容
　別紙・のとおり補　　正　　　内　　　容 本願明細１第３０頁３行目にｒＬ、ａＪとわるをｒ　Ｌ
ｅａ　Ｊと訂正する。

Claims (1)

1. 【特許請求の範囲】 布と針との間の相対位置を変化させ縫目によ砂模様を形
   成する模様形成装置を設は複数ｏｉｉｉｉｉ模様を形成
   可能にしているミシンにおいて。 前記複数の縫目模様の中から所望ｏｓａｉを選択する曳
   めに操作され選択され九模様に個有な模様遥択償号ｔ−
   発生する模様選択部材と。 前記模様形成装置管制御するために縫目制御信号う信号
   管電子的に固定記憶しているＩＩｔＫして該記憶装置０
   ７ドレス會指定すゐアドレス信号の個々に対応して連続
   した各員Ｉｏためｏｍａ制御＠考と該各員目Ｏ次位Ｏａ
   １ｍの縫目制御信号を指定して読み出すためのアドレス
   変更信号とｔｌｌＫして記憶し諌アドレス変更信号は前
   記アドレスの各ビットに１対ｌて対応するピッ）信号と
   前記アドレスの予め定められ九被数から碌る領域ｔａ目
   毎に選択して前記ビット信号を該各領域のいずれかに割
   当てるための判別信号とを含んで表り且つ轟該模様の最
   終ｏｎａｏｎ目制御信号と組をなすアドレス変ｊ！信号
   は轟該模様を繰〉返し形成するえめに当該模様の最初の
   縫目の縫目制御信号を読み出すためのアドレス信号をな
   して閉ループを構成せしめている静的記憶装置と、 ミシンの回転に同期して縫目毎に電気信号を発生する同
   期信号発生装置と、 模様選択信号に前記模様選択信号のデータ管書き替え記
   憶して該データを前記静的記憶装置の前記領域の特定さ
   れた一つに割轟て且つ模様選択時に引続き以後前記アド
   レス変更信号を一時的に受止め前記電気信号の発生と前
   記判別信号の領域の指定とに応じて前記ビット信号を前
   記特定の領域に与えてアドレス信号ならしめる第１のタ
   イ建ングパツファと、 模様選択時にリセットされ以後前記アドレス羨頁ＩＩ奇
   を一時的に受止め前記電気信号の発生と前記判別信号の
   領域の指定とに応じて前記ビット信号を前記特定の領域
   以外のｍ諒領域に与えてアドレス信号ならしめゐ第２０
   タイ建ンダバツフアとｔ設けて