JPS58128731A - 半導体素子電極形成方法 - Google Patents

半導体素子電極形成方法

Info

Publication number
JPS58128731A
JPS58128731A JP996582A JP996582A JPS58128731A JP S58128731 A JPS58128731 A JP S58128731A JP 996582 A JP996582 A JP 996582A JP 996582 A JP996582 A JP 996582A JP S58128731 A JPS58128731 A JP S58128731A
Authority
JP
Japan
Prior art keywords
etching
layer
mask
metal layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP996582A
Other languages
English (en)
Inventor
Haruo Yamagishi
山岸 春生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP996582A priority Critical patent/JPS58128731A/ja
Publication of JPS58128731A publication Critical patent/JPS58128731A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、金属マスクを使用してケミカルドライエツ
チング(CDK)法を施す半導体素子電極形成方法に圓
する。
〔発明の技術的背景〕
半導体素子1に極を形成する折、金Th層幇に尚融点遷
移金属層をエツチングすることに祉困難な点が多く、こ
のため柚々の方法が開発され使用されている。
ドライエツチングは、ソリューションエツチング≦;比
較して種々利点を備え、待じcDz@は、その%徴が生
かされて半導体−子製造プロセス6二威力を発揮してい
る。
〔背景技術の問題点〕
しかしこの0DIC法(二も欠点がおる。1ずエツチン
グのマスクとしてレジスト膜を使用し、エツチング終了
彼このレジス)Mを剥離するのであるが剥離が完全≦二
行なわれない一合が起るのである。
このことけその後の工杵に支障をきたし、女足な工程を
なさない。またCDK法ではその装置構成の特徴として
、通宮エツチング時の被エツチング基体温度な峯温に近
くしている。−力高融点透秒金Jltについては、被エ
ツチング誂体の温iを若干上昇さゼ エツチング速度を
あけること5:より、室温附近でのエツチング6二比較
して短時間で再現性良好区二安定にエツチングされるこ
とが41明している。この外温Fi仮エツチング基体表
面を例えば白色光ll二よって光照射することでさせて
いる。
このようなレジストマスクの剥離m−を克服するため%
  zr%H/ s Or等の遷移金属がODN法によ
りほとんどエツチング不能という点でエツチングマスク
に使用される。又ムUはおる種の条件、例えばマイクロ
波電力があまり大きくない場合、エツチング所要時間が
短い場合等i二十分マスク効果が期特出米、実際の素子
製造工程C使用されている。
しかしこt′L等金11I4膜をCDIマスクに使用し
、そのま\マスク金属層のt[に同極或いは異種の金属
線を被層して引張り強度を測定したところ、CDICマ
スク5二使用しない即ちマスク金属層の表面かエツチン
グガスに晒されない場合に比較して接着強度が省ること
が判明した。%I:ムUをマスク区二使用した場合にこ
の傾向が強い。
仁の事情をAu / Ta / GaA@糸プレーナ型
ショットキ ダイオード製造プロセスを例じとって簡単
に説明する。まず過亘処埴を施したGa AB基体表面
g二〇VD PEG腺を堆積【7た後、写真蝕刻法でP
EG展i二所望の寸法の穴をおけ、ショットキ接合形成
を予定したGaA4 ii[iを篇出させる。次直二G
aA6旙出面を含むGaムロ基体表面全面に所足の厚さ
のTa4Au層を順次真空被着する。再度写)I−蝕刻
法を用いて一部をショットキ接合形成予定域上から周一
にがけて残雪[、て残部のA8層をソリューションエツ
チングで除去した彼、この蝕刻に使用したレジスト族を
剥離する。次に残置されft、 Au層をマスクにして
ODE法でTaJ1露出域をエツチング除去し、電極を
残置してPSG験而を面用すれば′#IL極形敢が児了
する。この段階でショットキバリヤを簀定f二するため
不活性ガス雰−1気で熱処理を施(1、次いで()aA
−基体の層面についてラッピング、二ッf7f    
□等適宜処理を施し、史lニオーム性を賦与するため低
温の熱処理を1ねて施す。このあと、Pjr足のサイズ
C−〇aムロ基体を切断すればショットキ接合を具備し
たベレットが得られる。このようにして製作されたペレ
ットFi所定のパッケージに封入されダイオードに供さ
れる。しかしこの場合バリヤ0安定化、オーム性賦与勢
の熱処理工程がシ曹ットキ電極I!面のム、層面5二つ
いてポンディング性能を低被着し、貴に写真蝕刻法を重
ねて電極以外のム層をソリューションエツチングで除去
することを行っている。
このベレットを治具6二マウントし、ショットキ電極表
向にAu線をボンデングして引張り強度を調べると% 
CDIマスクC二使用したム1層とこのム1層に重ねて
被着されたム。層との外函で剥離する場合が非常に多い
。比較のためTa層のODI工程をソリューションエッ
チングエsc二替えた以外すべて同じ工程でベレットを
製作し、前記に同じ条件で引張り強度を調べた所、ム1
層間での剥離ははとんど起らないことが判明した。この
ことは、ODE工程で解離した7レオンや#1.木の活
性柚に晒されたA、層ti面が、光照射効果も加わって
変成を起すこと8二よると推定される。これらの事情は
Au層の場合に限らず、Stの差はあるが、0D1fl
での12メ′rI;晒されfI−Zr %H/ s O
r各層表面にA、層を被着しても同様に鉋められ、プラ
ズマ活性種4二晒されない場合と比較して金属層間の密
着性を低下する。
〔発明の目的〕
この発明はODE法で使用したマスク川金属層を残置す
る型の半導体素子を極形成方法に対し。
この電極を用い配線する時の強度を良好6二し剥離事故
を防止するよう5二改良を加えること1−ある。
〔発゛明の概要〕
即ちこの発QQ ti (11積崩され選択的に配電さ
れたマスク用金属層番=おいて領域電極用金属層をエツ
チングガス5二晒すことによりマスク用層下方の半導体
領域上C:領域電極を形成後、マスク用層表面を深さ方
向に一部爵除し、てからこのマスク用層8;外被用金属
屑を積層形成すること≦二より得る半導体素子電極形成
方法、又r!(2)領域電極上1′−積層されているマ
スク用金属層及び外被用金属層は倒れも金から成り、且
つマスク用層はカス蝕刻後6二表向を0.2μm以内浴
除されているものである前記(1)項覆;記載の半導体
素子電極形成方法(;ある。
このようなこの発明でマスク用金属層−外被用金属層の
組合わせは実施例に述べるようζ−例えばzr−紅又F
iAu−Auであってよい。マスク用金属層は両例のZ
r 1 ム1の他H/、C+rを用いても喪い。外被用
金属層も一例のム8の他マスク用金属層と異糧材又社同
種材を用いてよい。
〔発明の実施例〕
以下実施例について図面を参照して説明する。
実施例(1) 鏡面に仕上けたバルクG6ム、基体表面をs H3PO
3、B501 s H2Oの容積比が3:1:50であ
る混合液で約0.2μmエツチングし、水洗して乾燥す
る。このように処理し九G、ム、基体を真空蒸着装置I
:セットし、電子ビーム法で領域電極を形成するための
ムゆ・G4 @ 7as又金増マスクを形成するための
2゜さに順次被着させる。次6ユ岑真蝕刻法晶二よりレ
ジスト例えばOMRをエツチングiスクとして、直11
60μ鳳のマスク用層をおいて残部のZr層を溶蝕除去
する。−刻液Fi溶積比が1:50の)IF 1ago
拠金叡でよい。続いてマスク用層上のレジストを剥離@
J−100で除去する。次にCDI法で例えばマイク闘
技実効電力が〜0.6KW、エツチングガス流量が01
F4を5080CM、 Ofi QaOsccm 、白
色光照射による基体表向iii*を〜80℃の条件でZ
rマスク用層をマスクとして領域電極を残置するよう6
;壕ずテ蟲層を選択的にエツチングする。エツチング所
要時間は約四秒で足りる。
いまこのようCニしてCDI法でTa層をエツチングし
た〇aム、基体を二分割する。−刃片は比較のためその
ま\儂ユおき、他方片番二ついてマスク用Zr層の表面
を前記の2.エツチング液を用いて、例えば200X程
度エツチングする。このあと一方、他方両片を蒸着装置
に同時にセットし、電子ビーム法で厚さ約5oooXの
15層を被着する。続いて再び写真蝕刻法を用いてマス
ク用層、領域電極を含む電極を残置してム1層および最
下層のム2・04層の夫々工費域をエツチング除去した
後、レジストなJ −100液で除去する〇 このよう1ニして形成した各片弧ユつき素子電極Oム1
層表面に直径15声mのム、aiiをボンデングして引
張り試験を賦課する。第16!3に結果1二ついて個体
別C二個数を示す。但しイは比較例の一方片に係り、口
は実施例の他方片感−係る個数で#)す、まえ群(1)
 t;j b Zr層とム1層関で剥れたもの、評(2
))は、Au縁が切断したもの%#(1)は、15層と
ム1線閏で剥れたものを集計しである。ム、−の切断は
この試験機で表示を2.5〜3tgニしたとき1二おき
、群(1)及び1lllti!J−ド線が切断する以前
の不良数であるそれ故群(2)の個体はリード線の強直
以上の剥離強度があることを示し、この個数が鳥いはど
剥離強度が高いことを意味する。従って図からZr層表
面エツチングの効果があきらかである0 実施例(2) キャリヤ1lltnx I X 10  #  、厚さ
21層whOエピタキシアル層と比抵抗l×160・1
、厚さ300−mの下地階とからなるn型G a AH
ウニノーのエピタキシアル層&1iil−1約450℃
の1!匿で(!VDFBG膜を堆積する。次区二写真1
1iIiI刻法−二よりレジストマスク例えばOMRで
PBG展書二直径60μmの穴をあけ、ショットキ・バ
リヤ形成用範囲≦二あてまずGAム、−を露出させた後
レジストを除去する。k&いて露出し九〇aムー面を、
H5lFO,とH@O@とH3Oが容積比8:1:50
の混曾敵で約0き15μmエツチングし、水洗、乾燥の
彼、背圧2 x 10  TORRの真空装置内で電子
ビーム汰によりTa層2000X 、  A、層5oo
oX 1に順次被着させる。再ひ写J’4鮪刻法で前記
ショットキバリヤ形成用範囲な蝋うAu層をマス。  
り用金属層としてとyめ、その他の不壁部分なオーロス
トリップ液でエツチング除去し、続いて電極上のレジス
トを剥離m、T−100で帆離する。次6二ODI法で
このマスク用層をiスフ堪ユTa層を例えは実施例(1
)と同じ条件でエツチングする0このようCしてV!!
ットキ電極が領域電極として形成されるが、バリヤの安
定化をはかり史にhrガス流中で例えば480℃、 1
0m1nの熱処理を施す。
ここで工S差6二よる素子特性を比較する丸め、エピタ
キシアルウェハを二分割し、比較のための一方片をその
ま\6二おき、他方片をオーロストリップ淑6ユ浸しシ
曹ットキ電極上のマスク用ム1層面を約0.1Im@度
エツチング除去する。次I:W14片つェハOIl向下
地層をウェハ全体の厚さが約130pm響二なるように
2ツビングし、東6二B1液でエツチングした後、ウニ
へ下地JI濠面全向にムトG4合金を5000X根駿の
廖さ真空被着し、続いてムrtlス流中で420℃、6
m1nの熱処理を施してウェハ裏向ロオーム性電極を形
成する。最後6二両片ウェハの全表面C−厚さ約500
0Xのム8層を背圧2 X 10−’テO1mの真空中
で電子ビーム法により被着し、更1;写真*刻法6二よ
りマスク用金層表面1:外被用ム1層をとソめ残部をエ
ツチングして除きショット中電極を具備したウェハを得
させる。このクエ/Sを直径60μmの7ヨツトキ電極
を含む300)+m X 30Gpm寸法に切断したペ
レットは、]!葛二所定のパッケージ1=封入されて、
ブレーナ蓋ショットキ・ダイオード6二供されることに
なる。
前記のようにして得られたペレットな治具上区二マウン
トし、実施例(1)と同様に直径15μmのムu11を
外被用人U層面区ニボンデングして引張り強度試験を賦
課する。第2図でイは比較例の一刃片番二係り。
口は実施例の他方−片に係る個数である。図で群(’l
 s (K) b (Illは倒れも第1図C二於ける
と1hj様喀二分類表示しである0 又#I3図にこの実施例(2)で麺たダイオードにつき
直列抵抗を欄廼した結果の個数分布を示す0図でイは比
較例の一刃片≦:係り、口は実施例の他方片に係る分布
である。
第2、第3両図の結果から実施例方法によれば、0I)
1法慝;よりエツチングガス(−晒されると@変成した
ム1層表面が除かれて素子特性を良好にすることが認め
られる。
〔発明の効果〕
このようなこのCDIC法で使用したマスク用金  。
属層を残置する型の素子電極形成力法において、エツチ
ング終了後酸二便用またマスク用金属層表面番二Au層
を被着させるに先だって、マスク層表面をソリューショ
ンエツチングで若干除去すること5:より配線に際し剥
離事故を除き、良好な半導体素子ia極を形成できる0
【図面の簡単な説明】
第1図及び第2図は何れも実施例及び比較例の半導体素
子電極形成方法I:係る半導体素子電極I:金線をボン
ディングして引張り強度試験を賦課した結果Cついて示
す事故別伽体集針図、第3tjAti夾施例方法及び比
較例方法3二より半導体素子電極を形成されたダイオー
ドについて測定した直列抵抗の個数別分布図であるO 第  1 図 (1)  (2)  (3) 群 第  2 図 (1)    (2)    (3) 杆 第  3 図 直列4礼4丸 (^−ムノ −14・ −

Claims (2)

    【特許請求の範囲】
  1. (1)積層され辿択的に配置されたマスク用金属層をお
    いて領域電極用金属層をエツチングガス≦二晒すこと息
    二よりマスク用層下方の半導体領域上≦二領域電他を形
    #:後、マスク用層表向を深さ方向に一部浴除してから
    このマスク用層1:外被用金属層をfpWII形成する
    ことC二より得ることを特徴とする半導体素子電極形成
    方法
  2. (2)領域電極上に積層されているマスク用金属層及び
    外被用金属層は何れも金から成り、且つマスク用層はガ
    スー刻後C二衣面を0.2μm以内溶除されているもの
    であることを411!とする特許請求の範囲第1項に記
    載の半導体素子電極形成方法
JP996582A 1982-01-27 1982-01-27 半導体素子電極形成方法 Pending JPS58128731A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP996582A JPS58128731A (ja) 1982-01-27 1982-01-27 半導体素子電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP996582A JPS58128731A (ja) 1982-01-27 1982-01-27 半導体素子電極形成方法

Publications (1)

Publication Number Publication Date
JPS58128731A true JPS58128731A (ja) 1983-08-01

Family

ID=11734641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP996582A Pending JPS58128731A (ja) 1982-01-27 1982-01-27 半導体素子電極形成方法

Country Status (1)

Country Link
JP (1) JPS58128731A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120025A (ja) * 1987-11-02 1989-05-12 Oki Electric Ind Co Ltd 薄膜トランジスタの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120025A (ja) * 1987-11-02 1989-05-12 Oki Electric Ind Co Ltd 薄膜トランジスタの製造方法

Similar Documents

Publication Publication Date Title
TW497282B (en) Semiconductor-chip and its production method
US3241931A (en) Semiconductor devices
US4033027A (en) Dividing metal plated semiconductor wafers
US4232440A (en) Contact structure for light emitting device
SE438946B (sv) Forfarande for framstellning av en halvledaranordning
US4080722A (en) Method of manufacturing semiconductor devices having a copper heat capacitor and/or copper heat sink
JP2000332100A (ja) 半導体装置の製造方法および半導体装置
US5459106A (en) Method for manufacturing a semiconductor light emitting device
WO2006008829A1 (ja) 半導体装置の製造方法
US3986251A (en) Germanium doped light emitting diode bonding process
JPS58128731A (ja) 半導体素子電極形成方法
JPS59117115A (ja) 半導体装置の製造方法
JP3755166B2 (ja) 半導体装置の製造方法
US9640466B1 (en) Packaged semiconductor device with a lead frame and method for forming
JPH09186161A (ja) 半導体装置のはんだバンプ形成方法
JPS6048104B2 (ja) 半導体ウエハの分割方法
JP2001313381A (ja) 半導体ウェーハ並びにそれを用いた半導体デバイス及びその製造方法
JP2019050237A (ja) 素子チップの製造方法
JPS6144452Y2 (ja)
JPS6155780B2 (ja)
JPH0974076A (ja) 発光半導体ウエハの個別分離方法
JPS6076274A (ja) アルミニウムを用いるろう付け方法
JPS6059742B2 (ja) 半導体装置およびその製造方法
JPS6384125A (ja) 化合物半導体の電極形成法
JPS616880A (ja) 発光半導体素子およびその製造方法