JPS58127337A - 接合部の検査方法および装置 - Google Patents
接合部の検査方法および装置Info
- Publication number
- JPS58127337A JPS58127337A JP57008913A JP891382A JPS58127337A JP S58127337 A JPS58127337 A JP S58127337A JP 57008913 A JP57008913 A JP 57008913A JP 891382 A JP891382 A JP 891382A JP S58127337 A JPS58127337 A JP S58127337A
- Authority
- JP
- Japan
- Prior art keywords
- joint
- area
- circuit
- output
- inspection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は接合手段により接合した接合部の強度等を検査
する接合部の検査方法および装置に関するものであり、
特に半導体集積回路の素子間、あるいは当該素子とポス
ト間を、各種のワイヤーポンディング装置を利用して、
リード線で接続する場合における、前記素子と前記リー
ド線、あるいは前記ポストと前記＋７−ド線との接合部
の検査に利用して好適なものである。
する接合部の検査方法および装置に関するものであり、
特に半導体集積回路の素子間、あるいは当該素子とポス
ト間を、各種のワイヤーポンディング装置を利用して、
リード線で接続する場合における、前記素子と前記リー
ド線、あるいは前記ポストと前記＋７−ド線との接合部
の検査に利用して好適なものである。
基板上に搭載した半導体集積回路素子間、あるいは当該
半導体集積回路素子と前記基板上に形成したポストとの
接続は、アルミニューム線より成るリード線を使用し、
これを半導体集積回路あるいはポストに超音波接合を利
用して行なうのが広く利用されている。第１図は基板上
に搭載し次半導体集積回路素子とポストを接続した状ａ
を示したものであり、１は基板％２社基板１に塔載した
半導体集積回路素子、３はボスト、４は半導体集積回路
素子２とボスト３とを電気的に接続するリード線である
。一般に、リード線４としてはアルミニューム線が使用
される。このように構成し友ものにおいて、半導体集積
回路素子２ある鱒はボスト３とリード線４との接合部５
の検査は、リードＩＩｉ！４７に引張り具６により予め
定めた力で引張り、この状態でリード、１４がＩ＆読状
襲を温特するか否かによって行なわれる。すなわち、予
め定めた力で引張ることによって、接合部５の接合が外
れれば不良、接合状態を維持していれば合格となるもの
である。なお、この引張フカの大きさは実験等によって
決定される。
半導体集積回路素子と前記基板上に形成したポストとの
接続は、アルミニューム線より成るリード線を使用し、
これを半導体集積回路あるいはポストに超音波接合を利
用して行なうのが広く利用されている。第１図は基板上
に搭載し次半導体集積回路素子とポストを接続した状ａ
を示したものであり、１は基板％２社基板１に塔載した
半導体集積回路素子、３はボスト、４は半導体集積回路
素子２とボスト３とを電気的に接続するリード線である
。一般に、リード線４としてはアルミニューム線が使用
される。このように構成し友ものにおいて、半導体集積
回路素子２ある鱒はボスト３とリード線４との接合部５
の検査は、リードＩＩｉ！４７に引張り具６により予め
定めた力で引張り、この状態でリード、１４がＩ＆読状
襲を温特するか否かによって行なわれる。すなわち、予
め定めた力で引張ることによって、接合部５の接合が外
れれば不良、接合状態を維持していれば合格となるもの
である。なお、この引張フカの大きさは実験等によって
決定される。
このようにして、接合部５の検査を行なうようにし念も
のは、ＩＪ−ド１Ｉ１４に外力を与え、これを物理的に
変化させることによって、結果的に接合部に力を加える
ものであるため、リード線４の変形、これによる損傷等
、あるーは接合部への題影響等があシ、最終的に歩留り
の低下という結果を招いていた。
のは、ＩＪ−ド１Ｉ１４に外力を与え、これを物理的に
変化させることによって、結果的に接合部に力を加える
ものであるため、リード線４の変形、これによる損傷等
、あるーは接合部への題影響等があシ、最終的に歩留り
の低下という結果を招いていた。
第２図、第３図は超音波ワイヤ・ボンディング装置によ
るリードｌｌＩ４の接合部５の平面図、側面図である。
るリードｌｌＩ４の接合部５の平面図、側面図である。
これらの図に示すように超音波法によシ接合を行なうと
リード線４は■性髪形を生ずる。
リード線４は■性髪形を生ずる。
この塑性変形部が、すなわち接合部５である。この接合
部５の最大変形＠Ｗは接合作業ごとに変化する。ここで
、従来、接合部５の最大変形＠Ｗと引張９強さ値とは相
関関係を有することが知られている。そこで、接合部５
の最大変形幅ｗｔ−測定し、これが所定の幅を有するか
否かによって１間接的に接合部５の強度を判定するよう
にすれば。
部５の最大変形＠Ｗは接合作業ごとに変化する。ここで
、従来、接合部５の最大変形＠Ｗと引張９強さ値とは相
関関係を有することが知られている。そこで、接合部５
の最大変形幅ｗｔ−測定し、これが所定の幅を有するか
否かによって１間接的に接合部５の強度を判定するよう
にすれば。
非接触でリード線４に全く外力を加えることなく。
接合部５の検査ができることが考えられる。これによれ
ば、前記しな従来のものの欠点は解消可能である。とこ
ろが、＃！２図、＃Ｉ５図にて示しな接合部５は理想的
な接合状態を示しなものであシ、実際の接合部５は種々
の形状を成す１例えば、第４図に示すように、接合部５
がその中央部で突出部かを有した形状である場合、最大
変形幅Ｗが所定の＠を有していたとしても、引張り検査
をしてみると、所定の引張シ強度を有せず、接合が外れ
てしまう。
ば、前記しな従来のものの欠点は解消可能である。とこ
ろが、＃！２図、＃Ｉ５図にて示しな接合部５は理想的
な接合状態を示しなものであシ、実際の接合部５は種々
の形状を成す１例えば、第４図に示すように、接合部５
がその中央部で突出部かを有した形状である場合、最大
変形幅Ｗが所定の＠を有していたとしても、引張り検査
をしてみると、所定の引張シ強度を有せず、接合が外れ
てしまう。
本発明は上記の点に鑑みて成され友ものであり、その目
的とするところは、接合部に外力を作用させることなく
、非接触で当該接合部の検査が可能であり、しかも検査
精度を向上することのできる接合部の検査方法訃よび装
置を得ることにある。
的とするところは、接合部に外力を作用させることなく
、非接触で当該接合部の検査が可能であり、しかも検査
精度を向上することのできる接合部の検査方法訃よび装
置を得ることにある。
上記の目的を達成するため１本発明の特徴とするところ
は、検査対象を接合部の面積としたことにある。
は、検査対象を接合部の面積としたことにある。
本発明者等は接合部の数多くのサンプｌしを作成し、そ
れらの各々を引張シ試験し、データを収集し念、これに
よれば、接合部が第２図に示すような形状のものについ
ては、その最大変形幅Ｗと引張り強度とは相関関係を有
する。しかし、他の特異な形状１例えば第４図に代表さ
れるような形状のものにおいては、前記した相関関係が
極端に弱まるか、あるいは全くなくなってしまうことが
明らかとなった。このことから１本発明者等は、例えば
第４図のものにおいて、接合部５のうち極端に突出する
突出部７は、Ｗ！合部の最大ｙ形＠Ｗに大きく影響する
が、その接合力すなわち引張シ強度の向上にはほとんど
寄与しないものであるとの結論を得た。そこで、変形幅
Ｗと引張強度との相関関係が弱いもの、あるいは全くな
い、ｆｊｉ＠に突出した突出部７を有する接合部５につ
き、種々の検討を行なった。その結果、このような突出
部７は接合部５の全体の面積に比較すると、その面積比
率は極めて小さい奄のであることが結論付けられな、そ
こで、数多くのサンプルの各々につき、接合部の面積と
引張強度を測定し友、これらの測定結果を整理しなのが
第５図である。サンプルは超音波接合法によシ作成した
ものであ汎条件等は次の通シである。すなわち、使用し
なワイヤ・ボンディング装置は超音波式で１発振最大出
方Ｚ（Ｗ） 、米国のオーツダイン・エレクトロニクス
（ＯＲＴＨＯＤＹＮＥ ＥＬＫＯＴＲＯＮ工Ｃ８）社
製、太線用て、ウエッヂは超硬合金製、みぞありのもの
である、接合面はアルミニューム蒸着膜。
れらの各々を引張シ試験し、データを収集し念、これに
よれば、接合部が第２図に示すような形状のものについ
ては、その最大変形幅Ｗと引張り強度とは相関関係を有
する。しかし、他の特異な形状１例えば第４図に代表さ
れるような形状のものにおいては、前記した相関関係が
極端に弱まるか、あるいは全くなくなってしまうことが
明らかとなった。このことから１本発明者等は、例えば
第４図のものにおいて、接合部５のうち極端に突出する
突出部７は、Ｗ！合部の最大ｙ形＠Ｗに大きく影響する
が、その接合力すなわち引張シ強度の向上にはほとんど
寄与しないものであるとの結論を得た。そこで、変形幅
Ｗと引張強度との相関関係が弱いもの、あるいは全くな
い、ｆｊｉ＠に突出した突出部７を有する接合部５につ
き、種々の検討を行なった。その結果、このような突出
部７は接合部５の全体の面積に比較すると、その面積比
率は極めて小さい奄のであることが結論付けられな、そ
こで、数多くのサンプルの各々につき、接合部の面積と
引張強度を測定し友、これらの測定結果を整理しなのが
第５図である。サンプルは超音波接合法によシ作成した
ものであ汎条件等は次の通シである。すなわち、使用し
なワイヤ・ボンディング装置は超音波式で１発振最大出
方Ｚ（Ｗ） 、米国のオーツダイン・エレクトロニクス
（ＯＲＴＨＯＤＹＮＥ ＥＬＫＯＴＲＯＮ工Ｃ８）社
製、太線用て、ウエッヂは超硬合金製、みぞありのもの
である、接合面はアルミニューム蒸着膜。
リード線にはアルミニューム９９．９９［％］、大さ３
ｏｏ（ｕｍ）％引張強度５ｓｏｌ’ｇ）のアルミニュー
ム線を用いた。第５図において、縦軸は−基板１に対し
、送直方向に リード線４を引張った場合の引張強度（ｇ）を示す、＊
鵬は面積増加率〔％〕を示す、この面積増加率〔％〕は
次のようにして算定した。すなわち、第６図に＞イて、
リード、１４の線径をｔｍｌｎＬ 接合部５のうち、そ
のｗｌがリード線４０線径１ｍ１ｎｉの１２倍以上とな
る部分の長さをｊｔ、その面積。
ｏｏ（ｕｍ）％引張強度５ｓｏｌ’ｇ）のアルミニュー
ム線を用いた。第５図において、縦軸は−基板１に対し
、送直方向に リード線４を引張った場合の引張強度（ｇ）を示す、＊
鵬は面積増加率〔％〕を示す、この面積増加率〔％〕は
次のようにして算定した。すなわち、第６図に＞イて、
リード、１４の線径をｔｍｌｎＬ 接合部５のうち、そ
のｗｌがリード線４０線径１ｍ１ｎｉの１２倍以上とな
る部分の長さをｊｔ、その面積。
すなわち図の斜線部の面積をΣノＸとしな場合、面積増
加率Ｗａは次の式によって算出する。
加率Ｗａは次の式によって算出する。
Σｔｘ−１ｍ１ｎ１＠Ｉｔ
Ｗａ＝ ｊｍｊ−ｎｊ−−ｊｔ １０”””
””りこの（０式において、ｚｍｊ−ｎｉ、ｅ！１ は
長さｊｔ当りのリード線４の面積であり、要するに面積
増加率Ｗａはリード、１１４の長さ７を部分における接
合後の面積増加の度合を示すものである。長さ）ｔ１ｋ
ｔ２！ｍ１ｎ１としたのは、接合部５の特徴がその中央
部に集中するものとの前提に基づいたものである。
””りこの（０式において、ｚｍｊ−ｎｉ、ｅ！１ は
長さｊｔ当りのリード線４の面積であり、要するに面積
増加率Ｗａはリード、１１４の長さ７を部分における接
合後の面積増加の度合を示すものである。長さ）ｔ１ｋ
ｔ２！ｍ１ｎ１としたのは、接合部５の特徴がその中央
部に集中するものとの前提に基づいたものである。
測定結果を整理した第５図から明らかなように、引張強
度と面積増加率Ｗａとは相関関係がある。
度と面積増加率Ｗａとは相関関係がある。
そして、測定結果によれば、面積増加率Ｗａが犯〔％〕
未満のものに、接合部５がはく離するものが多い。また
、面積増加率Ｗａボ５０〔％〕以上のものでは、はとん
どが切断される。この切１１？域にシいて、引張強度は
接合ｓ５の強さではなく、塑性変形したリード線４自体
の強さに依存する。
未満のものに、接合部５がはく離するものが多い。また
、面積増加率Ｗａボ５０〔％〕以上のものでは、はとん
どが切断される。この切１１？域にシいて、引張強度は
接合ｓ５の強さではなく、塑性変形したリード線４自体
の強さに依存する。
更に面積増加率Ｗａの大きい領斌においては、面積増加
率Ｗａの増加に従って、引張強度はゆるやかに低下して
いく。
率Ｗａの増加に従って、引張強度はゆるやかに低下して
いく。
そこで、この関係を利用し、接合部５の検査対象を接合
部５０面積とした。すなわち、前記と同条件にて接合さ
れ冷接合部５の検査合格範囲を。
部５０面積とした。すなわち、前記と同条件にて接合さ
れ冷接合部５の検査合格範囲を。
接合部５の面積増加率Ｗａが５０℃〕〜５５園とした。
この範囲は％接合部５の引張強度をいくつにするか１歩
留りを何〔％〕にするかによって異なυ、それぞれによ
って櫨々変えることができる。そして、リード線４の接
合完了後、接合部５０面積を測定し、（１）式により面
積増加率Ｗａｔ算出する。その結果、この面積増加率Ｗ
ａが５０ω〜５０ 〔％〕内に収まっていれは、これを
合格とし、その他の場合にはこれを不合格とする。
留りを何〔％〕にするかによって異なυ、それぞれによ
って櫨々変えることができる。そして、リード線４の接
合完了後、接合部５０面積を測定し、（１）式により面
積増加率Ｗａｔ算出する。その結果、この面積増加率Ｗ
ａが５０ω〜５０ 〔％〕内に収まっていれは、これを
合格とし、その他の場合にはこれを不合格とする。
このようＫすれば、接合部５に何ら外力を作用させるこ
となく、非接触で当該接合部５の検査が可能である。ま
な、これによれば、接合部５の形状が第４図に示され念
ものに代表されるような特異な形状で、しかも所定の引
張強度を有しないようなものを不合格と判定することが
でき、検査精度を向上することかできる。すなわち、前
記し念ように、突出部７の面積は、接合部５の全体の面
積に比べれば、その比はわずかである。従って、（１）
式による面積増加率Ｗａの算出に際し、この突出部７の
影響は無視し得る程度のものとなるなめである。
となく、非接触で当該接合部５の検査が可能である。ま
な、これによれば、接合部５の形状が第４図に示され念
ものに代表されるような特異な形状で、しかも所定の引
張強度を有しないようなものを不合格と判定することが
でき、検査精度を向上することかできる。すなわち、前
記し念ように、突出部７の面積は、接合部５の全体の面
積に比べれば、その比はわずかである。従って、（１）
式による面積増加率Ｗａの算出に際し、この突出部７の
影響は無視し得る程度のものとなるなめである。
以上は、接合部５の検査に当Ｌ（１）式を使用する場合
について説明したが、面積増加率Ｗａの算出に当っては
、接合部５の全体の面積をその対象にして検査を行なう
ようにしてもよ−、すなわち、第７図において接合部５
の全体の面積をΣｔｘ’。
について説明したが、面積増加率Ｗａの算出に当っては
、接合部５の全体の面積をその対象にして検査を行なう
ようにしてもよ−、すなわち、第７図において接合部５
の全体の面積をΣｔｘ’。
接合部５の長さをｔ ｔ’とし、面積増加率Ｗａ’を次
式のようにして算出する。
式のようにして算出する。
また。
としてもよく、更には、Ｌ２ｊｍｉｎｉ、−ｊｔ ま
たは１ｍ１ｎｉ・ｌｔに対する。第８図の斜線部の面積
の比率としてもよい、また、更に、以上のものの逆数で
あって４よい。
たは１ｍ１ｎｉ・ｌｔに対する。第８図の斜線部の面積
の比率としてもよい、また、更に、以上のものの逆数で
あって４よい。
また、検査の判定に当っては、接合部５の面積の絶対値
で判定するようにしてもよい、すなわち。
で判定するようにしてもよい、すなわち。
許容最大面積と許容最小面積を予め設定し、接合部の面
積とこれらを比較し、この範囲にあるか否かによって、
その良否を判定するようにしてもよい。
積とこれらを比較し、この範囲にあるか否かによって、
その良否を判定するようにしてもよい。
要するに、判定条件は種々のものが考えられるが、本発
明はこれら判定法により限定されるものではない。
明はこれら判定法により限定されるものではない。
以上のようにすれば、接合部の検査精度は著しく向上す
る。尚、ことでよシ一層の精度向上を望む場合には、接
合部の形状を判定するようにする。
る。尚、ことでよシ一層の精度向上を望む場合には、接
合部の形状を判定するようにする。
すなわち、第５図によれば、面積増加率Ｗａが所定の範
囲に入っているにもかかわらず、垂直引張強度が１６０
（ｇ）程度という特異な現象が生じている。第５図にお
いて、Ｓはこれを示す、第９図はこのものの接合＄５の
形状を示したものである。
囲に入っているにもかかわらず、垂直引張強度が１６０
（ｇ）程度という特異な現象が生じている。第５図にお
いて、Ｓはこれを示す、第９図はこのものの接合＄５の
形状を示したものである。
この図から明らかなように、この接合部５はリード線４
の中心線Ｃに対し、その左右が極端にアンバランスにな
っている。すなわち、中心線Ｃに対し、その左側はほと
んど塑性変形しておらず、右側が大きく塑性変形してい
る。このような形状はリード線４の接合時、リード線４
と、このリード線４を被接合面へ押し付けるツールとの
接触具合により実際に起〕得るものである。接合部５ボ
このような形状になってしまうと、その引張強度は低下
してしまう。
の中心線Ｃに対し、その左右が極端にアンバランスにな
っている。すなわち、中心線Ｃに対し、その左側はほと
んど塑性変形しておらず、右側が大きく塑性変形してい
る。このような形状はリード線４の接合時、リード線４
と、このリード線４を被接合面へ押し付けるツールとの
接触具合により実際に起〕得るものである。接合部５ボ
このような形状になってしまうと、その引張強度は低下
してしまう。
そこで、前記した接合部５の面積増加率に加え、接合部
５の形状、すなわちリード線４の中心線Ｃに対する左右
の不均衡率（以下、これを歪率という、）をも判定項目
とするようにする。第１０図はリード線４の中心線Ｃに
対し、意識的に左右が不均衡となるよう作成しなサンプ
ルにつき、引張強度（ｇ）を測定し、これを１１４１Ｍ
したものである。
５の形状、すなわちリード線４の中心線Ｃに対する左右
の不均衡率（以下、これを歪率という、）をも判定項目
とするようにする。第１０図はリード線４の中心線Ｃに
対し、意識的に左右が不均衡となるよう作成しなサンプ
ルにつき、引張強度（ｇ）を測定し、これを１１４１Ｍ
したものである。
尚、サンプルの作成に当って、他の条件は９５図のもの
と同様であり、面積増加率は合格の範囲のものとした。
と同様であり、面積増加率は合格の範囲のものとした。
第１０図において、縦軸は第５図のそれと同様でＴｏ９
、横軸は歪率Ｗｃ （％〕である。
、横軸は歪率Ｗｃ （％〕である。
歪率ＷＯの算定は次のようにして行なった。すなわち、
第９図において、接合部５のうち、その幅がリード線４
の＠ｚｍｉｎｉのｔ２倍以上である部分（斜視で示す部
分）で、リード線４の中心線Ｃよシ左側の面積を２：Ａ
、右側をΣＢとし１次の式よシ算出する。（Σ４くΣＢ
ｙ１．３う、）５１１０図から明らかなように１面積増
加率が合格の範囲のものであっても、歪率が２５〔％〕
を越えるようになると、その引張強度は除々に低下する
。そこで、この関係を利用し、接合部５の歪率が２社〔
％〕以内のものを合格とすることとした。この範囲も１
面積増加率と同様、その引張強度をいくつにするか１歩
留シを何〔％〕にするか等によって異なシ、またそれぞ
れによって種々の範囲に変えることができる。そして、
リード？ｌＡ４の接合完了後、接合部５の前記ΣＡ、Σ
Ｂを測定、あるいは算出し、（４）式により歪率Ｗｃを
算出する。
第９図において、接合部５のうち、その幅がリード線４
の＠ｚｍｉｎｉのｔ２倍以上である部分（斜視で示す部
分）で、リード線４の中心線Ｃよシ左側の面積を２：Ａ
、右側をΣＢとし１次の式よシ算出する。（Σ４くΣＢ
ｙ１．３う、）５１１０図から明らかなように１面積増
加率が合格の範囲のものであっても、歪率が２５〔％〕
を越えるようになると、その引張強度は除々に低下する
。そこで、この関係を利用し、接合部５の歪率が２社〔
％〕以内のものを合格とすることとした。この範囲も１
面積増加率と同様、その引張強度をいくつにするか１歩
留シを何〔％〕にするか等によって異なシ、またそれぞ
れによって種々の範囲に変えることができる。そして、
リード？ｌＡ４の接合完了後、接合部５の前記ΣＡ、Σ
Ｂを測定、あるいは算出し、（４）式により歪率Ｗｃを
算出する。
その結果、この歪率Ｗｅが２０〔％〕内に収まっていれ
ば、これを合格とし、その他の場合はこれを不合格とす
る。なお、この歪率による判定は、面積増加率の判定後
に行なうようにしてもよく。
ば、これを合格とし、その他の場合はこれを不合格とす
る。なお、この歪率による判定は、面積増加率の判定後
に行なうようにしてもよく。
またその前段階で行なうようにしてもよい。
このように、歪率を判定条件に加えれば、よシ一層の検
査精度の向上が図れる。
査精度の向上が図れる。
以上、歪率の算定に当っては（４）式を使用する場合に
ついて述べ友が、これも前記の面積増加率の算定と同様
、種々のものが考えられる１例えば。
ついて述べ友が、これも前記の面積増加率の算定と同様
、種々のものが考えられる１例えば。
リード線４の面積を差引いた後の面積比等であシ、本発
明はこれらの算定法に限定されるものではない。
明はこれらの算定法に限定されるものではない。
装置の構成に当っては、撮像手段と処墳手段とを備える
。接合部ｒ／ｉ撮像手段により撮像する。前記の説明か
らも明らかなように、接合部は極めて微細である。そこ
で、接合部を撮像するに当っては、レンズ等の拡大手段
を通して行なうようにするのが精度の向上等の点で望ま
しい、なお、拡大手段は撮像手段と別のものであっても
よく、望ましくは拡大手段を備えた撮象手段を使用する
のが装置の構成上有利となる。撮像手段としては撮像面
に結像された映像を電９！ｃ信妙に変換し、映像情報と
して出力するものがよく、例えば撮像面に結像されな映
像を、電子銃よシ放出されな電子ビームをコイルによプ
偏向、集束して映像をｔＸ信号として取り出す撮像管を
使用し友テレビジョン舎体 カメラ、おるいは当該撮像管を１橋撮像管素子に置キ換
えな、いわゆる固体テレビジョン・カメラ等が使用可能
である。この種のものは、撮像面を多数の行に分け、各
行を順次走査することによシ映像を電気信号に変換して
出力する。
。接合部ｒ／ｉ撮像手段により撮像する。前記の説明か
らも明らかなように、接合部は極めて微細である。そこ
で、接合部を撮像するに当っては、レンズ等の拡大手段
を通して行なうようにするのが精度の向上等の点で望ま
しい、なお、拡大手段は撮像手段と別のものであっても
よく、望ましくは拡大手段を備えた撮象手段を使用する
のが装置の構成上有利となる。撮像手段としては撮像面
に結像された映像を電９！ｃ信妙に変換し、映像情報と
して出力するものがよく、例えば撮像面に結像されな映
像を、電子銃よシ放出されな電子ビームをコイルによプ
偏向、集束して映像をｔＸ信号として取り出す撮像管を
使用し友テレビジョン舎体 カメラ、おるいは当該撮像管を１橋撮像管素子に置キ換
えな、いわゆる固体テレビジョン・カメラ等が使用可能
である。この種のものは、撮像面を多数の行に分け、各
行を順次走査することによシ映像を電気信号に変換して
出力する。
処理手段は撮像手段からの映像情報を取シ込み、この情
報から接合部の面積を抽出し、この抽出し冷接合部面積
に基づいて、接合部の良否判定を行なう、当該処理手段
はその機能上からデジタル処理方式を採用するのが便利
である。そのなめには、撮像手段からの映像情報を２Ｍ
化するため、２値化手段を備え、以後はこの２値化手段
の出力に基づいて処理するのがよい、処理に当っては、
２値化手段の出力を直接処理するようにしても良いが。
報から接合部の面積を抽出し、この抽出し冷接合部面積
に基づいて、接合部の良否判定を行なう、当該処理手段
はその機能上からデジタル処理方式を採用するのが便利
である。そのなめには、撮像手段からの映像情報を２Ｍ
化するため、２値化手段を備え、以後はこの２値化手段
の出力に基づいて処理するのがよい、処理に当っては、
２値化手段の出力を直接処理するようにしても良いが。
記憶手段を設け、２値化した映像情報を当該記憶手段に
一時格納し、以後の処理は当該記憶手段の内容に基づい
て行なうのが装置の構成上有利である。処理手段の特に
判定を行なう主要部は、いわゆるマイクロ・コンピュー
タがその機能上うまく適合する。しかし、他の同様な機
能を有する演算処理手段の使用も可能である１判定の処
理に当っては、前記の映像情報を一時記憶しな記憶手段
。
一時格納し、以後の処理は当該記憶手段の内容に基づい
て行なうのが装置の構成上有利である。処理手段の特に
判定を行なう主要部は、いわゆるマイクロ・コンピュー
タがその機能上うまく適合する。しかし、他の同様な機
能を有する演算処理手段の使用も可能である１判定の処
理に当っては、前記の映像情報を一時記憶しな記憶手段
。
すなわち映像記憶手段から前記演算処理手段が順次その
記憶内容を読み出して行なうようにしてもよいが、映像
記憶手段から判定に必要な情報を作成する処理データ作
成手段を設け、当該手段からの情報により演算処理手段
が判定を実行するようにすれば処理速度を向上できる意
味において望ましい。
記憶内容を読み出して行なうようにしてもよいが、映像
記憶手段から判定に必要な情報を作成する処理データ作
成手段を設け、当該手段からの情報により演算処理手段
が判定を実行するようにすれば処理速度を向上できる意
味において望ましい。
１１１１図は本発明装置の一夾施例を示したものであシ
、以下この図について説明する。ＩＰは撮像手段、Ｐσ
は処理手段である。撮像手段工Ｐの主要部はテレビジョ
ン・カメラ（以下、ＴＶ右カメラいう、）２０で構成す
る。実施例においては、ＴＶカメ９２０として固体撮像
素子を使用した、いわゆる固体テレビジョン・カメラを
使用している。この動作原理の一例を示したのが第１２
図である。固体撮像素子は縦横に配列した多数１例えＳ ば縦２４４個、横３２０個の７オトセン”？ｒ、スイッ
チング回路ＳＷとからなる高集積回路素子であシ、撮像
面に結像されな映像をスイッチング走査で電気信号とし
て取９出す。すなわち、撮像面は（２ａ４Ｘ５２０瑠の
画素に分割されることになる。そして、この信号は映像
増幅器工Ａｔ介して。
、以下この図について説明する。ＩＰは撮像手段、Ｐσ
は処理手段である。撮像手段工Ｐの主要部はテレビジョ
ン・カメラ（以下、ＴＶ右カメラいう、）２０で構成す
る。実施例においては、ＴＶカメ９２０として固体撮像
素子を使用した、いわゆる固体テレビジョン・カメラを
使用している。この動作原理の一例を示したのが第１２
図である。固体撮像素子は縦横に配列した多数１例えＳ ば縦２４４個、横３２０個の７オトセン”？ｒ、スイッ
チング回路ＳＷとからなる高集積回路素子であシ、撮像
面に結像されな映像をスイッチング走査で電気信号とし
て取９出す。すなわち、撮像面は（２ａ４Ｘ５２０瑠の
画素に分割されることになる。そして、この信号は映像
増幅器工Ａｔ介して。
ＴＶカメ′９２０の信号として出力される。ａｔ波を採
用したワイヤ・ボンディング装置に使用されている１例
えば第１３図に示すようなグループ形のツール８でリー
ド線４ｔ−接合すると、接合後の塑性変形しな接合部の
断面形状は第１４図に示すようになる。撮像手段工Ｐは
他に、照明源２１゜九 この照明源２１からへを被撮像部に集める集光レンズ２
２、対物レンズ２３％および反射鏡２４を備える。第１
４図に示すような断面形状の接合部５に、照明源２１か
らの光を反射ｆＲ２４によりその垂直上方より投射する
と、接合部５に当ったし 光は散乱ｌ対物レンズ２３に入射しないため、Ｔ■右カ
メラ０には入射しない、被接合体である半導体集積回路
素子２あるいはボスト３の表面は平面であるなめ、光は
投射方向に反射し、対物レンズ２３ｆＩ：通ってＴＶ右
カメラ０に入射する。このため、Ｔ４カメラ２０の映像
をモニタすると、第１５図のようになる。この図は被接
合体が半導体集積回路素子２である場合について示して
あり。
用したワイヤ・ボンディング装置に使用されている１例
えば第１３図に示すようなグループ形のツール８でリー
ド線４ｔ−接合すると、接合後の塑性変形しな接合部の
断面形状は第１４図に示すようになる。撮像手段工Ｐは
他に、照明源２１゜九 この照明源２１からへを被撮像部に集める集光レンズ２
２、対物レンズ２３％および反射鏡２４を備える。第１
４図に示すような断面形状の接合部５に、照明源２１か
らの光を反射ｆＲ２４によりその垂直上方より投射する
と、接合部５に当ったし 光は散乱ｌ対物レンズ２３に入射しないため、Ｔ■右カ
メラ０には入射しない、被接合体である半導体集積回路
素子２あるいはボスト３の表面は平面であるなめ、光は
投射方向に反射し、対物レンズ２３ｆＩ：通ってＴＶ右
カメラ０に入射する。このため、Ｔ４カメラ２０の映像
をモニタすると、第１５図のようになる。この図は被接
合体が半導体集積回路素子２である場合について示して
あり。
斜線部の接合ｓ５．およびリード線４は黒く、半導体集
積回路素子２は白くなる。半導体集積回路素子でも黒く
映る箇所があるが、これは表面の凹凸、傷、あるいは配
線パターン２Ｐである。
積回路素子２は白くなる。半導体集積回路素子でも黒く
映る箇所があるが、これは表面の凹凸、傷、あるいは配
線パターン２Ｐである。
処理手段ＰＣは２値化回路ＢＣ１映像記憶部工ＰＭ、読
出回路Ｒ１処理データ作成回路ＬＣ，および演算処理部
ＣＰＵとから成る。ＴＶカメラ囚からの出力信号はアナ
ログ量であるため、２値化回路Ｂｅはこれを２値化、す
なわち１１＠、Ｉｇｌの信号に変換する。第１６図は２
値化回路Ｂｅの一具体例を示したものであり、演算増幅
器ＯＦを使用し友比較回５で構成した場合について示し
である。Ｒ，、Ｒ，は分圧抵抗であり、電源Ｖの電圧を
この抵抗Ｒ，，Ｒ，で分圧することにより。
出回路Ｒ１処理データ作成回路ＬＣ，および演算処理部
ＣＰＵとから成る。ＴＶカメラ囚からの出力信号はアナ
ログ量であるため、２値化回路Ｂｅはこれを２値化、す
なわち１１＠、Ｉｇｌの信号に変換する。第１６図は２
値化回路Ｂｅの一具体例を示したものであり、演算増幅
器ＯＦを使用し友比較回５で構成した場合について示し
である。Ｒ，、Ｒ，は分圧抵抗であり、電源Ｖの電圧を
この抵抗Ｒ，，Ｒ，で分圧することにより。
ＴＶ右カメラ０からの入力電圧のうちどの電位を境とし
て＠１”、”０”Ｋｆ換するかという基準電圧を作成す
る。シ念がって、ＴＶカメ９２０からの入力電圧がこの
基準電圧以上であれば演算増幅器ＯＰの出力、すなわち
２直化回路Ｂｅの出力は１１Ｉ、基準電圧未満であれば
＄ ０１となる。
て＠１”、”０”Ｋｆ換するかという基準電圧を作成す
る。シ念がって、ＴＶカメ９２０からの入力電圧がこの
基準電圧以上であれば演算増幅器ＯＰの出力、すなわち
２直化回路Ｂｅの出力は１１Ｉ、基準電圧未満であれば
＄ ０１となる。
映像記憶手段ＰＭはＴＶ右カメラ０に備えた固体撮像素
子の各々のフォトセンサＰＳに対応して１ビツトの記憶
部を備えている。すなわち、固体撮像素子が縦２４４個
、横３２０個と仮定すると。
子の各々のフォトセンサＰＳに対応して１ビツトの記憶
部を備えている。すなわち、固体撮像素子が縦２４４個
、横３２０個と仮定すると。
この素子は総計７８，０８０個のフォトセンサＰｓｔ−
有することになる。そこで映像記憶部工ＰＭは少なくと
も７８．０８０ビツトの記憶容量を有する記憶装置を用
意する。ただし、これはより精度を高めようとした場合
であり１時によっては適当に間引くことによって、映像
記憶部工ＰＭの容量を低下するようにしてもよい、なお
、図示しないが、映値記憶部工ＰＭは書き込み回路を備
えておシ、゛ＴＶカメ’′ｙ２０がスイッチング回路Ｓ
Ｗの作用によりある位置の７オトセンサＰＳの出力を発
生すると、この時点では西該フォトセンサＰＳと対応さ
せな記憶部がアドレス指定される。そして、ＴＶ右カメ
ラ０の出力に応じ、指定され危アドレスの記憶部に２値
化回路ＢＣからの１１１又は１０＠が書き込まれる。こ
のようにして、ＴＶカメ１９２０が映像のすべてを電気
信号として出力すると、映像記憶部工ＰＭには２値化さ
れた映像が一時記憶される。第１７図はこの映像を記憶
した映像記憶部工ＰＭの一部概念図で６９、第１５図の
ものと対応する。第１７図において、１つの升目は１つ
の記憶部を示す。ＴＶ右カメラ０は、第１５図にシいて
白く映る部分は比較的高い電圧を発生するため、この部
分の２値化回路Ｂｅの出力は１１°。
有することになる。そこで映像記憶部工ＰＭは少なくと
も７８．０８０ビツトの記憶容量を有する記憶装置を用
意する。ただし、これはより精度を高めようとした場合
であり１時によっては適当に間引くことによって、映像
記憶部工ＰＭの容量を低下するようにしてもよい、なお
、図示しないが、映値記憶部工ＰＭは書き込み回路を備
えておシ、゛ＴＶカメ’′ｙ２０がスイッチング回路Ｓ
Ｗの作用によりある位置の７オトセンサＰＳの出力を発
生すると、この時点では西該フォトセンサＰＳと対応さ
せな記憶部がアドレス指定される。そして、ＴＶ右カメ
ラ０の出力に応じ、指定され危アドレスの記憶部に２値
化回路ＢＣからの１１１又は１０＠が書き込まれる。こ
のようにして、ＴＶカメ１９２０が映像のすべてを電気
信号として出力すると、映像記憶部工ＰＭには２値化さ
れた映像が一時記憶される。第１７図はこの映像を記憶
した映像記憶部工ＰＭの一部概念図で６９、第１５図の
ものと対応する。第１７図において、１つの升目は１つ
の記憶部を示す。ＴＶ右カメラ０は、第１５図にシいて
白く映る部分は比較的高い電圧を発生するため、この部
分の２値化回路Ｂｅの出力は１１°。
逆に黒く映る部分は比較的低い電圧となるなめ。
この部分の２値化回路ＢＣの出力はＩ □ Ｉとなり。
結果的に映像記憶部工ＰＭの各々の記憶部には第１７図
に示すように１１ ＠ 、 ｌ ｇ ｌが記憶される。
に示すように１１ ＠ 、 ｌ ｇ ｌが記憶される。
ここで、中央部分で”Ｏ’ｍ集中している部分が接合部
５である。なお、映像記憶部工ＰＭは第１７図との対応
において、（ｍＸｎ）ビットの記憶装置を使用した場合
について示してあシ、アドレスは最上位行の左から順次
右側に連続して付され。
５である。なお、映像記憶部工ＰＭは第１７図との対応
において、（ｍＸｎ）ビットの記憶装置を使用した場合
について示してあシ、アドレスは最上位行の左から順次
右側に連続して付され。
以後順次その下の行に移ように付される。
続出回路Ｒは映像記憶部工ＰＭの記憶内容を順次読み出
すものであシ、この読み出しに当っては後述する演算ｌ
＆埋部ＣＰＵからのクロック発生指令信号ＣＬ工に基づ
１！、第１７図との対応において１行単位に読み出す、
そのため、この続出回路Ｒは、１行分クロック発生回路
３０と続出アドレス発生回路３１とから構成しである。
すものであシ、この読み出しに当っては後述する演算ｌ
＆埋部ＣＰＵからのクロック発生指令信号ＣＬ工に基づ
１！、第１７図との対応において１行単位に読み出す、
そのため、この続出回路Ｒは、１行分クロック発生回路
３０と続出アドレス発生回路３１とから構成しである。
１行分クロック発生回路３０はクロック発生指令信号Ｃ
Ｉ、■が入力されると、映像記憶部工ＰＭの映像の１行
に相当するｍ個のパルスを発生する。第１８図は、１行
分クロック発生回路３０の具体例を示したものであり、
クロック信号発生器３２、ＲＳフＩＪ ツブフロップ回
路３３．アンドゲート３４、およびカウンタ３５とで構
成した場合について示しである。クロック信号発生器３
２は常に一定周期の連続パルスを発生する。このクロッ
ク信号発生器３２の出力であるパルスはアンドゲート３
４を介してカウンタ３５のカウント端子ＯＫに入力する
ようにする。ＲＳＳフリツブフロ９回路５５のセット端
子Ｓには演算処理部ＣＰＵからのクロック発生指令信号
ＣＬＩを入力し、当該信号ＣＩ、工によりＲＳＳフリッ
プフロラ回路５３をセットするようにする。そして、当
該７リツプフロツプ回路５５の出力端子Ｑからの出力を
アンドゲート３４の制御側入力とし、フリツプフロツプ
回路３３がセットされている場合にはアンドゲート５４
を開くようにする。カウンタ５５は映像記憶部工ＰＭを
１行ｍビット構成としである関係上、（ｍ−１）進のカ
ウンタで構成し、そのオバーフロ一端子ＯＦＬからの出
力をＲＳＳフリツブフロ１回路３５のリセット端子Ｒに
入力するようにする。なお、アンドゲート３４の出力は
カウンタ３５のカウント端子ＣＫに入力すると共に続出
クロックパルスＲＣＬとして続出アドレス発生回路３１
に入力するようにする。このようにすれば、演算処理部
ＣＰＵからクロック発生指令信号ＣＬ工が入力される（
！：、ＲＳフリツプフロツプ回路３３がセットされ、出
力端子Ｑからの１１″の出力によりアンドゲート３４が
開かれる。しながって、クロック発生器５２からのクロ
ックパルスはアンドゲート３４を通り、カウンタ５５に
加わると共に続出アドレス発生回路５１に加わる。この
クロックパルスによりカウンタ５５は順次カウントアツ
プされる。そして１ｍ個目の信号が加わるとオーバフロ
一端子ＯＦＬから信号が出力され、ＲＳフリツデフロツ
ブ回路３３をリセットする。これにより、ＲＳＳフリッ
プフロラ回路３３の出力端子Ｑからの信号はＩ ｇ Ｉ
となり、これはアンドゲート３４を閉じる。これによシ
、以後のクロック発生器３２からのクロックパルスはア
ンドゲート３４から出力すれることはない。すなわち、
この回路５０は演算処理部ＣＰＵからのクロック発生指
令信号ＣＬＩを受けるごとにｍ個のクロックパルス、す
なワチ読出クロックパルスＲＣＬを出力し、その後、続
出クロックパルスＲＣＬの発生全停止する。
Ｉ、■が入力されると、映像記憶部工ＰＭの映像の１行
に相当するｍ個のパルスを発生する。第１８図は、１行
分クロック発生回路３０の具体例を示したものであり、
クロック信号発生器３２、ＲＳフＩＪ ツブフロップ回
路３３．アンドゲート３４、およびカウンタ３５とで構
成した場合について示しである。クロック信号発生器３
２は常に一定周期の連続パルスを発生する。このクロッ
ク信号発生器３２の出力であるパルスはアンドゲート３
４を介してカウンタ３５のカウント端子ＯＫに入力する
ようにする。ＲＳＳフリツブフロ９回路５５のセット端
子Ｓには演算処理部ＣＰＵからのクロック発生指令信号
ＣＬＩを入力し、当該信号ＣＩ、工によりＲＳＳフリッ
プフロラ回路５３をセットするようにする。そして、当
該７リツプフロツプ回路５５の出力端子Ｑからの出力を
アンドゲート３４の制御側入力とし、フリツプフロツプ
回路３３がセットされている場合にはアンドゲート５４
を開くようにする。カウンタ５５は映像記憶部工ＰＭを
１行ｍビット構成としである関係上、（ｍ−１）進のカ
ウンタで構成し、そのオバーフロ一端子ＯＦＬからの出
力をＲＳＳフリツブフロ１回路３５のリセット端子Ｒに
入力するようにする。なお、アンドゲート３４の出力は
カウンタ３５のカウント端子ＣＫに入力すると共に続出
クロックパルスＲＣＬとして続出アドレス発生回路３１
に入力するようにする。このようにすれば、演算処理部
ＣＰＵからクロック発生指令信号ＣＬ工が入力される（
！：、ＲＳフリツプフロツプ回路３３がセットされ、出
力端子Ｑからの１１″の出力によりアンドゲート３４が
開かれる。しながって、クロック発生器５２からのクロ
ックパルスはアンドゲート３４を通り、カウンタ５５に
加わると共に続出アドレス発生回路５１に加わる。この
クロックパルスによりカウンタ５５は順次カウントアツ
プされる。そして１ｍ個目の信号が加わるとオーバフロ
一端子ＯＦＬから信号が出力され、ＲＳフリツデフロツ
ブ回路３３をリセットする。これにより、ＲＳＳフリッ
プフロラ回路３３の出力端子Ｑからの信号はＩ ｇ Ｉ
となり、これはアンドゲート３４を閉じる。これによシ
、以後のクロック発生器３２からのクロックパルスはア
ンドゲート３４から出力すれることはない。すなわち、
この回路５０は演算処理部ＣＰＵからのクロック発生指
令信号ＣＬＩを受けるごとにｍ個のクロックパルス、す
なワチ読出クロックパルスＲＣＬを出力し、その後、続
出クロックパルスＲＣＬの発生全停止する。
読出アドレス発生回路３１は１行分クロック発生回路３
０からの読出クロックパルスＲＣＬを入力し、このパル
スＲＣＬに基づいて映像記憶部工ＰＭのアドレスを順次
走査指定し、その記憶内容を順次読み出す。これはアド
レスカウンタ等で構成する。すなわち、この回路３１は
読出クロックパルスＲＣＬを１つ入力するたびに、その
アドレス内容を１だけ増Ｗすることによシ、上記機能を
実現する。ここで、１行分クロック発生回路３０は演算
処理部ＣＰＵからクロック発生指令信号ＣＬ工を受ける
度に、ｍ個のパルスを発生するなめ、まず最初に１行分
クロック発生回路３ｏがＭ号ＣＬ工を愛社ると、読出ア
ドレス発生器３１は第１７図において％１１行目ｍビッ
トのそれぞれをアドレス指定し、それぞれの記憶内容ｔ
−読み出す０次に、信号ＣＬ工が回路３０に加わると、
続出アドレス回路３１は２行目のｍビットのそれぞれを
アドレス指定し、当該性のそれぞれの記憶内容を読み出
す。以下、同様にして、演算処理部ＣＰＵからクロック
発生指令信号ＣＬ工が入力される度に、各行の記憶内容
が読み府ｉ、最終行、すなわちｎ行目が読み出されると
、その読み出しの終了により、次には１行目を読み出し
得るよう設定される。
０からの読出クロックパルスＲＣＬを入力し、このパル
スＲＣＬに基づいて映像記憶部工ＰＭのアドレスを順次
走査指定し、その記憶内容を順次読み出す。これはアド
レスカウンタ等で構成する。すなわち、この回路３１は
読出クロックパルスＲＣＬを１つ入力するたびに、その
アドレス内容を１だけ増Ｗすることによシ、上記機能を
実現する。ここで、１行分クロック発生回路３０は演算
処理部ＣＰＵからクロック発生指令信号ＣＬ工を受ける
度に、ｍ個のパルスを発生するなめ、まず最初に１行分
クロック発生回路３ｏがＭ号ＣＬ工を愛社ると、読出ア
ドレス発生器３１は第１７図において％１１行目ｍビッ
トのそれぞれをアドレス指定し、それぞれの記憶内容ｔ
−読み出す０次に、信号ＣＬ工が回路３０に加わると、
続出アドレス回路３１は２行目のｍビットのそれぞれを
アドレス指定し、当該性のそれぞれの記憶内容を読み出
す。以下、同様にして、演算処理部ＣＰＵからクロック
発生指令信号ＣＬ工が入力される度に、各行の記憶内容
が読み府ｉ、最終行、すなわちｎ行目が読み出されると
、その読み出しの終了により、次には１行目を読み出し
得るよう設定される。
処理データ作成回路ＬＣは、映像記憶部工ＰＭからの出
力に基づき、接合部５の面積、および良否判定に必要な
データを、映像記憶部工ＰＭの第１７図との対応におい
て、各行ごとに作成出力するものである。第１９図れ）
はｊ１１７図の任意のｂ行の記憶内容を抜き取って示し
念ものであ九処理データ作成回路ＬＯはこの図において
、接合部５に対応するビット数よりなる接合部データｔ
ｘと、最先桁から接合部５の終了までのビット数よ構成
る接合部端データＡｘを検出し、これを後述する演算処
理部ＣＰＵに出力するものである。この図からも明らか
なように、この図はビット数。
力に基づき、接合部５の面積、および良否判定に必要な
データを、映像記憶部工ＰＭの第１７図との対応におい
て、各行ごとに作成出力するものである。第１９図れ）
はｊ１１７図の任意のｂ行の記憶内容を抜き取って示し
念ものであ九処理データ作成回路ＬＯはこの図において
、接合部５に対応するビット数よりなる接合部データｔ
ｘと、最先桁から接合部５の終了までのビット数よ構成
る接合部端データＡｘを検出し、これを後述する演算処
理部ＣＰＵに出力するものである。この図からも明らか
なように、この図はビット数。
すなわち画素数を面積と対応させている。処理データ作
成回路ＬＣは接合部データｔｘを検出する接合部検出回
路ＬＸと、接合部端データＡｘを検出する接合部端検出
回路ＡＸを主要部とし、これら回路ＬＸ、ＡＸにタイミ
ング信号を与える立下り検出回路４０１に備える。
成回路ＬＣは接合部データｔｘを検出する接合部検出回
路ＬＸと、接合部端データＡｘを検出する接合部端検出
回路ＡＸを主要部とし、これら回路ＬＸ、ＡＸにタイミ
ング信号を与える立下り検出回路４０１に備える。
映像記憶部工ＰＭには第１７図に示すように。
映像において白い部分には１１″が、そして黒い部分に
おいては１０１が記憶される。処理データ作成回路ＬＣ
は回路構成の都合上、映像記憶部工ＰＭから読み出され
た信号を否定して取り込むようにするため、否定回路Ｎ
ＯＴを備えている。このようにすれば、映像にｆＩＰＩ
Ａて白い部分は１０１、黒い部分は１１１として取シ込
むことができる。
おいては１０１が記憶される。処理データ作成回路ＬＣ
は回路構成の都合上、映像記憶部工ＰＭから読み出され
た信号を否定して取り込むようにするため、否定回路Ｎ
ＯＴを備えている。このようにすれば、映像にｆＩＰＩ
Ａて白い部分は１０１、黒い部分は１１１として取シ込
むことができる。
第１９図（至）は第１９図れ）に対する否定回路ＮＯＴ
の出力を示す。
の出力を示す。
立下り検出回路４０は映像が黒から白、すなわちｊ１１
１９図（ａ）において１０１からａｌｌへの変化時点を
検出して、信号を出力するものである。なだし、当該回
路４０へは、後述する否定回路Ｎ。
１９図（ａ）において１０１からａｌｌへの変化時点を
検出して、信号を出力するものである。なだし、当該回
路４０へは、後述する否定回路Ｎ。
Ｔを介して、映像記憶部工ＰＭからのｆｉ８ｍ５Ｚ入力
されているため、当該回路４０は１１１から＠０＠への
立下りを検出する。（ｉｉｉｌ！１９図＠参照）ｊＩＩ
２Ｌ１図は当該立下り検出回路４０の具体例を示し友も
のであり、その主要部はＤ形フリップフロップ回路４１
とＪＫフリッププロップ回路４２とから成り、読出クロ
ックパルスＲＣＬと否定回路ＮＯＴからの出力を入力す
ることによシ、この両信号から立下り時点を検出し、立
下り信号４０Ｓを作成出力する。否定回路ＮＯＴの出力
はＤ形フリップフロップ回路４１の入力端子りに入力す
るようにする。すなわち、この端子りには読出回路Ｒの
作用によシ映像記憶部工ＰＭの各行の内容が否定され念
後、順次入力される。すなわち、第１９図四を参照すれ
ば、その左側からこれが否定され友信号、要するに１０
１ならば１１１が、１１−ならば１０１が順次入力され
る。読出クロックパルスＲＣＬｌｄ遅［回路４ ｓ 、
ワンショットパルス発生回路４４を介して、Ｄ形フリッ
プフロップ回路４１のクロック端子ＯＫに印加するよう
にする。Ｄ形フリップフロップ回路４Ｆはクロック端子
ＯＫへのクロック信号入力時、この時点に入力端子りに
入力されている信号を一時記憶し、これを出力端子Ｑか
ら出力する。ところで、映像記憶部工ＰＭはアドレス指
定し、当記アドレスの記憶内容が読み出されるまでに多
少の遅れ時間を要する。しながっテ、読出クロックパル
スＲＯＬ′５ｃクロック端子ＯＫに直接入力しても当該
続出クロックパルスＲＣＬによって読み出されるべきア
ドレスの記憶内容はＤ形フリップフロップ回路４１には
記憶できない。そこで、遅延回路４３によって続出クロ
ックパルスＲＣＬをこの分だけ遅らせ、遅延後の出力の
立上９をワンショットパルス発生回路１４で検知し、ク
ロック信号を作成する。Ｄ形フリップフロップ回路４１
の出力は、入力端子Ｊが電源■、すなわち１１１に、入
力端子Ｋが接地、すなわち＠ＯＩに設定されたＪＫフリ
ップフロップ回終絡４２クロック信号ＯＫに入力するよ
うにする。
されているため、当該回路４０は１１１から＠０＠への
立下りを検出する。（ｉｉｉｌ！１９図＠参照）ｊＩＩ
２Ｌ１図は当該立下り検出回路４０の具体例を示し友も
のであり、その主要部はＤ形フリップフロップ回路４１
とＪＫフリッププロップ回路４２とから成り、読出クロ
ックパルスＲＣＬと否定回路ＮＯＴからの出力を入力す
ることによシ、この両信号から立下り時点を検出し、立
下り信号４０Ｓを作成出力する。否定回路ＮＯＴの出力
はＤ形フリップフロップ回路４１の入力端子りに入力す
るようにする。すなわち、この端子りには読出回路Ｒの
作用によシ映像記憶部工ＰＭの各行の内容が否定され念
後、順次入力される。すなわち、第１９図四を参照すれ
ば、その左側からこれが否定され友信号、要するに１０
１ならば１１１が、１１−ならば１０１が順次入力され
る。読出クロックパルスＲＣＬｌｄ遅［回路４ ｓ 、
ワンショットパルス発生回路４４を介して、Ｄ形フリッ
プフロップ回路４１のクロック端子ＯＫに印加するよう
にする。Ｄ形フリップフロップ回路４Ｆはクロック端子
ＯＫへのクロック信号入力時、この時点に入力端子りに
入力されている信号を一時記憶し、これを出力端子Ｑか
ら出力する。ところで、映像記憶部工ＰＭはアドレス指
定し、当記アドレスの記憶内容が読み出されるまでに多
少の遅れ時間を要する。しながっテ、読出クロックパル
スＲＯＬ′５ｃクロック端子ＯＫに直接入力しても当該
続出クロックパルスＲＣＬによって読み出されるべきア
ドレスの記憶内容はＤ形フリップフロップ回路４１には
記憶できない。そこで、遅延回路４３によって続出クロ
ックパルスＲＣＬをこの分だけ遅らせ、遅延後の出力の
立上９をワンショットパルス発生回路１４で検知し、ク
ロック信号を作成する。Ｄ形フリップフロップ回路４１
の出力は、入力端子Ｊが電源■、すなわち１１１に、入
力端子Ｋが接地、すなわち＠ＯＩに設定されたＪＫフリ
ップフロップ回終絡４２クロック信号ＯＫに入力するよ
うにする。
そして、この回路４２の出力はワンショットパルス発生
回路４５を介し、立下り検出回路４０の出力として出力
する。同時に、ワンショットパルス仝６ 発生回路４５の出力は否定回路番を介してＪＫフリップ
フロップ回路４２のクリア端子ＣＬＨに入力し、これを
クリアする。第２１図は、第２０図の各部の動作状態を
示しなタイムチャートであ汎ＲＣＬは読出クロックパル
スＲＣＬ、Ｎ０ＴＳは否定回路ＮＯＴの出力％４４８は
ワンショ・ソトバルス発生回路４４の出力、４１８はＤ
形フリップフロップ回路４１の出力、４２ＳはＪＫフリ
ップフロップ回路４２の出力を示す、４０Ｓはワンショ
ットパルス発生回路４５の出力であシ、これはすなわち
立下り検出回路４０の出力、すなわち立下り信号となる
。この図から明らかなように、読出クロックパルスＲＣ
Ｌが一定周期で出力され、これにつれて映像記憶部工Ｐ
Ｍから順次記憶内容が読み出され、この読み出されな内
容が１１１からａ ｇ Ｉに変化した時点で、立下多信
号４０Ｓが一タセレクタ５３．コンパレータ５４、アン
トゲ−）５５，５６，５７．およびプリップフロップ回
路５８．５９を主な構成とする。カウンタ５１゜５２は
カウント入力端子ＯＫへ入力されるパルス信号の数を計
数し、その計数値を出力データとして出力する。データ
セレクタ５３はカウンタ５１゜５２からのそれぞれのデ
ータを入力し、セレクト端子ＳＬＴへの信号に応じ、そ
の一方を選択出力する。すなわち、この場合、セレクト
端子５ＬＴ−Ｅ；μへ１１１の信号が入力されていれば
、入力端子Ａ側に入力されているデータ、すなわちカウ
ンタ５１の計数値を選択出力し、逆にセレクト端子ＳＬ
ＴへＩｏｌの信号が入力さえていれば、入力端子Ｂ側に
入力されているデータ、すなわちカウンタ５２の計数値
を選択出力する。コンパレータ５４は。
回路４５を介し、立下り検出回路４０の出力として出力
する。同時に、ワンショットパルス仝６ 発生回路４５の出力は否定回路番を介してＪＫフリップ
フロップ回路４２のクリア端子ＣＬＨに入力し、これを
クリアする。第２１図は、第２０図の各部の動作状態を
示しなタイムチャートであ汎ＲＣＬは読出クロックパル
スＲＣＬ、Ｎ０ＴＳは否定回路ＮＯＴの出力％４４８は
ワンショ・ソトバルス発生回路４４の出力、４１８はＤ
形フリップフロップ回路４１の出力、４２ＳはＪＫフリ
ップフロップ回路４２の出力を示す、４０Ｓはワンショ
ットパルス発生回路４５の出力であシ、これはすなわち
立下り検出回路４０の出力、すなわち立下り信号となる
。この図から明らかなように、読出クロックパルスＲＣ
Ｌが一定周期で出力され、これにつれて映像記憶部工Ｐ
Ｍから順次記憶内容が読み出され、この読み出されな内
容が１１１からａ ｇ Ｉに変化した時点で、立下多信
号４０Ｓが一タセレクタ５３．コンパレータ５４、アン
トゲ−）５５，５６，５７．およびプリップフロップ回
路５８．５９を主な構成とする。カウンタ５１゜５２は
カウント入力端子ＯＫへ入力されるパルス信号の数を計
数し、その計数値を出力データとして出力する。データ
セレクタ５３はカウンタ５１゜５２からのそれぞれのデ
ータを入力し、セレクト端子ＳＬＴへの信号に応じ、そ
の一方を選択出力する。すなわち、この場合、セレクト
端子５ＬＴ−Ｅ；μへ１１１の信号が入力されていれば
、入力端子Ａ側に入力されているデータ、すなわちカウ
ンタ５１の計数値を選択出力し、逆にセレクト端子ＳＬ
ＴへＩｏｌの信号が入力さえていれば、入力端子Ｂ側に
入力されているデータ、すなわちカウンタ５２の計数値
を選択出力する。コンパレータ５４は。
入力端子Ａ側に入力したデータ、すなわちカウンタ５１
の計数値と、入力端子Ｂａに入力されたデータ、すなわ
ちカウンタ５２の計数値とを比較し、これが同一であれ
ば、出力端子Ａ−Ｂから、入力端子Ａ側の値が大′＃ハ
れば出力端子Ａ）Ｂから、まな入力端子Ｂ側の値が大き
ければ出力端子Ａ（Ｂからそれぞれ１１１の信号を出力
する。コンパレータ５４の各出力端子Ａ−Ｂ 、 Ａ、
＞Ｂ 、 Ａ（Ｂの出力は対応するテントゲ−）５５．
５６．５７に入力し、各アントゲ−）５５．５＋６．５
７のそれぞれには、立下シ検出回路４０からの立下多信
号４０８をそれぞれ入力する。したがって、アンドゲー
ト５５．５ｔ５．５７は立下多信号４０８が入力された
時点において、コンパレータ５４から１１１の信ｆ：６
Ｚ入力されているもののみが１１＠の信号を出力する。
の計数値と、入力端子Ｂａに入力されたデータ、すなわ
ちカウンタ５２の計数値とを比較し、これが同一であれ
ば、出力端子Ａ−Ｂから、入力端子Ａ側の値が大′＃ハ
れば出力端子Ａ）Ｂから、まな入力端子Ｂ側の値が大き
ければ出力端子Ａ（Ｂからそれぞれ１１１の信号を出力
する。コンパレータ５４の各出力端子Ａ−Ｂ 、 Ａ、
＞Ｂ 、 Ａ（Ｂの出力は対応するテントゲ−）５５．
５６．５７に入力し、各アントゲ−）５５．５＋６．５
７のそれぞれには、立下シ検出回路４０からの立下多信
号４０８をそれぞれ入力する。したがって、アンドゲー
ト５５．５ｔ５．５７は立下多信号４０８が入力された
時点において、コンパレータ５４から１１１の信ｆ：６
Ｚ入力されているもののみが１１＠の信号を出力する。
フリップフロップ回路５８のセット端子Ｓにはアンドゲ
ート５６の出力を、またリセット端子Ｒにはアンドゲー
ト５７の出力を入力するようにする。そして、フリップ
フロップ回路団の出力端子Ｑからの出力はコンパレータ
５５のセレクト端子ＳＬＴに入力するようにする。この
ようにすれば、立下り検出信号４０Ｓが出力されな時点
において、カウンタ５１の計数値がカウンタ５２のそれ
よりも大きければフリップフロップ回路５８がセットさ
れ、データセレクタ５３のセレクト端子ＳＬＴに１１１
が印加されることから、データセレクタ５３は入力端子
Ａに入力されたカウンタ５１の計数値を出力する。逆に
、立上り検出信号４０８が出力され冷時点において、カ
ウンタ５２の計数値がカウンタ５１のそれよシも太きけ
ればフリップフロップ回路５８がリセットされ。
ート５６の出力を、またリセット端子Ｒにはアンドゲー
ト５７の出力を入力するようにする。そして、フリップ
フロップ回路団の出力端子Ｑからの出力はコンパレータ
５５のセレクト端子ＳＬＴに入力するようにする。この
ようにすれば、立下り検出信号４０Ｓが出力されな時点
において、カウンタ５１の計数値がカウンタ５２のそれ
よりも大きければフリップフロップ回路５８がセットさ
れ、データセレクタ５３のセレクト端子ＳＬＴに１１１
が印加されることから、データセレクタ５３は入力端子
Ａに入力されたカウンタ５１の計数値を出力する。逆に
、立上り検出信号４０８が出力され冷時点において、カ
ウンタ５２の計数値がカウンタ５１のそれよシも太きけ
ればフリップフロップ回路５８がリセットされ。
データセレクタ５５のセレクト端子ＳＬＴ＆Ｃ”０”が
印加されることから、データセレクタ５３は入力端子Ｂ
に入力されなカウンタ５２の計数値を出力する。なお、
カウンタ５１，５２のｔｔ数ａｉ＝同一である場合、フ
リップフロップ回路５８の出力に変化はなく、データセ
レクタ５３は前回選択された側のカウンタ５１．５２の
いずれか一方の計数値を出力する。
印加されることから、データセレクタ５３は入力端子Ｂ
に入力されなカウンタ５２の計数値を出力する。なお、
カウンタ５１，５２のｔｔ数ａｉ＝同一である場合、フ
リップフロップ回路５８の出力に変化はなく、データセ
レクタ５３は前回選択された側のカウンタ５１．５２の
いずれか一方の計数値を出力する。
７リツププロツプ回路会９はアンドゲート５５゜５６の
出力をオアゲート６０を介しセット端子８ンシ羅ットバ
Ｖス発生回路６１に入力され、更にこの回路６１によっ
て作成されなパルス信号はオアゲート６２を介してカウ
ンタ５２のクリア端子パルス発生回路６３に入力され、
庭にこの回路品によって作成されたパルス信号はオアゲ
ート６４ゲート６５．６６ｔ−介して、それぞれカウン
タ５１゜５２のカウント入力端子ＯＫに入力するように
する。そして、フリップフロップ回路５９の出力端子Ｑ
からの出力は遅延回路６７を介してアンドゲート６６へ
、出力端予電の出力は遅延回路６８を介してアンドゲー
ト６５へ入力するようにする。
出力をオアゲート６０を介しセット端子８ンシ羅ットバ
Ｖス発生回路６１に入力され、更にこの回路６１によっ
て作成されなパルス信号はオアゲート６２を介してカウ
ンタ５２のクリア端子パルス発生回路６３に入力され、
庭にこの回路品によって作成されたパルス信号はオアゲ
ート６４ゲート６５．６６ｔ−介して、それぞれカウン
タ５１゜５２のカウント入力端子ＯＫに入力するように
する。そして、フリップフロップ回路５９の出力端子Ｑ
からの出力は遅延回路６７を介してアンドゲート６６へ
、出力端予電の出力は遅延回路６８を介してアンドゲー
ト６５へ入力するようにする。
このようにすれば、γンドゲー）５５．５６のいずれか
一方、あるいはその両方が信号を出力すれば、すなわち
カウンタ５１の計数値がカウンタ＆の計数値よシも大き
いか、又は同一ならば、フリッパフロップ回路５９がセ
ットされ、出力端子Ｑの出力によってカウンタ５２＃ク
リアされる。逆に、カウンタ５２の計数値がカウンタ５
１の計数値より大きければ、アンドゲート５７の出力に
よりフリップフロップ回路５９がリセットされ、出力端
予電の出力により、カウンタ５１がクリアされる。すな
わち、カウンタ５１．５２のいずれか一方には現在まで
の最大値が格納され、他方のこれよりも小さい計数値は
クリアされる。更に、フリツプフロツプ回路５９がセッ
トされることによシ、遅延回路６７．６８による時間の
経過後、アンドゲート６６が開かれ、アンドゲート６５
が閉しる。逆に、フリツプフロツプ回Ｋ ５９６：リー
ｔｚットされると、遅延回路６７．６８による時間の経
過後、アンドゲート６６が閉じられ、アンドゲート６５
が開く。なお、遅延回路６７．６８はカウリ ンタ５１，５２のり贅アの間、当該クリアしているカウ
ンタに信号が入力されないようにするなめに設けである
。要するに、このような構成によシ、ある時点において
は、アントゲ−）６５．６６のうち、そのいずれか一方
が開いていて、これと対応しなカウンタ５１．５２の一
方が否定回路Ｎ。
一方、あるいはその両方が信号を出力すれば、すなわち
カウンタ５１の計数値がカウンタ＆の計数値よシも大き
いか、又は同一ならば、フリッパフロップ回路５９がセ
ットされ、出力端子Ｑの出力によってカウンタ５２＃ク
リアされる。逆に、カウンタ５２の計数値がカウンタ５
１の計数値より大きければ、アンドゲート５７の出力に
よりフリップフロップ回路５９がリセットされ、出力端
予電の出力により、カウンタ５１がクリアされる。すな
わち、カウンタ５１．５２のいずれか一方には現在まで
の最大値が格納され、他方のこれよりも小さい計数値は
クリアされる。更に、フリツプフロツプ回路５９がセッ
トされることによシ、遅延回路６７．６８による時間の
経過後、アンドゲート６６が開かれ、アンドゲート６５
が閉しる。逆に、フリツプフロツプ回Ｋ ５９６：リー
ｔｚットされると、遅延回路６７．６８による時間の経
過後、アンドゲート６６が閉じられ、アンドゲート６５
が開く。なお、遅延回路６７．６８はカウリ ンタ５１，５２のり贅アの間、当該クリアしているカウ
ンタに信号が入力されないようにするなめに設けである
。要するに、このような構成によシ、ある時点において
は、アントゲ−）６５．６６のうち、そのいずれか一方
が開いていて、これと対応しなカウンタ５１．５２の一
方が否定回路Ｎ。
Ｔからの信号を計数する。そして、立下り信号４０Ｓの
発生時点においての比較結果で、小さな計数値を有する
側のカウンタ５１，５２の内容がクリアされ、はぼ同時
に当該カウンタ５１，５２と対応スる側のアンドゲート
６５，６６−１１：開かれ、次にはクリアされた側のカ
ウンタ５１，５２が計数を開始する。
発生時点においての比較結果で、小さな計数値を有する
側のカウンタ５１，５２の内容がクリアされ、はぼ同時
に当該カウンタ５１，５２と対応スる側のアンドゲート
６５，６６−１１：開かれ、次にはクリアされた側のカ
ウンタ５１，５２が計数を開始する。
接合部端検出回路ＡＸはカウンタ７１．レジスタ７２お
よびレジスタ制御回路７０とから成る。
よびレジスタ制御回路７０とから成る。
カウンタ７１はそのカウント入力端子ＯＫへの入カバル
ス数をカウントし、その値をレジスタ７２に入力する。
ス数をカウントし、その値をレジスタ７２に入力する。
レジスタ７２はそのロード端子りへの信号の立下りでカ
ウンタ７１からの入力を一時記憶し、その記憶内容を出
力する。レジスタ７２へのロード端子りへの信号の立下
シは、コンパレータ５４の比較結果が、出力端子Ａ＞Ｂ
から出力端子Ａ（Ｂへ、又は出力端子Ａ（Ｂから出力端
子Ａ＞Ｂへ移つな時点で発生するようにする。但し、初
期状態での出力端子Ａ−Ｂから出力端子Ａ）Ｂへ移つな
場合も同様とする。これらは、レジスタ制御回路７０に
よって行なわれる。第２２図は当該レジスタ制御回路７
０の具体例を示したものであり、当該回路７０はコンパ
レータ５４の出力端子Ａ＞Ｂに対応するアンドゲート５
６の出力と、出力端子Ａ（Ｂに対応するアンドゲート５
７の出力とを入力することによって当該機能を実現する
。
ウンタ７１からの入力を一時記憶し、その記憶内容を出
力する。レジスタ７２へのロード端子りへの信号の立下
シは、コンパレータ５４の比較結果が、出力端子Ａ＞Ｂ
から出力端子Ａ（Ｂへ、又は出力端子Ａ（Ｂから出力端
子Ａ＞Ｂへ移つな時点で発生するようにする。但し、初
期状態での出力端子Ａ−Ｂから出力端子Ａ）Ｂへ移つな
場合も同様とする。これらは、レジスタ制御回路７０に
よって行なわれる。第２２図は当該レジスタ制御回路７
０の具体例を示したものであり、当該回路７０はコンパ
レータ５４の出力端子Ａ＞Ｂに対応するアンドゲート５
６の出力と、出力端子Ａ（Ｂに対応するアンドゲート５
７の出力とを入力することによって当該機能を実現する
。
このため、ＳＲブリヅプフロツプ回路７５．７４、Ｄ形
フリップフロップ回路７５，７６、アントゲ−）７７、
およびワンショットパルス発生回路７８とを備えている
。アンドゲート５６からの出力はフリップフロップ回路
７３のセット端子Ｓ、およびフリッププロップ回路７４
のリセット端子Ｒに入力するようにする。アンドゲート
５７からの出力は７リップフロップ回路７３のリセット
端子Ｒ。
フリップフロップ回路７５，７６、アントゲ−）７７、
およびワンショットパルス発生回路７８とを備えている
。アンドゲート５６からの出力はフリップフロップ回路
７３のセット端子Ｓ、およびフリッププロップ回路７４
のリセット端子Ｒに入力するようにする。アンドゲート
５７からの出力は７リップフロップ回路７３のリセット
端子Ｒ。
およびフリツプフロツプ回路７４のセット端子Ｓに入力
するようにする。フリップフロップ回路７５゜７６の入
力端子りは電源■に接続、すなわち当該端端子りには常
に１１”の信号を入力するようにする。そして、フリッ
プフロップ回路７５のクロック端子ＯＫにはフリップフ
ロップ回路７３の出力を入力し、フ１Ｊツブフロップ回
路７６のクロック端子ＣＫＫはフリッププロップ回路７
４の出力を入力するようにする。７リップフロップ回路
７５゜７６の出力はオアゲート７７を介し、更にこのオ
アゲート７７の出力はワンショットパルス発生回路７８
を介して、レジスタ制御信号ＲＣ８としてレジスタ７２
のロード端子りに入力するようにする。なお、ワンショ
ットパルス発生回路７８の出力は同時に７リツでフロッ
プ回路７５．７６のクリア端子ＣＬＨに印加する。この
ようにすれば、アントゲ−）５６．５７のいずれか一方
が信号を出力するト、プリップフロップ回路７３．７４
のうち当該信号がセット端子Ｓに入力されている側がセ
ットされ、他の一方はリセットされる。これにより、セ
ットされた側の７リツプフロツプ回路７５．７６の一方
が０１１にセットされ、これに従ってオアゲート７７の
出力でワンショットパルス発生回路７５がレジスタ制御
信号ＲＣ８を作成する。更に、この信号ＲＯ８によって
プリップフロップ回路７５．７６は共にクリアされ、初
期状態に戻る。
するようにする。フリップフロップ回路７５゜７６の入
力端子りは電源■に接続、すなわち当該端端子りには常
に１１”の信号を入力するようにする。そして、フリッ
プフロップ回路７５のクロック端子ＯＫにはフリップフ
ロップ回路７３の出力を入力し、フ１Ｊツブフロップ回
路７６のクロック端子ＣＫＫはフリッププロップ回路７
４の出力を入力するようにする。７リップフロップ回路
７５゜７６の出力はオアゲート７７を介し、更にこのオ
アゲート７７の出力はワンショットパルス発生回路７８
を介して、レジスタ制御信号ＲＣ８としてレジスタ７２
のロード端子りに入力するようにする。なお、ワンショ
ットパルス発生回路７８の出力は同時に７リツでフロッ
プ回路７５．７６のクリア端子ＣＬＨに印加する。この
ようにすれば、アントゲ−）５６．５７のいずれか一方
が信号を出力するト、プリップフロップ回路７３．７４
のうち当該信号がセット端子Ｓに入力されている側がセ
ットされ、他の一方はリセットされる。これにより、セ
ットされた側の７リツプフロツプ回路７５．７６の一方
が０１１にセットされ、これに従ってオアゲート７７の
出力でワンショットパルス発生回路７５がレジスタ制御
信号ＲＣ８を作成する。更に、この信号ＲＯ８によって
プリップフロップ回路７５．７６は共にクリアされ、初
期状態に戻る。
演算処理部ＣＰＵは続出回路Ｒを経由し、更に処理デー
タ作成回路ＬＣを経由して、映像記憶部工ＰＭから判定
に必要な各積データを取プ込み。
タ作成回路ＬＣを経由して、映像記憶部工ＰＭから判定
に必要な各積データを取プ込み。
接合部５の良否判定を行なうものであり、マイクロ・コ
ンピュータを使用した場合について示してアル、マイク
ロ・コンピュータはプロゲラＡ記憶装置に予め記憶され
たプログラムに従って、処理、演算等を冥行する。、７
５２５図はそのプログラムの概略を示したフローチャー
トである。この図において、演算処理部ＣＰＵはまずス
テップＡにおいて、各部の初期設定を行なう１例えば、
処理−一夕作成回路ＬＣから取シ込むデータを一時格納
するデータ記憶部のクリア、あるいは演算等の途中結果
を記憶するデータ記憶部のクリア、等である。
ンピュータを使用した場合について示してアル、マイク
ロ・コンピュータはプロゲラＡ記憶装置に予め記憶され
たプログラムに従って、処理、演算等を冥行する。、７
５２５図はそのプログラムの概略を示したフローチャー
トである。この図において、演算処理部ＣＰＵはまずス
テップＡにおいて、各部の初期設定を行なう１例えば、
処理−一夕作成回路ＬＣから取シ込むデータを一時格納
するデータ記憶部のクリア、あるいは演算等の途中結果
を記憶するデータ記憶部のクリア、等である。
次のステップＢにおいて、映像記憶部工ＰＭの各行にお
ける第１９図で示し冷接合部データＡＸ。
ける第１９図で示し冷接合部データＡＸ。
接合部端データＡｘｔ−続出回路Ｒおよび処理データ作
成回路ＬＯを経由して読み取り、それをデータ記憶部の
所定領域に格納する１次のステップＣにおいて、接合部
５の良否判定に必要な各種のデータを、データ記憶部に
記憶した各行の接合部データｌｘ、接合部端データＡｘ
とから算出する。
成回路ＬＯを経由して読み取り、それをデータ記憶部の
所定領域に格納する１次のステップＣにおいて、接合部
５の良否判定に必要な各種のデータを、データ記憶部に
記憶した各行の接合部データｌｘ、接合部端データＡｘ
とから算出する。
以後の説明において、各データは次のように定義する。
すなわち、第２４図に示すように、第１７図との対応に
おいて、接合部データｔｘは任意の行における接合部５
の長さ、すなわちビット数を示し、接合端データＡｘは
当該行における左端から接合部５の右端までの長さ、す
なわちビット数を示す。Ａｍ１ｎｉは接合部端データＡ
ｘのうち最小の数値、ｊｍｉｎｉは接合部データｔｘの
うち最小の数値を示す。なお、ｊｍｉｎｉは結果的にＩ
Ｊ−ド線４の径と一致する。７Ｑは行の左端からＩＪ
−ド線４の中心Ｃまでの長さ、すなわちビット数を示す
、ｌｔは接合部５の長さがｔ２ｊｍｉｎｉ以上となる部
分の長さ、すなわちビット数を示も更に、Ｊｔの範囲内
において、接合部５のリード繍４の中心より左側の面積
、すなわちビット数の合計をΣＡ、同様に右側をΣＢと
し、ｊｔの範囲内における縦合部５の面積、すなわちビ
ット数をΣＩＸとする。なお、この図からも明らかなよ
うに。
おいて、接合部データｔｘは任意の行における接合部５
の長さ、すなわちビット数を示し、接合端データＡｘは
当該行における左端から接合部５の右端までの長さ、す
なわちビット数を示す。Ａｍ１ｎｉは接合部端データＡ
ｘのうち最小の数値、ｊｍｉｎｉは接合部データｔｘの
うち最小の数値を示す。なお、ｊｍｉｎｉは結果的にＩ
Ｊ−ド線４の径と一致する。７Ｑは行の左端からＩＪ
−ド線４の中心Ｃまでの長さ、すなわちビット数を示す
、ｌｔは接合部５の長さがｔ２ｊｍｉｎｉ以上となる部
分の長さ、すなわちビット数を示も更に、Ｊｔの範囲内
において、接合部５のリード繍４の中心より左側の面積
、すなわちビット数の合計をΣＡ、同様に右側をΣＢと
し、ｊｔの範囲内における縦合部５の面積、すなわちビ
ット数をΣＩＸとする。なお、この図からも明らかなよ
うに。
ΣｔｘはΣＡとＺＢとの合計となる。このことより、前
記したステップＯにおいては、Ａｍ１ｎｉ。
記したステップＯにおいては、Ａｍ１ｎｉ。
！ｍｊ−ｎｉ 、兄ｔｘを算出する。そして、引き続き
、これらのデータを基に、ステップＤにおいて、接合部
５の良否を判定する。
、これらのデータを基に、ステップＤにおいて、接合部
５の良否を判定する。
演算処理部ＣＰＵは以下に示す適当なタイミングで初期
クリア信号工ＣＬ、クロック発生指令信号ＣＬ工を出力
し、更に以下に示す適当なタイミングで一行分クロック
発生回路３０のオーバフロ一端子ＯＦＬからの信号、訃
よび処理データ作成回路ＬＯからの接合部データｊＸ、
接合部端データＡｘｔ−人力することによって、前記演
算、処理等を実行する。なお、演算処理部ＣＰＵからの
初期クリア信号工ＣＬは、処理データ作成回路ＬＯのオ
フゲー）６２，６４１？よびカウンタ７１のクリア端子
ＣＬＨに入力する。
クリア信号工ＣＬ、クロック発生指令信号ＣＬ工を出力
し、更に以下に示す適当なタイミングで一行分クロック
発生回路３０のオーバフロ一端子ＯＦＬからの信号、訃
よび処理データ作成回路ＬＯからの接合部データｊＸ、
接合部端データＡｘｔ−人力することによって、前記演
算、処理等を実行する。なお、演算処理部ＣＰＵからの
初期クリア信号工ＣＬは、処理データ作成回路ＬＯのオ
フゲー）６２，６４１？よびカウンタ７１のクリア端子
ＣＬＨに入力する。
第２５図、第２６図、第２７図は１１２５図におけるス
テップＢ、ステップＣ，ステップＤの詳細フローφヤー
ドであシ、以下この図を参照して全体の動作を説明する
。第２５図において、ステップＢにおいては、まず、ス
テップＢ１においてカウンタＣＮＴを０にする。このカ
ウンタＯＮＴはソフトウェア上作成しなもので６９．デ
ータ記憶部の予め定めたアドレスを対応させる。このカ
ウンタＣＮＴは映像記憶部工ＰＭの各行を計数する行カ
ウンタである１次にステップＢ２において、処理データ
作成回路ＬＣｔ−初期設定する。すなわち、これは初期
クリア信号工ＣＬを、当該回路ＬＣのオアゲート６２．
６４およびカウンタ７１のクリア端子ＣＬＨに印加する
。これにより、カウンタ５１，５２．７１はクリアされ
ることになる。
テップＢ、ステップＣ，ステップＤの詳細フローφヤー
ドであシ、以下この図を参照して全体の動作を説明する
。第２５図において、ステップＢにおいては、まず、ス
テップＢ１においてカウンタＣＮＴを０にする。このカ
ウンタＯＮＴはソフトウェア上作成しなもので６９．デ
ータ記憶部の予め定めたアドレスを対応させる。このカ
ウンタＣＮＴは映像記憶部工ＰＭの各行を計数する行カ
ウンタである１次にステップＢ２において、処理データ
作成回路ＬＣｔ−初期設定する。すなわち、これは初期
クリア信号工ＣＬを、当該回路ＬＣのオアゲート６２．
６４およびカウンタ７１のクリア端子ＣＬＨに印加する
。これにより、カウンタ５１，５２．７１はクリアされ
ることになる。
続いてステップＢ３で、読出回路Ｒにクロック発生指令
信号ＣＬ工を印加し１次のステップＢ４でカウンタＣＮ
Ｔに１を加える。ステップＢ３にかいて、続出回路Ｒに
クロック発生指令信号ＣＬ工を印加すると、当該回路Ｒ
は映像記憶部工ＰＭの１行目の記憶内容を順次読み出す
、そして、ステップＢ５においてカウンタ５５のオーバ
フロ一端子ＯＦＬの出力読み取シ、ステップ６に訃いて
。
信号ＣＬ工を印加し１次のステップＢ４でカウンタＣＮ
Ｔに１を加える。ステップＢ３にかいて、続出回路Ｒに
クロック発生指令信号ＣＬ工を印加すると、当該回路Ｒ
は映像記憶部工ＰＭの１行目の記憶内容を順次読み出す
、そして、ステップＢ５においてカウンタ５５のオーバ
フロ一端子ＯＦＬの出力読み取シ、ステップ６に訃いて
。
オーバフロ一端子ＯＦＬの出力、＞Ｚｌｌｌ、すなわち
読出回路Ｒが映像記憶部工ＰＭの１行分のクロックパル
スを発生終了し念か否かを判定する。ここで、オーバフ
ロ一端子ＯＦＬからオーバフロー信号が出力されるまで
、ステップＢＳ 、５３６が繰り返される。ステップＢ
６でオバーフロー信号カａｘされると、ステップＢ７で
処理データ作成回路ＬＣからの接合部データ！Ｘ、接合
部端データＡｘを読み取り、それぞれをデータ記憶部に
記憶する。次にステ゛ツブＢ８において、カウンタＯＮ
Ｔがｎ、すなわち映像記憶部工ＰＭを最終行まで走査し
たか否かを判定し、この条件が成立するまで以後ステッ
プＢ４ｋからステップＢ８まで！ＩＩＣ返され、最終行
まで走査し、カウンタＯＮＴの内容がｎになると、ステ
ップＣに進む。
読出回路Ｒが映像記憶部工ＰＭの１行分のクロックパル
スを発生終了し念か否かを判定する。ここで、オーバフ
ロ一端子ＯＦＬからオーバフロー信号が出力されるまで
、ステップＢＳ 、５３６が繰り返される。ステップＢ
６でオバーフロー信号カａｘされると、ステップＢ７で
処理データ作成回路ＬＣからの接合部データ！Ｘ、接合
部端データＡｘを読み取り、それぞれをデータ記憶部に
記憶する。次にステ゛ツブＢ８において、カウンタＯＮ
Ｔがｎ、すなわち映像記憶部工ＰＭを最終行まで走査し
たか否かを判定し、この条件が成立するまで以後ステッ
プＢ４ｋからステップＢ８まで！ＩＩＣ返され、最終行
まで走査し、カウンタＯＮＴの内容がｎになると、ステ
ップＣに進む。
ステップＢ３において、クロック発生ｍ令５ｔＣＬ工が
続出回路Ｒに入力されると、当該続出回路Ｒは映像記憶
部工ＰＭの１行分を左から順次読み出し、これを処理デ
ータ作成回路ＩＣに入力する。当該回路ＬＣのフリップ
フロップ回路５９は電ｍの投入時、セットあるいはリセ
ットのいずれかの状態となる。いま、ここで、７リツプ
フロ゛ツブ回路５９がセット状態にあり、映像記憶部工
ＰＭから第１９図に示す一連のデータが左から順次、１
行分クロック発生回路５０のクロックに従って読み出さ
れたとする。フリップフロップ回路５９がセット状態に
あるため、γノドゲート６５が關き、γノドゲート６６
は閉じる。したがって、カウンタ５１は否定回路ＮＯＴ
を通って入力される１１＠の数を順次計数する。（第１
９図（６）参照）同時に、カウンタ７１は１行分クロッ
ク発生回路３０からの読出しクロックパルスＲＣＬを順
次針’ｌｋｆる。５ビツト目から６ビツト目で、データ
は１１＠から１０１に立下る。そうすると、立下９検出
回路４０がこれを検出し、立下り信号４０８を出力する
。この時点で、カウンタ５１の計数値はｒ２Ｊ、カウン
タ５２の計数値はｒｏｂ、カウンタ７１の計数値は「５
」となっている。しながって、アンドゲート５６が信号
を出力し、セレクタ５３はカウンタ５１の計数値「２」
を出力する。
続出回路Ｒに入力されると、当該続出回路Ｒは映像記憶
部工ＰＭの１行分を左から順次読み出し、これを処理デ
ータ作成回路ＩＣに入力する。当該回路ＬＣのフリップ
フロップ回路５９は電ｍの投入時、セットあるいはリセ
ットのいずれかの状態となる。いま、ここで、７リツプ
フロ゛ツブ回路５９がセット状態にあり、映像記憶部工
ＰＭから第１９図に示す一連のデータが左から順次、１
行分クロック発生回路５０のクロックに従って読み出さ
れたとする。フリップフロップ回路５９がセット状態に
あるため、γノドゲート６５が關き、γノドゲート６６
は閉じる。したがって、カウンタ５１は否定回路ＮＯＴ
を通って入力される１１＠の数を順次計数する。（第１
９図（６）参照）同時に、カウンタ７１は１行分クロッ
ク発生回路３０からの読出しクロックパルスＲＣＬを順
次針’ｌｋｆる。５ビツト目から６ビツト目で、データ
は１１＠から１０１に立下る。そうすると、立下９検出
回路４０がこれを検出し、立下り信号４０８を出力する
。この時点で、カウンタ５１の計数値はｒ２Ｊ、カウン
タ５２の計数値はｒｏｂ、カウンタ７１の計数値は「５
」となっている。しながって、アンドゲート５６が信号
を出力し、セレクタ５３はカウンタ５１の計数値「２」
を出力する。
そして、フリッププロップ回路５９ボセツトされること
によプ、アンドゲート６５が閉じ、アンドゲート６６が
閉じる。ｔ＊、レジスタ制御回路７３がレジスタ制御信
号ＲＣＳを出力し、レジスタ７２にはカウンタ７１の計
数値「５」がセットされる。
によプ、アンドゲート６５が閉じ、アンドゲート６６が
閉じる。ｔ＊、レジスタ制御回路７３がレジスタ制御信
号ＲＣＳを出力し、レジスタ７２にはカウンタ７１の計
数値「５」がセットされる。
更に、映像記憶部工ＰＭからは連続して信号が出力され
ているため、以後の１１１はカウンタ５２が計数する。
ているため、以後の１１１はカウンタ５２が計数する。
そして、Ｐビット目でデータが“１１からＩ □ Ｉに
立下がると、立下シ検出回路４０がこれを検出し、立下
り信号４０８を出力する。この時点で、カウンタ５１の
計数値は「２」、カウンタ５２の計数値はｒｌＸＪ、カ
ウンタ７１の計数値は「ＡｘＪとなる。そして、立下多
信号４０Ｓの発生によシ、カウンタ５２の計数値「ノＸ
」ボカウンタ５１の計数値「２」よシも大であることか
ら、プリップフロ９１回路５８がリセ・ソトされ、セレ
クタ５５はカウンタ５２の計数値「ｊｘ」ヅトされるこ
とからアンドゲート６６が閉じ、アンドゲート６５が開
き、カウンタ５１はクリアされる。また、レジスタ制御
信号ＲＣ８が発生し。
立下がると、立下シ検出回路４０がこれを検出し、立下
り信号４０８を出力する。この時点で、カウンタ５１の
計数値は「２」、カウンタ５２の計数値はｒｌＸＪ、カ
ウンタ７１の計数値は「ＡｘＪとなる。そして、立下多
信号４０Ｓの発生によシ、カウンタ５２の計数値「ノＸ
」ボカウンタ５１の計数値「２」よシも大であることか
ら、プリップフロ９１回路５８がリセ・ソトされ、セレ
クタ５５はカウンタ５２の計数値「ｊｘ」ヅトされるこ
とからアンドゲート６６が閉じ、アンドゲート６５が開
き、カウンタ５１はクリアされる。また、レジスタ制御
信号ＲＣ８が発生し。
レジスタ７２にはカウンタ７１の計ａ値「ＡｘＪがセッ
トされる。更に引き続き、今度はカウンタ５１が否定回
路ＮＯＴからの１１′の数を計数する。その後、ｇビッ
ト目で再びデータが“１＠から＠ＯＩに立下ると、立下
シ検出回路４０がこれを検出し、立下ｐａ号４０８を出
力する。この時点で、カウンタ５１の計数値は「３」、
カウンタ５２の計数値はｒｔＸＪ、カウンタ７１の計数
値は「ｇ」となる、そして、立下り信号４０８の発生に
より％カウンタ５２の計数値「１ｘＪがカウンタ５１の
計数値「３」よシも大であることからブリップフロップ
回路５８は再びリセットされ。
トされる。更に引き続き、今度はカウンタ５１が否定回
路ＮＯＴからの１１′の数を計数する。その後、ｇビッ
ト目で再びデータが“１＠から＠ＯＩに立下ると、立下
シ検出回路４０がこれを検出し、立下ｐａ号４０８を出
力する。この時点で、カウンタ５１の計数値は「３」、
カウンタ５２の計数値はｒｔＸＪ、カウンタ７１の計数
値は「ｇ」となる、そして、立下り信号４０８の発生に
より％カウンタ５２の計数値「１ｘＪがカウンタ５１の
計数値「３」よシも大であることからブリップフロップ
回路５８は再びリセットされ。
セレクタ５３はカウンタ５２の計数値ｒｌＸＪｔ引き続
き出力する。ｊ！！に、フリップフロップ回路５９も再
びリセットされることから、アンドゲート６６が閉じ、
γノドゲート６ｓが開き、カウンタ５１はクリアされる
。しかし、この状態において、レジスタ制御回路７３か
らはＶジスタ制御信号ＲＣ８は発生されず、レジスタ７
２はｌ’−Ａ ｘＪを保持し続ける。以後、曾ビット目
まで、続出回路Ｒの作用によって１行分のデータが読み
出されるが、セレクタ５３から出力される「ｔｘＪ、レ
ジスタ７２から出力される「Ａｘ」に変化はな−。
き出力する。ｊ！！に、フリップフロップ回路５９も再
びリセットされることから、アンドゲート６６が閉じ、
γノドゲート６ｓが開き、カウンタ５１はクリアされる
。しかし、この状態において、レジスタ制御回路７３か
らはＶジスタ制御信号ＲＣ８は発生されず、レジスタ７
２はｌ’−Ａ ｘＪを保持し続ける。以後、曾ビット目
まで、続出回路Ｒの作用によって１行分のデータが読み
出されるが、セレクタ５３から出力される「ｔｘＪ、レ
ジスタ７２から出力される「Ａｘ」に変化はな−。
したがって、ステップＢ７によって、演算処３１部ＣＰ
Ｕは正確に接合部データｌＸ、接合部端データＡｘを読
み取ることができる。
Ｕは正確に接合部データｌＸ、接合部端データＡｘを読
み取ることができる。
この説明から明らかなように、処理データ作成回路ＬＯ
は第」１図のように構成しであることにより、ＴＶカメ
′ｙ２０により撮映した映像に接合部５以外の半導体集
積回路素子２のパターン、あ慕 るいは傷等が無く映し出され危場合にも、これを誤計数
することなく、接合部５のみを有効に計数する。これは
、接合部５の＠が他のパターン、傷等のそれに比べ大き
いものであるという思想に基づ〈。
は第」１図のように構成しであることにより、ＴＶカメ
′ｙ２０により撮映した映像に接合部５以外の半導体集
積回路素子２のパターン、あ慕 るいは傷等が無く映し出され危場合にも、これを誤計数
することなく、接合部５のみを有効に計数する。これは
、接合部５の＠が他のパターン、傷等のそれに比べ大き
いものであるという思想に基づ〈。
以下、ステップＢ吾からステップＢ８ｔでの繰９返しに
より、映像記憶部工ＰＭのｎ行目までの各行についての
接合部データｌｘ、接合部端データＡＸが演算処理部Ｃ
ＰＵ内のデータ記憶部に記憶される。
より、映像記憶部工ＰＭのｎ行目までの各行についての
接合部データｌｘ、接合部端データＡＸが演算処理部Ｃ
ＰＵ内のデータ記憶部に記憶される。
以上の処理が終了すると、データ記憶部内の記憶内容に
基づき、演算処理部ＣＰＵは接合部５の良否判定に必要
な種々のデータの算出処理を行なう、すなわち、第２６
図に示すように、ステップＣ１において、ｊｍ：ｌｎｉ
とＡｍ１ｎ：Ｌの検索を行なう、これは、データ記憶部
から、各行のｌＸｗｄｄ＆を順次読み出して、これら相
互を順次比較し、そ工の中心Ｃまでの長さ１０を算出す
る。これは第２４図からも明らかなように、Ａｍ１ｎｉ
から一！−１ｍ１ｎｉを減算することによって行なう、
ステツブＣ５においては、以下のステップ実行のため、
接合部面積１１ｘ、接合部有効長さＡｔ、面積ΣＢを格
納するデータ記憶部の各々のアドレスをりリアする。次
のステップＣ５においては、各行の１つにつきそのｌＸ
、ＡＸを読み出す。そして、ステップＣ６にお込て、当
該ｔｘがｔ２・７ｍ１ｎｊ−よりも大きいか否かを判定
し、大きければステラをΣＢとして設定されなアドレス
に加算し、接合部５の長さの格納アドレスとして設定さ
れた１ｔに１を加算する。ステップＣ６において、ｌＸ
かｔ２−ｔｍ１ｎｉ以上でない場合、この行のｆｌは無
視されステップ０８に至る。ステップＣ８では。
基づき、演算処理部ＣＰＵは接合部５の良否判定に必要
な種々のデータの算出処理を行なう、すなわち、第２６
図に示すように、ステップＣ１において、ｊｍ：ｌｎｉ
とＡｍ１ｎ：Ｌの検索を行なう、これは、データ記憶部
から、各行のｌＸｗｄｄ＆を順次読み出して、これら相
互を順次比較し、そ工の中心Ｃまでの長さ１０を算出す
る。これは第２４図からも明らかなように、Ａｍ１ｎｉ
から一！−１ｍ１ｎｉを減算することによって行なう、
ステツブＣ５においては、以下のステップ実行のため、
接合部面積１１ｘ、接合部有効長さＡｔ、面積ΣＢを格
納するデータ記憶部の各々のアドレスをりリアする。次
のステップＣ５においては、各行の１つにつきそのｌＸ
、ＡＸを読み出す。そして、ステップＣ６にお込て、当
該ｔｘがｔ２・７ｍ１ｎｊ−よりも大きいか否かを判定
し、大きければステラをΣＢとして設定されなアドレス
に加算し、接合部５の長さの格納アドレスとして設定さ
れた１ｔに１を加算する。ステップＣ６において、ｌＸ
かｔ２−ｔｍ１ｎｉ以上でない場合、この行のｆｌは無
視されステップ０８に至る。ステップＣ８では。
各行につきステップＣｓ、Ｃｓ、ＣｙボＭｕｆｆすれ念
か否かを判定し、否であれば次の行につきステップＣ５
，０６，Ｃ７を実行する。すなわち、このステップＣ５
，Ｃ！６．０７は各行、すなわち第１７図から４明らか
なようにｎ回線シ返されることになる。ステップＣ８に
おいて、各行の処＠が完了し念がＮ認されると、ステッ
プＤの処理に進む。この時点において、接合部面積が格
納されるアドレスｚｌＸには接合部！Ｘに対応するビッ
ト数、すなわち記憶部の数値が格納される。同様に。
か否かを判定し、否であれば次の行につきステップＣ５
，０６，Ｃ７を実行する。すなわち、このステップＣ５
，Ｃ！６．０７は各行、すなわち第１７図から４明らか
なようにｎ回線シ返されることになる。ステップＣ８に
おいて、各行の処＠が完了し念がＮ認されると、ステッ
プＤの処理に進む。この時点において、接合部面積が格
納されるアドレスｚｌＸには接合部！Ｘに対応するビッ
ト数、すなわち記憶部の数値が格納される。同様に。
ｌｔ、ΣＢにもこれに対応するビット数値が格納される
。
。
ステップＤ＆Ｃ訃いては、以上にて算出した各種のデー
タに基づき、判定処理ｆ：実行する。すなわち、第２７
図において、ステップＤ１で面積増加率Ｗａを算出する
。これは（１）式に基づいて行なう。
タに基づき、判定処理ｆ：実行する。すなわち、第２７
図において、ステップＤ１で面積増加率Ｗａを算出する
。これは（１）式に基づいて行なう。
そして、結果はデータ記憶部のＷａとして予め設定しな
アドレスに格納しておく、ステップＤ２においては、Ｉ
Ｉ７記ステップＣで算出し々ｚｔｘ、ｚＢとからｚＡｋ
Ｘ出し、これをデータ記憶部に格納する。以上の１出結
果を基に、次には歪率Ｗｃを算出する。この算出に当っ
ては、−一勧−ｉ晦ｉまずスデ ツブＤ５でΣＡとｚＢの大きの比較を行ない、その大小
に対し、ステップＤ４かステップＤ４′のいずれか一方
のステップで歪率ＷＣを算出し、この値をデータ記憶部
に格納する。以下は実際の判定を行なうステップであり
、ステップＤ５においてはデータ記憶部に格納し冷面積
増加重Ｗａｔ−取）出し、当該面積増加率Ｗａと、許容
最大面積増加率Ｗ１、および許容最大面積増加率ｗ２と
をそれぞれ比較し、当該面積増加率Ｗａがこの範囲にあ
ればステップＤ６に進み、この範囲外であれば、ステッ
プＤ７’に進み不良品であると判定する。＃！Ｆ容最小
、許容最大面積増加率Ｗ１．Ｗ２は例えば第５図につい
て見れば、３０（至）、５５園等がこれに当る。ステッ
プＤ６においては、歪率Ｗｃの判定を行なう。すなわち
、データ記憶部に格納許 した歪率Ｗａを取シ出し、これと許容最大歪率ＷＣとを
比較し、歪率がこの範囲内であれば、ステップＤ７にお
いて良品、またこの範囲外であればステップＤ７’にお
いて不良品と判定する。許容最大歪率ＷＣとは、例えば
第１０図において、２゜〔％〕等がこれに当る。ステッ
プＤ７．Ｄ７’ＫｊＩＰ−て、演算処理装置ＣＰＵはそ
の判定結果に対応する信号を外部出力し１例えばステッ
プＤ７’の処理においてはその信号で警報等を発するか
、あるいは当該製品を不良としてラインから外すか等の
制御上の処３！ｉｌが成される等、有効に利用される。
アドレスに格納しておく、ステップＤ２においては、Ｉ
Ｉ７記ステップＣで算出し々ｚｔｘ、ｚＢとからｚＡｋ
Ｘ出し、これをデータ記憶部に格納する。以上の１出結
果を基に、次には歪率Ｗｃを算出する。この算出に当っ
ては、−一勧−ｉ晦ｉまずスデ ツブＤ５でΣＡとｚＢの大きの比較を行ない、その大小
に対し、ステップＤ４かステップＤ４′のいずれか一方
のステップで歪率ＷＣを算出し、この値をデータ記憶部
に格納する。以下は実際の判定を行なうステップであり
、ステップＤ５においてはデータ記憶部に格納し冷面積
増加重Ｗａｔ−取）出し、当該面積増加率Ｗａと、許容
最大面積増加率Ｗ１、および許容最大面積増加率ｗ２と
をそれぞれ比較し、当該面積増加率Ｗａがこの範囲にあ
ればステップＤ６に進み、この範囲外であれば、ステッ
プＤ７’に進み不良品であると判定する。＃！Ｆ容最小
、許容最大面積増加率Ｗ１．Ｗ２は例えば第５図につい
て見れば、３０（至）、５５園等がこれに当る。ステッ
プＤ６においては、歪率Ｗｃの判定を行なう。すなわち
、データ記憶部に格納許 した歪率Ｗａを取シ出し、これと許容最大歪率ＷＣとを
比較し、歪率がこの範囲内であれば、ステップＤ７にお
いて良品、またこの範囲外であればステップＤ７’にお
いて不良品と判定する。許容最大歪率ＷＣとは、例えば
第１０図において、２゜〔％〕等がこれに当る。ステッ
プＤ７．Ｄ７’ＫｊＩＰ−て、演算処理装置ＣＰＵはそ
の判定結果に対応する信号を外部出力し１例えばステッ
プＤ７’の処理においてはその信号で警報等を発するか
、あるいは当該製品を不良としてラインから外すか等の
制御上の処３！ｉｌが成される等、有効に利用される。
ｔな、ステップＤ７による信号で、当該製品が次段に送
られ、更に次の製品の接合部の検査カ涜行される。以上
のようにして一連の検査が終了する。
られ、更に次の製品の接合部の検査カ涜行される。以上
のようにして一連の検査が終了する。
以上、実施例においては、検査速度を向上するため、演
算部、＠、＠ ＯＰ Ｕの周辺に読出回路Ｒ１映像記憶
部工ＰＭ、処理データ作成回路ＬＣ奢配置した場合につ
いて説明したが、これは検査装置としての仕様が許され
るものであれば、省略することができる。すなわち、Ｔ
Ｖ右カメラｏがらの信号を２値化回路ＢＣにょ９２値化
し、これを演算処理部ＣＰＵが直接取り込み、これによ
り各処理を実行するようにしてもよい、更に、これに映
像記憶部工ＰＭを追加し、映像記憶部工ＰＭと演算処理
装置ＣＰＵとの対応で各処理を実行するようにしてもよ
い。
算部、＠、＠ ＯＰ Ｕの周辺に読出回路Ｒ１映像記憶
部工ＰＭ、処理データ作成回路ＬＣ奢配置した場合につ
いて説明したが、これは検査装置としての仕様が許され
るものであれば、省略することができる。すなわち、Ｔ
Ｖ右カメラｏがらの信号を２値化回路ＢＣにょ９２値化
し、これを演算処理部ＣＰＵが直接取り込み、これによ
り各処理を実行するようにしてもよい、更に、これに映
像記憶部工ＰＭを追加し、映像記憶部工ＰＭと演算処理
装置ＣＰＵとの対応で各処理を実行するようにしてもよ
い。
また％ＴＶカメラ２ｏの設置位置について特に説Ｆ！Ａ
ｔ−行なわなかったが、これは接合部５か撮像できる位
置であればよく１例えばホンディング装置のアーム等へ
の取り付けが考えられる。まな、以上の実施例において
は、接合部５力禰書面の端と平行、すなわち、リード線
４の中心線ボ撮像の端と平行になるよう接合部５の位置
に対しＴＶカメ′ｙ２０を配置する場合について説明し
なが、本発明はこれに限定されるものではない。すなわ
ち、接合部５が撮像面の端に対し傾いても、これの検出
は可能であシ、従ってその補正も可能である。
ｔ−行なわなかったが、これは接合部５か撮像できる位
置であればよく１例えばホンディング装置のアーム等へ
の取り付けが考えられる。まな、以上の実施例において
は、接合部５力禰書面の端と平行、すなわち、リード線
４の中心線ボ撮像の端と平行になるよう接合部５の位置
に対しＴＶカメ′ｙ２０を配置する場合について説明し
なが、本発明はこれに限定されるものではない。すなわ
ち、接合部５が撮像面の端に対し傾いても、これの検出
は可能であシ、従ってその補正も可能である。
また１以上の実施例においては、超音波法を採用しなワ
イヤ・ボンディング装置によ多接合されな接合部をその
検査の対象としな場合について説明し念が１本発明はこ
れに限らず、ボール法、ステック法等によって代表され
る熱圧着法等を採用したワイヤ・ボンディング装置によ
って形成される接合部の検査にもその応用は可能である
。、Ｊ！に、本発明は上記の超音波接合、あるいは熱圧
着法に代表される拡散接合等の圧接によシ形成される接
合部に限るものでない。すなわち、融接、圧接。
イヤ・ボンディング装置によ多接合されな接合部をその
検査の対象としな場合について説明し念が１本発明はこ
れに限らず、ボール法、ステック法等によって代表され
る熱圧着法等を採用したワイヤ・ボンディング装置によ
って形成される接合部の検査にもその応用は可能である
。、Ｊ！に、本発明は上記の超音波接合、あるいは熱圧
着法に代表される拡散接合等の圧接によシ形成される接
合部に限るものでない。すなわち、融接、圧接。
ろう付等の溶接、あるいは他の接合手段によって形成さ
れる接合部の検査に広く利用可能なものである。また、
実施例においては、リード線４と半導体集積回路素子あ
るいはボスト３との接合部につき説明したが１本発明に
おいて、部材はこれらのものに限定されるものではなく
、更にはそれらの部材の数に４限定はない。
れる接合部の検査に広く利用可能なものである。また、
実施例においては、リード線４と半導体集積回路素子あ
るいはボスト３との接合部につき説明したが１本発明に
おいて、部材はこれらのものに限定されるものではなく
、更にはそれらの部材の数に４限定はない。
以上の説明から明らかなように、本発明は接合部の検査
に際し、その検査対象を当＆［接合部の面積としている
ため、当該接合部に何ら外力を作用させることなく、非
接触で当該接合部の検査が可能であり、しかも検査精度
を向上することのできる接合部の検査方法および装置″
を得ることができる。
に際し、その検査対象を当＆［接合部の面積としている
ため、当該接合部に何ら外力を作用させることなく、非
接触で当該接合部の検査が可能であり、しかも検査精度
を向上することのできる接合部の検査方法および装置″
を得ることができる。
【図面の簡単な説明】
第１図は従来の検査方法を説明するための説明図、第２
図は接合部の一例を示す平面図、第３図は同側面図、第
４図は接合部の他の例を示す平面図、第５図は本発明を
説明するための図、第６図。 第７図、第８図、第９図は本発明を説明するための接合
部の平面図、第１０図は本発明を説明するための図、第
１１図は本発明装置の一実施例を示す図、第１６図は２
値化回路の一例を示す回路図、第１７図は２値化された
撮像の一例を示す図、第１８図は一行分クロック発生回
路の一例を示すブロック図、第１９図は映像記憶部から
の出力の一例を示す図、第２０図は立下り横出回路の一
例を示すブロック図、第２１図は第２０図の各部の動作
波形を示すタイムチャート、第２２図はレジスタ制御回
路の一例を示すブロック図、第２３図は倶演算処理部の
制両手順の一例を示すフローチャート、第２４図は演算
処理部の動作を説明するための説明図、第２５図、第２
６図、第２７図は第３図における処理を詳細に示すフロ
ーチャートである。 ５：接合部、工Ｐ：撮像手段％２０：テレビジョン・カ
メラ、ＰＣ：錫塩手段、ＢＣｌ２値化手段、工ＰＭ：映
像記憶手段、Ｒ；続出手段、ＬＣ：処理データ作成回路
、ＬＸ：接合部検出手段、ＡＸ：接合部端検出回路、４
０Ｉ立下プ検出回路。 ＣＰＵ：演算処理部。 代理人 弁理士 薄 １） 利 幸オ６図 才８図 オフ図 り１２図 オ１５図 −ｉ′／６目 才／８図 オｌ？図 （ｔ２．ン 第２０１！１ 彷２１ 図 才？ｚ図 １−
ｊケ２：Ｓ 図 才２４図 律ｚ５図 ステップＣ
図は接合部の一例を示す平面図、第３図は同側面図、第
４図は接合部の他の例を示す平面図、第５図は本発明を
説明するための図、第６図。 第７図、第８図、第９図は本発明を説明するための接合
部の平面図、第１０図は本発明を説明するための図、第
１１図は本発明装置の一実施例を示す図、第１６図は２
値化回路の一例を示す回路図、第１７図は２値化された
撮像の一例を示す図、第１８図は一行分クロック発生回
路の一例を示すブロック図、第１９図は映像記憶部から
の出力の一例を示す図、第２０図は立下り横出回路の一
例を示すブロック図、第２１図は第２０図の各部の動作
波形を示すタイムチャート、第２２図はレジスタ制御回
路の一例を示すブロック図、第２３図は倶演算処理部の
制両手順の一例を示すフローチャート、第２４図は演算
処理部の動作を説明するための説明図、第２５図、第２
６図、第２７図は第３図における処理を詳細に示すフロ
ーチャートである。 ５：接合部、工Ｐ：撮像手段％２０：テレビジョン・カ
メラ、ＰＣ：錫塩手段、ＢＣｌ２値化手段、工ＰＭ：映
像記憶手段、Ｒ；続出手段、ＬＣ：処理データ作成回路
、ＬＸ：接合部検出手段、ＡＸ：接合部端検出回路、４
０Ｉ立下プ検出回路。 ＣＰＵ：演算処理部。 代理人 弁理士 薄 １） 利 幸オ６図 才８図 オフ図 り１２図 オ１５図 −ｉ′／６目 才／８図 オｌ？図 （ｔ２．ン 第２０１！１ 彷２１ 図 才？ｚ図 １−
ｊケ２：Ｓ 図 才２４図 律ｚ５図 ステップＣ
Claims (1)
- 【特許請求の範囲】 ｔ 接合部の良否を接合部の面積によって判定する接合
部の検査方法。 ２、接合部は、部材を接合手！Ｒによって接合した部分
に形成されなものであることを特徴とする特ｒｆｌｌｌ
求の範囲第１項記載の接合部の検査方法。 １ 接合部は、部材を溶接によって接合した部分に形成
され念ものであることを特徴とする特許請求の範囲１１
１項記載の接合部の検査方法。 ４、接合部は、リード線を相手部材にワイヤ・ボンディ
ング装置によって接合した部分に形成されたものである
ことを特徴とする特許請求の範囲第１項記載の接合部の
検査方法。 ５、判定は接合部の面積と基準面積の比較結果に基づい
て底すことを特徴とする特許請求の範囲１ｉ１項記載の
接合部の検査方法。 ＆ 基準面積は許容最大面積と許容最小面積とから成り
、接合部の面積が前記各許容面積によって規定される範
囲内にあるか否かによって良否判定を行なうことを特徴
とする特許請求の範囲第５項記載の接合部の検査方法。 Ｚ 判定は１つの基準面積に対する接合部面積の許容変
化率によって行なうことを特徴とする特許請求の範囲第
１項記載の接合部の検査方法。 ＆ 基準面積は被接合部材の接合前の面積とし次ことを
特徴とする特許請求の範囲第７項記載の接合部の検査方
法。 ９ 基準面積は接合部の一部としたことを特徴とする特
許請求の範囲ｓ７項記載の接合部の検査方法。 １α基準面積は接合部の中心から２分しなその一側方と
しなことを特徴とする特許請求の範囲第的に接合部の面
積を抽出し、当該抽出面積によって接合部の良否を判定
することを特徴とする特許請求の範囲第１項記載の接合
部の検査方法。 １２、映像を画素ごとに２ｉｌ化し、接合部の面積は画
素の数と対応させ次ことを特徴とする特許請求の範囲第
１項記載の接合部の検出方法。 １１接合部を撮像し撮像面に結像した映像を電気信号と
して出力する撮像手段と、当該撮像手段からの映像信号
を入力し、当該映像信号から前記接合部の面積を抽出し
、この面積に基づいて前記接合部の良否判定を行なう処
理手段とを具備して成る接合部の検査装置 １４、接合部は、部材を接合手段によって接合し念部分
に形成されたものであることを特徴とする特許請求の範
囲第１３項記載の接合部の検査装置 １５、接合部は１部材を溶接によって接合し念部分に形
成され念ものであることを特徴とする特許請求の範囲１
ｌｉ１３項記載の接合部の検査装置。 １６接合部は、リード線を相手部材にワイヤ・ボンディ
ング装置によって接合した部分に形成されたものである
ことを特徴とする特許請求の範囲第１３項記載の接合部
の検査装置。 １７、撮像手段は固体撮像素子を備え念ものであること
ｔ−特徴とする特許請求の範囲ｌ／１１３項記載の接合
部の検査装置。 １８、処理手段は撮像手段からの映像信号ｔ−画素ごと
に２値化して出力する２値化手段を具備して成る特許請
求の範囲１１ｇ１５項記載の接合部の検査装置。 １９処理手段は、２値化手段の出力を画素ごとに一時記
憶し、結果的に撮像手段の撮像面に結像しな映像を２Ｉ
ｉ化して記憶する映像記憶手段を備えて成る特許請求の
範囲第１８項記載の接合部の検査装置。 ２（Ｌ処理手段は、映像記憶手段の記憶内容に基づいて
接合部の面積を抽出し、この面積に基づいて前記接合部
の良否判定を行なう処理部を備えて成る特許請求の範囲
第１９項記載の接合部の検査装置。 ２を処理部は、映像記憶手段の記憶内容から判定に必Ｉ
ｌなデータを作成する処理データ作成手段と、当該処理
データ作成手段からの出力データに基づいて良否判定を
行なう演算処理手段とを備えて成る特許請求の範囲第２
０項記載の接合部の検査装置。 ２２、処理部は、演算処理手段からの指令信号によって
、映像記憶手段の記憶内容を順次読み出す続出手段を備
えて成る特許請求の範囲第２１項記載の接合部の検査装
置。 ２ミ映像記憶手段に記憶された映像を複数の画素で構成
し念複数の行に区分けし、処理データ作成手段は当該行
単位に処理に必要なデータを作成することを特徴とする
特許請求の範囲第２１項記載の接合部の検査装置。 ２４、映像記憶手段に記憶された映像を複数の画素で構
成した複数の行に区分けし、読出手段は当該行単位に記
憶内容を読み出すことを特徴とする特許請求の範囲第２
２項記載の接合部の検査装置。 ２５、処理データ作成手段は行単位に接合部データを出
力することを特徴とする特許請求の範囲第２６項記載の
接合部の検査装置。 ２改処理デ一タ作成手段は行単位に接合部データと、接
合部端データを出力することを特徴とする特許請求の範
囲第２３項記載の接合部の検査装置
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57008913A JPS58127337A (ja) | 1982-01-25 | 1982-01-25 | 接合部の検査方法および装置 |
| EP83100598A EP0085380B1 (en) | 1982-01-25 | 1983-01-24 | Method for testing a joint |
| DE8383100598T DE3377526D1 (en) | 1982-01-25 | 1983-01-24 | Method for testing a joint |
| US06/460,657 US4581706A (en) | 1982-01-25 | 1983-01-24 | Method and apparatus for testing a joint |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57008913A JPS58127337A (ja) | 1982-01-25 | 1982-01-25 | 接合部の検査方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58127337A true JPS58127337A (ja) | 1983-07-29 |
| JPH0145744B2 JPH0145744B2 (ja) | 1989-10-04 |
Family
ID=11705893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57008913A Granted JPS58127337A (ja) | 1982-01-25 | 1982-01-25 | 接合部の検査方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127337A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60154143A (ja) * | 1984-01-25 | 1985-08-13 | Hitachi Denshi Ltd | 光沢面物体の検査方法 |
-
1982
- 1982-01-25 JP JP57008913A patent/JPS58127337A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60154143A (ja) * | 1984-01-25 | 1985-08-13 | Hitachi Denshi Ltd | 光沢面物体の検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0145744B2 (ja) | 1989-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4450579A (en) | Recognition method and apparatus | |
| JP4230880B2 (ja) | 欠陥検査方法 | |
| US4581706A (en) | Method and apparatus for testing a joint | |
| JPS58127337A (ja) | 接合部の検査方法および装置 | |
| JPS5966133A (ja) | 接合部の検査装置 | |
| JPH0249016B2 (ja) | ||
| JP3919505B2 (ja) | パターン検査装置および方法 | |
| JPH10141925A (ja) | 外観検査装置 | |
| JPS5966134A (ja) | 接合部の検査方法および装置 | |
| JPH0982739A (ja) | ボンディングワイヤ検査装置 | |
| JPH03170930A (ja) | パターン検査装置 | |
| JPH01112468A (ja) | プリント基板検査装置 | |
| JP3111434B2 (ja) | 画像処理装置 | |
| JPS61292003A (ja) | 位置検出方法及び装置 | |
| JPH0332723B2 (ja) | ||
| JPH06180219A (ja) | リード曲がり測定装置 | |
| JP4766783B2 (ja) | 画像処理装置および画像処理方法 | |
| JPS60186175A (ja) | 固体撮像デバイスの検査装置 | |
| JPH0388079A (ja) | 画像処理装置における２値化処理方法 | |
| JP3109237B2 (ja) | 画像中の線分構成画素抽出方法および線分判定方法 | |
| JPS60148287A (ja) | 固体撮像素子 | |
| JPS59180673A (ja) | 外観検査装置 | |
| JPH10339611A (ja) | ワイヤボンディングにおけるワイヤの検出方法 | |
| JPH0365769A (ja) | 図形判別装置 | |
| JPS6130708A (ja) | 物体形状判別方法 |