JPS58123756A - ガリウム砒素集積回路 - Google Patents
ガリウム砒素集積回路Info
- Publication number
- JPS58123756A JPS58123756A JP638482A JP638482A JPS58123756A JP S58123756 A JPS58123756 A JP S58123756A JP 638482 A JP638482 A JP 638482A JP 638482 A JP638482 A JP 638482A JP S58123756 A JPS58123756 A JP S58123756A
- Authority
- JP
- Japan
- Prior art keywords
- gallium arsenide
- gaas
- gate
- plane
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 45
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 title claims description 43
- 239000013078 crystal Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000005669 field effect Effects 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims abstract description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
杢柁明は来積回路、特にガリウム砒素（ＧａＡｓ ）を
基板として用いた集積回路に関する。
基板として用いた集積回路に関する。
現在、集積回路は主に８ｉを基板として作られ。
でいるが、 ＧａＡｓはＳｌよりも鴫子ｓｋｉが大きく
、また牛絶縁性基板を作れるので、ＧａＡｓを基板とし
て用いれば、Ｓｉよりも高速動作が可能である。ＧａＡ
ｓ ＠基板として用いたＧａＡｓ果槓回路は、チップ化
の容易さの点から素子を（１００）面上に形成している
。また、基本素子としてはＧａＡｓシ、ットキー障壁襞
合ゲート型旺界効釆トランジスタ（以＋ＩｋＧａＡｓ
Ｍｇ２ ＦＮＴ トする）カ多く用いられている。
、また牛絶縁性基板を作れるので、ＧａＡｓを基板とし
て用いれば、Ｓｉよりも高速動作が可能である。ＧａＡ
ｓ ＠基板として用いたＧａＡｓ果槓回路は、チップ化
の容易さの点から素子を（１００）面上に形成している
。また、基本素子としてはＧａＡｓシ、ットキー障壁襞
合ゲート型旺界効釆トランジスタ（以＋ＩｋＧａＡｓ
Ｍｇ２ ＦＮＴ トする）カ多く用いられている。
第１図は、一般に周知の（ｊａＡｓ Ｍｇ２ ＦｋａＴ
Ｏ）断面図である。図において、１１は半絶縁性（ｊａ
Ａｓ基板、１２は例えばキャリア密ｊｉｊ ｌＸｌ０
”ｃｍ ”のｎ型ＧａＡｓ結晶層、１３．１５は［ｎ型
ＧａＡｓ、Ｈ６層条こ、ｎ結晶領域を介さずａｍ形成し
たオーム性電極（１３：ソース電極、１４ニドレイン電
極入１４は該ｎ型ＧａＡｓ結晶層とシ菖ット牛−接触を
なすゲート電極である。従来、４１図において。
Ｏ）断面図である。図において、１１は半絶縁性（ｊａ
Ａｓ基板、１２は例えばキャリア密ｊｉｊ ｌＸｌ０
”ｃｍ ”のｎ型ＧａＡｓ結晶層、１３．１５は［ｎ型
ＧａＡｓ、Ｈ６層条こ、ｎ結晶領域を介さずａｍ形成し
たオーム性電極（１３：ソース電極、１４ニドレイン電
極入１４は該ｎ型ＧａＡｓ結晶層とシ菖ット牛−接触を
なすゲート電極である。従来、４１図において。
ソース電極１３とゲートｗＬ極１４の間隔、及びゲート
電極１４とドレイン″＃ＩＬ極１５の間隔は約１．５μ
ｍと長かったため、ソース・チャンネル間抵抗が大きく
なり、ＦＥＴの特性を制限していた。発明名は、ソース
・チャンネル間抵抗を小さくしてＰＥＴの特性を良くす
るために、ソース砿極とゲート電極及びゲートＩＥ他と
ドレイン電極の間隔を約０．５μｍと短くして、その目
的を達成したが、同時にＵａＡｓ ＭＢ８ ＦＥＴの特
性に面方位依存性があることを見い出した〇 スレターズ（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔ
ｔｅｒｓ ） 、 ＶＯＬ３７、Ａ３ の３１１ペ
ージから３１３ページに掲載されているＩＪ−（Ｃ９Ｐ
、Ｌｅｅ）等による文献１オリエンテーシヨン エフェ
クト オン プレーナ ガリウムヒソ ショットキー
バリア フィールド エフェクト トランジスタ（Ｏｒ
ｉｅｎｔａ−ｔｉｏｎ ｅｆｆｅｃｔ ｏｎ ｐｌａｎ
ａｒ ＧａＡｓ ８ｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ
ｆｉｅｌｄｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒｓ ）
’に報４！ｒ−があるが、彼らの報告例のＦＥＴは、
ソース電極とドレイン電極の下に、Ｓのイオン注入によ
るｎ＋領領域設けたもので、アニール時におけるＳの拡
散距離に面方位依存性があるためにＦＥＴの特性に面方
位依存性が表われるとしている。
電極１４とドレイン″＃ＩＬ極１５の間隔は約１．５μ
ｍと長かったため、ソース・チャンネル間抵抗が大きく
なり、ＦＥＴの特性を制限していた。発明名は、ソース
・チャンネル間抵抗を小さくしてＰＥＴの特性を良くす
るために、ソース砿極とゲート電極及びゲートＩＥ他と
ドレイン電極の間隔を約０．５μｍと短くして、その目
的を達成したが、同時にＵａＡｓ ＭＢ８ ＦＥＴの特
性に面方位依存性があることを見い出した〇 スレターズ（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔ
ｔｅｒｓ ） 、 ＶＯＬ３７、Ａ３ の３１１ペ
ージから３１３ページに掲載されているＩＪ−（Ｃ９Ｐ
、Ｌｅｅ）等による文献１オリエンテーシヨン エフェ
クト オン プレーナ ガリウムヒソ ショットキー
バリア フィールド エフェクト トランジスタ（Ｏｒ
ｉｅｎｔａ−ｔｉｏｎ ｅｆｆｅｃｔ ｏｎ ｐｌａｎ
ａｒ ＧａＡｓ ８ｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ
ｆｉｅｌｄｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒｓ ）
’に報４！ｒ−があるが、彼らの報告例のＦＥＴは、
ソース電極とドレイン電極の下に、Ｓのイオン注入によ
るｎ＋領領域設けたもので、アニール時におけるＳの拡
散距離に面方位依存性があるためにＦＥＴの特性に面方
位依存性が表われるとしている。
発明者が面方位依存性を見い出したＦＥＴは Ｓ＋イオ
ン注入による計イ領域を設けたものではなく、第１図に
示した極く一般的な構造をしたものであり、従来、この
ような構造のＧａＡｓ Ｍｋａ８ Ｆｋ２Ｔ’の特性の
面方位依存性についてｉ告された例はない０ 本発明は、ＧａＡｓ ＭＢ２ ＦＥＴの特性が本質的に
面方位依存性をもつという発明者による新しい発見に基
づいてなされたものであり、その目的は、ＧａＡｓ Ｍ
ｌ！’８ｆ’ＥＴの特性の面方位依存性を考慮したガリ
ウム砒素集積回路を提供することＥこある。
ン注入による計イ領域を設けたものではなく、第１図に
示した極く一般的な構造をしたものであり、従来、この
ような構造のＧａＡｓ Ｍｋａ８ Ｆｋ２Ｔ’の特性の
面方位依存性についてｉ告された例はない０ 本発明は、ＧａＡｓ ＭＢ２ ＦＥＴの特性が本質的に
面方位依存性をもつという発明者による新しい発見に基
づいてなされたものであり、その目的は、ＧａＡｓ Ｍ
ｌ！’８ｆ’ＥＴの特性の面方位依存性を考慮したガリ
ウム砒素集積回路を提供することＥこある。
本発明によれば、半絶縁性ガリウム砒素基板の（１００
）面上に、選択的に形成されたｎａ！！ガリウム砒素結
晶層を動作領域とし、このｎ型ガリウゝ
′ざ ム砒素結晶層上にソース電極、ドレイン′電極εよびゲ
ート電極が形成されてなる”ｗットキー障壁接合ゲート
型′＃＃Ｌが効果トランジスタが複数個形成され、それ
らが互いに有機的に結合されてなるガリウム砒素集積回
路において、全てのガリウム砒素シヲットキー障壁接合
ゲート型電界効果トランジスタのゲート電極が（０１１
）面に平行に形成されていることを特徴とするガリウム
砒素集積回路が得られる。
）面上に、選択的に形成されたｎａ！！ガリウム砒素結
晶層を動作領域とし、このｎ型ガリウゝ
′ざ ム砒素結晶層上にソース電極、ドレイン′電極εよびゲ
ート電極が形成されてなる”ｗットキー障壁接合ゲート
型′＃＃Ｌが効果トランジスタが複数個形成され、それ
らが互いに有機的に結合されてなるガリウム砒素集積回
路において、全てのガリウム砒素シヲットキー障壁接合
ゲート型電界効果トランジスタのゲート電極が（０１１
）面に平行に形成されていることを特徴とするガリウム
砒素集積回路が得られる。
以下、図面に従って不発ｌ５１１を説明する〇第２図は
、本発明の詳細な説明するための図で、２１は半絶縁性
ＧａＡ＠基板の（１００）面、２２は幻Ｉ Ｘ １０Ｘ
７ｚ−”のｎ ＠ ＧａＡｓ 結晶層、２４ｇよび２７
はソース電極、２５および２８はゲート電極、２６およ
び２９はドレイン電極である。２４ 、２５ 。
、本発明の詳細な説明するための図で、２１は半絶縁性
ＧａＡ＠基板の（１００）面、２２は幻Ｉ Ｘ １０Ｘ
７ｚ−”のｎ ＠ ＧａＡｓ 結晶層、２４ｇよび２７
はソース電極、２５および２８はゲート電極、２６およ
び２９はドレイン電極である。２４ 、２５ 。
２６ テ１ ツノＦｈ’ｌ” カＭＦｉｌサレ、２７．
２８．２９で他の１つのＦＩＴが形成される。このよう
に、ゲート電極を（０１１）面に平行に形成した場合と
（０１１）面に平行に形成した場合のＦＩＴの特性は大
きく典なる。例えば、動作層のキャリア密度をｌ Ｘ
ＩＱ ｃｍ−、ゲート幅を１０μｍ、ゲート長１．２
ｊ１ｍ、ソース・ゲート電極間隔およびゲート・ドレイ
ン電極間隔を０．４μｍ、シキイ値電圧を０ボルトとす
ると、ソース・チャンネル間抵抗は、ゲートを（０１１
）面に平行に形成した場合５３００゜ゲートを（ｏｘＴ
）面に平行に形成した場合６４１０Ωであった。このソ
ース・チャンネル間抵抗の面方位依存性の原因は明らか
ではないが、例えば、ソース電極のムｕＧｅ／Ｎｉのア
ロイ時における横方向拡散距離の面方位依存性等が考え
られる。
２８．２９で他の１つのＦＩＴが形成される。このよう
に、ゲート電極を（０１１）面に平行に形成した場合と
（０１１）面に平行に形成した場合のＦＩＴの特性は大
きく典なる。例えば、動作層のキャリア密度をｌ Ｘ
ＩＱ ｃｍ−、ゲート幅を１０μｍ、ゲート長１．２
ｊ１ｍ、ソース・ゲート電極間隔およびゲート・ドレイ
ン電極間隔を０．４μｍ、シキイ値電圧を０ボルトとす
ると、ソース・チャンネル間抵抗は、ゲートを（０１１
）面に平行に形成した場合５３００゜ゲートを（ｏｘＴ
）面に平行に形成した場合６４１０Ωであった。このソ
ース・チャンネル間抵抗の面方位依存性の原因は明らか
ではないが、例えば、ソース電極のムｕＧｅ／Ｎｉのア
ロイ時における横方向拡散距離の面方位依存性等が考え
られる。
第３図は、本発明の一実施例を説明するための図で３０
は半絶縁性ＧａＡｓ基板の（１００）面、３１は半絶縁
性ＧａＡｓ基板の（０１１） ＷＪ、３２は半絶縁性Ｇ
ａＡｓ基板の（ｏｔＴ）面、３５．３６は半絶縁性Ｇａ
Ａｓ基板の（１００）ＥＩ３０上に選択的に設けられた
向えばキャリア密度ｌＸ１０５１．厚さ約９０ＯＡのｎ
型ＧａＡｓ結晶層で、ノーマリオフ型ＧａＡｓ ＦＩＴ
の動作層として用いられる。３３．３４はＦＥＴのゲー
ト電極で、前記（０１１） ｌ１ｉ３１に平行に形成さ
れている。３７．３８は抵抗負萄として用いられるＧａ
Ａｓの結晶層である。この結晶層３７．３８および上記
結晶１１３５．３６は、半絶縁性ＧａＡｓ基板に選択的
にイオン圧入をすることによって形成できる。３９．４
０は直流電圧供給用のパ、ドで、パッド４０を接地電位
とするとパッド３９に正の電位を印加する。４１は信号
入力用パッド、・４２は信号出力用パッド、４３は段間
接続用の金属であり、全体で２段のインバータを構成し
ている。
は半絶縁性ＧａＡｓ基板の（１００）面、３１は半絶縁
性ＧａＡｓ基板の（０１１） ＷＪ、３２は半絶縁性Ｇ
ａＡｓ基板の（ｏｔＴ）面、３５．３６は半絶縁性Ｇａ
Ａｓ基板の（１００）ＥＩ３０上に選択的に設けられた
向えばキャリア密度ｌＸ１０５１．厚さ約９０ＯＡのｎ
型ＧａＡｓ結晶層で、ノーマリオフ型ＧａＡｓ ＦＩＴ
の動作層として用いられる。３３．３４はＦＥＴのゲー
ト電極で、前記（０１１） ｌ１ｉ３１に平行に形成さ
れている。３７．３８は抵抗負萄として用いられるＧａ
Ａｓの結晶層である。この結晶層３７．３８および上記
結晶１１３５．３６は、半絶縁性ＧａＡｓ基板に選択的
にイオン圧入をすることによって形成できる。３９．４
０は直流電圧供給用のパ、ドで、パッド４０を接地電位
とするとパッド３９に正の電位を印加する。４１は信号
入力用パッド、・４２は信号出力用パッド、４３は段間
接続用の金属であり、全体で２段のインバータを構成し
ている。
上記の実施例は、ＦＥＴが２個しか含まれていな回路に
適用できることは言うまでもない。
適用できることは言うまでもない。
さら醗こ、（ｊａＡｓ ＭＥＳ ｌ”ｋ２Ｔ以外に詫動
累子としてショットキーバリアダイオードが形成されて
いる場合には、アノード電極およびカソード電極を（０
１１）面に平行に形成し、電流が（０１１）面に幽直に
流ｎるように考慮した方が好ましい。
累子としてショットキーバリアダイオードが形成されて
いる場合には、アノード電極およびカソード電極を（０
１１）面に平行に形成し、電流が（０１１）面に幽直に
流ｎるように考慮した方が好ましい。
また、ｎ ｔｉ ＧａＡｓ結晶層を選択的に形成する方
法として、選択的にイオン仕入をする以外に、分子−エ
ビタ牛シャル法を用いて選択的にエピタキシャル成長さ
せてもよい。あるいは、半絶縁性ＧａＡｓ基板上に全面
に形成されたｎ型ＧａＡｓ結晶層をメサエッチングする
ことによって形成してもよい。
法として、選択的にイオン仕入をする以外に、分子−エ
ビタ牛シャル法を用いて選択的にエピタキシャル成長さ
せてもよい。あるいは、半絶縁性ＧａＡｓ基板上に全面
に形成されたｎ型ＧａＡｓ結晶層をメサエッチングする
ことによって形成してもよい。
また、ＦＥＴの動作層として半絶縁性ＧａＡｓ基板め（
１００）面上に設けられたｎ型ＧａＡｓ結晶層が用いら
れたが、他の等価な面（例えば（００１）曲り上に設け
られたｎ Ｎｉｌ ＧａＡｓ結晶層を用いてもよい。
１００）面上に設けられたｎ型ＧａＡｓ結晶層が用いら
れたが、他の等価な面（例えば（００１）曲り上に設け
られたｎ Ｎｉｌ ＧａＡｓ結晶層を用いてもよい。
この場合にはゲート電極は（１１０）面に平行に形成す
ればよい。
ればよい。
また、ｎ型ＧａＡｓ結晶層は、半絶縁性−Ａｓ基板に設
けられた、キャリア密１［１０” ’ｃｍ−”以下のＧ
ａＡＳバッファ層上に設けられたものでもよい０以上、
詳述したごとく本発明によれば半絶縁性ガリウム砒素基
板の（Ｚｏｏ） 面上に設けられたｎ型ガリウム砒素を
動作層とするガリウム砒素シ７．トキー障壁接合ゲー、
ト屋電界効果トランジス□、゛ 夕がすべて電流が（０１１）（ｆｉに垂直薔こ流れる方
向に形成されているため、個々の電界効果トランジスタ
のソース抵抗が小さく、またチップ内で一様な性能の電
界効果トランジスタが得らｒム、超高速動作がＴｈＴＨ
’Ｏなガリウム砒素集積回路が侍られる。
けられた、キャリア密１［１０” ’ｃｍ−”以下のＧ
ａＡＳバッファ層上に設けられたものでもよい０以上、
詳述したごとく本発明によれば半絶縁性ガリウム砒素基
板の（Ｚｏｏ） 面上に設けられたｎ型ガリウム砒素を
動作層とするガリウム砒素シ７．トキー障壁接合ゲー、
ト屋電界効果トランジス□、゛ 夕がすべて電流が（０１１）（ｆｉに垂直薔こ流れる方
向に形成されているため、個々の電界効果トランジスタ
のソース抵抗が小さく、またチップ内で一様な性能の電
界効果トランジスタが得らｒム、超高速動作がＴｈＴＨ
’Ｏなガリウム砒素集積回路が侍られる。
第１図は電界効果トランジスタの構造を示すための妨面
図、第２図は不発明の詳細な説明するための図、ｌ１１
ｇ３図は本発明の一実施例を説明するための図である。 図において、１１は半絶縁性ＧａＡｓ基板、１２はｎ型
ＧａＡｓ結晶ｌ−，１３はソース電極、１４はゲートｖ
ＩＬ極、１５はドレイン電極、２１は半絶縁性ＧａＡｓ
基板の（１００）面、２２は（０１１） ｌｆｉ。 ２３は（０１１）面％２０はｎ型（ｊａＡｓ結晶層、２
４３よび２７はソース電極、２５および２８はゲート−
極、２６および２９はドレイン電極、３０は半絶縁性Ｇ
ａＡｓ ％板の（１００）面、３１は（０１１）面、３
２は（ｏＩＴ） Ｉｉｉ、３３および３４はゲート電極
、３５，３６．３７および３８はｎ型ＧａＡｓ結晶層、
３９．４０は直ｔｌＬ電圧供給用のパッド、４１は信号
入力用のパッド、４２は信号出力用のパッド、４３は段
間接続用の金属である。 発３図 −２（
図、第２図は不発明の詳細な説明するための図、ｌ１１
ｇ３図は本発明の一実施例を説明するための図である。 図において、１１は半絶縁性ＧａＡｓ基板、１２はｎ型
ＧａＡｓ結晶ｌ−，１３はソース電極、１４はゲートｖ
ＩＬ極、１５はドレイン電極、２１は半絶縁性ＧａＡｓ
基板の（１００）面、２２は（０１１） ｌｆｉ。 ２３は（０１１）面％２０はｎ型（ｊａＡｓ結晶層、２
４３よび２７はソース電極、２５および２８はゲート−
極、２６および２９はドレイン電極、３０は半絶縁性Ｇ
ａＡｓ ％板の（１００）面、３１は（０１１）面、３
２は（ｏＩＴ） Ｉｉｉ、３３および３４はゲート電極
、３５，３６．３７および３８はｎ型ＧａＡｓ結晶層、
３９．４０は直ｔｌＬ電圧供給用のパッド、４１は信号
入力用のパッド、４２は信号出力用のパッド、４３は段
間接続用の金属である。 発３図 −２（
Claims (1)
- 半絶縁性ガリウム砒素基板の（１００）面上に、姻択的
に形成さｎたｎ型ガリウム砒素結晶層を動作領域とし、
このｎ型ガリウム＠累結晶層上にソース電極、ドレイン
電極およびゲート電極が形成されてなるシ璽ットキー障
壁接合ゲート型電界効果トランジスタが複数１１形成さ
ｎ、それらが互いに有懺的に粘合されてなるガリウム砒
素集積回路に２いて、全てのガリウム砒素シ璽ットキー
障壁嵌曾ゲート型電界効果トランジスタのゲートＬ＃ｔ
＆が（０１１）面に平行に形成されていることを特徴と
するガリウム砒素集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP638482A JPS58123756A (ja) | 1982-01-19 | 1982-01-19 | ガリウム砒素集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP638482A JPS58123756A (ja) | 1982-01-19 | 1982-01-19 | ガリウム砒素集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58123756A true JPS58123756A (ja) | 1983-07-23 |
| JPH0328830B2 JPH0328830B2 (ja) | 1991-04-22 |
Family
ID=11636881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP638482A Granted JPS58123756A (ja) | 1982-01-19 | 1982-01-19 | ガリウム砒素集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58123756A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0166342A2 (en) * | 1984-06-29 | 1986-01-02 | International Business Machines Corporation | Method of producing a gallium arsenide field effect transistor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49127569A (ja) * | 1973-04-06 | 1974-12-06 | ||
| JPS52119859A (en) * | 1976-04-02 | 1977-10-07 | Hitachi Ltd | Electrode constitution of semi-conductor device |
-
1982
- 1982-01-19 JP JP638482A patent/JPS58123756A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49127569A (ja) * | 1973-04-06 | 1974-12-06 | ||
| JPS52119859A (en) * | 1976-04-02 | 1977-10-07 | Hitachi Ltd | Electrode constitution of semi-conductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0166342A2 (en) * | 1984-06-29 | 1986-01-02 | International Business Machines Corporation | Method of producing a gallium arsenide field effect transistor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0328830B2 (ja) | 1991-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4236166A (en) | Vertical field effect transistor | |
| US4821090A (en) | Compound semiconductor integrated circuit device | |
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| US4748484A (en) | Heterojunction field effect transistor | |
| US5153682A (en) | HEMT device with doped active layer | |
| JP2679333B2 (ja) | ショットキー障壁接合ゲート型電界効果トランジスタ | |
| US4652896A (en) | Modulation doped GaAs/AlGaAs field effect transistor | |
| US4771324A (en) | Heterojunction field effect device having an implanted region within a device channel | |
| JPS58123756A (ja) | ガリウム砒素集積回路 | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPS58147158A (ja) | 化合物半導体電界効果トランジスタ | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| US5701020A (en) | Pseudomorphic step-doped-channel field-effect transistor | |
| JP3443034B2 (ja) | 電界効果トランジスタ | |
| JPS5861675A (ja) | 半導体装置 | |
| JPH0261149B2 (ja) | ||
| JP2792295B2 (ja) | トンネルトランジスタ | |
| JP3090451B2 (ja) | 半導体装置 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPS5891681A (ja) | 電界効果型トランジスタ | |
| JPH0212016B2 (ja) | ||
| JP2569626B2 (ja) | 半導体集積回路装置 | |
| JPH0695531B2 (ja) | 電界効果型トランジスタ | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JPS6068661A (ja) | 半導体装置 |