JPS58121636A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58121636A JPS58121636A JP57003578A JP357882A JPS58121636A JP S58121636 A JPS58121636 A JP S58121636A JP 57003578 A JP57003578 A JP 57003578A JP 357882 A JP357882 A JP 357882A JP S58121636 A JPS58121636 A JP S58121636A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- frame
- section
- transistor
- frames
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、帯状のリードフレームに連続して複数の半
導体素子を装着しそれぞれ樹脂封止し、測定をし不良品
を取除色、１個宛の半導体装置に分離する半導体装置の
製造方法に関する。
導体素子を装着しそれぞれ樹脂封止し、測定をし不良品
を取除色、１個宛の半導体装置に分離する半導体装置の
製造方法に関する。
この種の従来の半導体装置の製造は、次のようにしてい
た。帯状のリードフレームに連続して順次半導体素子を
装着し、それぞれ樹脂封止して後、リードフレームの連
続したわく部を切取り１個宛の半導体装置に分離する。
た。帯状のリードフレームに連続して順次半導体素子を
装着し、それぞれ樹脂封止して後、リードフレームの連
続したわく部を切取り１個宛の半導体装置に分離する。
つづいて、個々の半導体装置の電気的特性を測定して良
否判別した後、良品のみをマーキングしていた。
否判別した後、良品のみをマーキングしていた。
上記従来の製造方法では、１個宛に分離された半導体装
置を、部品整列供給装置にかけて整列して１個宛層次に
送出し、測定装置により電気的特性を測定して検査をし
、良品のみを選別する。これらの良品の半導体装置を再
び部品整列供給装置にかけて整列して１個宛層次に送出
し、マーキング装置により押印していた。半導体装置は
外形の異−なる多様のものがあり、その種ごとの部品整
列供給装置を要し、また、これらの部品整列供給装置は
処理能力が上げられず供給速度が遅く、自動化に対して
も支障が多かった。また、部品整列供給装置は構造上か
ら構成部品の摩耗が早く、維持保修に多大の労力を要し
ていた。さらに、半導体装置をたびたび部品整列供給装
置にかける工程が増え、事故が多くなっていた。そのう
え、最近、半導体装置はますます小形化してきて、外形
が２ｍｍＸ ３ｍｍ Ｘ １ｍｍ程度のものが製造され
ており、半導体装置の１個宛に分離し、整列供給する手
段が困難となってきた。
置を、部品整列供給装置にかけて整列して１個宛層次に
送出し、測定装置により電気的特性を測定して検査をし
、良品のみを選別する。これらの良品の半導体装置を再
び部品整列供給装置にかけて整列して１個宛層次に送出
し、マーキング装置により押印していた。半導体装置は
外形の異−なる多様のものがあり、その種ごとの部品整
列供給装置を要し、また、これらの部品整列供給装置は
処理能力が上げられず供給速度が遅く、自動化に対して
も支障が多かった。また、部品整列供給装置は構造上か
ら構成部品の摩耗が早く、維持保修に多大の労力を要し
ていた。さらに、半導体装置をたびたび部品整列供給装
置にかける工程が増え、事故が多くなっていた。そのう
え、最近、半導体装置はますます小形化してきて、外形
が２ｍｍＸ ３ｍｍ Ｘ １ｍｍ程度のものが製造され
ており、半導体装置の１個宛に分離し、整列供給する手
段が困難となってきた。
この発明は、各半導体装置の各電極部のリードのうち、
１本がリードフレームのわく部にそれぞれつながってお
り、リードフレームに各半導体装置が順次形成された状
態の７レ一ム組立体を搬送し、測定部で良否を測定し、
不良品のある位置にリードフレームに識別コードを付し
、各半導体装置の樹脂封止体にマーキング部でマークを
印して後、リード切断・仕分は部で識別コードのある位
置の半導体装置をリードの切断により取除き、良品の各
半導体装置をリードの切断によりリードフレームから１
個宛に分離して収納するようにし、従来の各工程に送る
ごとにそれぞれ要していた部品整列供給装置を要せず、
簡単な搬送機構でよく、搬送を容易にし、各処理工程で
の位置決めが正確にでき、半導体装置のリードの曲りが
なくなり、ごく小形の半導体装置であっても生産性よく
量産される、半導体装置の製造方法を提供することを目
的としている。
１本がリードフレームのわく部にそれぞれつながってお
り、リードフレームに各半導体装置が順次形成された状
態の７レ一ム組立体を搬送し、測定部で良否を測定し、
不良品のある位置にリードフレームに識別コードを付し
、各半導体装置の樹脂封止体にマーキング部でマークを
印して後、リード切断・仕分は部で識別コードのある位
置の半導体装置をリードの切断により取除き、良品の各
半導体装置をリードの切断によりリードフレームから１
個宛に分離して収納するようにし、従来の各工程に送る
ごとにそれぞれ要していた部品整列供給装置を要せず、
簡単な搬送機構でよく、搬送を容易にし、各処理工程で
の位置決めが正確にでき、半導体装置のリードの曲りが
なくなり、ごく小形の半導体装置であっても生産性よく
量産される、半導体装置の製造方法を提供することを目
的としている。
第１図はこの発明の一実施例による半導体装置の製造方
法の工程説明図である。図はトランジスタの場合を示し
、（１）は収納部であり、多数のフレーム組立体が収納
されである。フレーム組立体は次のようにして組立てら
れである。帯状のリードフレームの各電極部に複数のト
ランジスタ重子を等ピッチに装着し、それぞれ樹脂封止
して複数のトランジスタが等ピッチに連続して形成され
良状態のフレーム組立体となる。上記収納部ｆｌｌから
フレーム組立体が１枚宛取出され、搬送手段（２）によ
り以後の各工程に搬送される０測定部（３）に送られた
フレーム組立体の各トランジスタが順次測定され良否が
判定される。不良品は識別コード付加装置（４）により
、その位置にリードフレームに識別コードが付される。
法の工程説明図である。図はトランジスタの場合を示し
、（１）は収納部であり、多数のフレーム組立体が収納
されである。フレーム組立体は次のようにして組立てら
れである。帯状のリードフレームの各電極部に複数のト
ランジスタ重子を等ピッチに装着し、それぞれ樹脂封止
して複数のトランジスタが等ピッチに連続して形成され
良状態のフレーム組立体となる。上記収納部ｆｌｌから
フレーム組立体が１枚宛取出され、搬送手段（２）によ
り以後の各工程に搬送される０測定部（３）に送られた
フレーム組立体の各トランジスタが順次測定され良否が
判定される。不良品は識別コード付加装置（４）により
、その位置にリードフレームに識別コードが付される。
続いてフレーム組立体はマーキング部（６）で各樹脂封
止体にマークが印され、リード切断・仕分は部（６）Ｋ
搬送される。ここで識別コードが検出され、その位置の
不良トランジスタはリードが切断されて取除かれ、次に
良品の各トランジスタはリードが切断されてリードフレ
ームから切離され、１個宛にされて完成し収納される。
止体にマークが印され、リード切断・仕分は部（６）Ｋ
搬送される。ここで識別コードが検出され、その位置の
不良トランジスタはリードが切断されて取除かれ、次に
良品の各トランジスタはリードが切断されてリードフレ
ームから切離され、１個宛にされて完成し収納される。
測定部（３）におけるフレーム組立体の状態を第２図に
平面図で示し、７１／−ム組立体（７）のリードフレー
ム（８）Ｋは複数のトランジスタａカが樹脂封止体ＣＩ
３＋で封止されて組立られである。リードフレーム（８
）は両側のわく部（８ａ）が連続部（８ｂ）により連結
されており、コレクタリード（９）が一方のわく部（８
ａ）に連結され、トランジスタ（１２からベースリード
（ｌＯ）及びエミッタリード（川が出されているが、こ
の双方のリードは他方のわく部（８ｂ）から切離されて
いる。
平面図で示し、７１／−ム組立体（７）のリードフレー
ム（８）Ｋは複数のトランジスタａカが樹脂封止体ＣＩ
３＋で封止されて組立られである。リードフレーム（８
）は両側のわく部（８ａ）が連続部（８ｂ）により連結
されており、コレクタリード（９）が一方のわく部（８
ａ）に連結され、トランジスタ（１２からベースリード
（ｌＯ）及びエミッタリード（川が出されているが、こ
の双方のリードは他方のわく部（８ｂ）から切離されて
いる。
リードフレーム（７）にはわく部（８ｂ）に搬送用ピッ
チ穴Ｑ→がトランジスタ０２１の配設ピットと同一ピッ
チであけられてあシ、正確にピッチ送りされる。
チ穴Ｑ→がトランジスタ０２１の配設ピットと同一ピッ
チであけられてあシ、正確にピッチ送りされる。
フレーム組立体（７）のトランジスタ（１２）が測定５
（３）の測定位置に至ると、コレクタリード（９）が連
結しているわく部（８Ｂ）に測定端子（１６ａ）が接触
し、ペースリードα０）及びエミッタリード（１１）に
測定端子（１６ｂ）及び（１６ｃ）がそれぞれ接触し、
測定装置−によりトランジスタ０（２）が電気的測定さ
れ良否が判定される。表お、この場合、リードフレーム
（８）部は製造装置とは絶縁されである。次に、不良判
定のトランジスタ０２）があると、識別コード付加装置
（４）Ｋよりこの不良トランジスタ０２１に対応する位
置にわ〈部（８ａ）に、インキによるマーク又は穴あけ
などによる識別コード（１７）が付けられる。良畢判定
のトランジスタＱｆｆｉに対しては、識別コードは付け
られない。
（３）の測定位置に至ると、コレクタリード（９）が連
結しているわく部（８Ｂ）に測定端子（１６ａ）が接触
し、ペースリードα０）及びエミッタリード（１１）に
測定端子（１６ｂ）及び（１６ｃ）がそれぞれ接触し、
測定装置−によりトランジスタ０（２）が電気的測定さ
れ良否が判定される。表お、この場合、リードフレーム
（８）部は製造装置とは絶縁されである。次に、不良判
定のトランジスタ０２）があると、識別コード付加装置
（４）Ｋよりこの不良トランジスタ０２１に対応する位
置にわ〈部（８ａ）に、インキによるマーク又は穴あけ
などによる識別コード（１７）が付けられる。良畢判定
のトランジスタＱｆｆｉに対しては、識別コードは付け
られない。
続いて、フレーム組立体（７）はマーキング部（６）に
送られ、マーキング装置により各樹脂封止体０３にマー
クが印される。各トランジスタ（＋２１はわく部（８ａ
）の搬送用ピッチ穴０４）Ｋより、マーキングにおける
正確な位置決めが容易圧される。
送られ、マーキング装置により各樹脂封止体０３にマー
クが印される。各トランジスタ（＋２１はわく部（８ａ
）の搬送用ピッチ穴０４）Ｋより、マーキングにおける
正確な位置決めが容易圧される。
さらに、フレーム組立体（７）は、第３図に正面図で示
すよう１７（、Ｉ）−ド切断・仕分は部（６）に送られ
る。送り込まれた７レ一ム組立体（７１Ｆｉ、識別コー
ド検出器（１８）によりわく部（８ａ）の識別コード（
ｌηが検出され、この検出信号により不良品リード切断
装置（＋（至）が動作し、識別コード（ｌηの位置の不
良品のトランジスタ０巧のコレクタリード（９）を切断
する。
すよう１７（、Ｉ）−ド切断・仕分は部（６）に送られ
る。送り込まれた７レ一ム組立体（７１Ｆｉ、識別コー
ド検出器（１８）によりわく部（８ａ）の識別コード（
ｌηが検出され、この検出信号により不良品リード切断
装置（＋（至）が動作し、識別コード（ｌηの位置の不
良品のトランジスタ０巧のコレクタリード（９）を切断
する。
この切断により不良品トランジスタ０２１Ｆｉリードフ
レーム（８）から分離されて落下し、下方にある不良品
収納容器−に収納される。他の良品のトランジスタ０２
）はその′ｔまリード切断装置醤を通過し、この良品を
付けたフレーム組立体（７）は、リード切断装置（２１
１に送込まれる。ここで、良品の各トランジスタ０巧は
各コレクタリード（９）がわく部（８ａ）から一度に切
断されて１個宛に分離され、落下して下方の良品収納容
器（５）に収納される。
レーム（８）から分離されて落下し、下方にある不良品
収納容器−に収納される。他の良品のトランジスタ０２
）はその′ｔまリード切断装置醤を通過し、この良品を
付けたフレーム組立体（７）は、リード切断装置（２１
１に送込まれる。ここで、良品の各トランジスタ０巧は
各コレクタリード（９）がわく部（８ａ）から一度に切
断されて１個宛に分離され、落下して下方の良品収納容
器（５）に収納される。
なお、上記実施例では、半導体装置としてトランジスタ
の場合を説明したが、他の種の半導体装置の場合にも適
用できるものである。
の場合を説明したが、他の種の半導体装置の場合にも適
用できるものである。
以上のように、この発明によれば、リードフレームに等
ピッチに複数個の半導体装置を樹脂封止して形成し、こ
の状態のフレーム組立体を以後の工程に搬送し、測定部
で各半導体装置の良否を判定し不良品に対してはその位
置にリードフレームに識別コードを付し、マーキング部
で各樹脂封止体にマークを印し、続いて、識別コードを
検出し不良品はリードを切断してリードフレームから取
除き、良品をリードの切断によりリードフレームから分
離し、１個宛の半導体装置にし収納するよう処したので
、次のような効果がある。
ピッチに複数個の半導体装置を樹脂封止して形成し、こ
の状態のフレーム組立体を以後の工程に搬送し、測定部
で各半導体装置の良否を判定し不良品に対してはその位
置にリードフレームに識別コードを付し、マーキング部
で各樹脂封止体にマークを印し、続いて、識別コードを
検出し不良品はリードを切断してリードフレームから取
除き、良品をリードの切断によりリードフレームから分
離し、１個宛の半導体装置にし収納するよう処したので
、次のような効果がある。
（、） フレーム組立体として搬送され、従来のよう
な部品整列供給装置を要せず、搬送機構が簡単になり、
搬送による事故が少なくなる。
な部品整列供給装置を要せず、搬送機構が簡単になり、
搬送による事故が少なくなる。
（１）） 各半導体装置がリードフレームにｉ立てら
れているので、搬送に伴う各処理工程での位置決めが正
確にで色る。
れているので、搬送に伴う各処理工程での位置決めが正
確にで色る。
（Ｃ） ’）−ドの曲υなど半導体装置の外部の不良
が減少する。
が減少する。
（（１） 各半導体装置を測定後、そのままフレーム
組立体の状態で搬送しマーキング装置にかけられ、工程
が簡略化される。
組立体の状態で搬送しマーキング装置にかけられ、工程
が簡略化される。
（ｅ） ごく小形の半導体装置であっても、フレーム
組立体の状態で各工程にかけられるので、小形化に伴う
製造上の技術的国難さが大幅に軽減される。
組立体の状態で各工程にかけられるので、小形化に伴う
製造上の技術的国難さが大幅に軽減される。
第１図はこの発明の一実施例による半導体装置の製造方
法を示すトランジスタの場合の工程説明図、第２図は第
１図の測定部でリードフレーム組立体の測定状Ｍｔ−示
す平面図、第３図は第１図のリード切断・仕分は部を示
す正面図である。 ２・・・搬送手段、３・・・測定部、４・・・識別コー
ド付加装置、５・・・マーキング部、６・・・リード切
断・仕分は部、ツ・・・フレーム組立体、８・・・リー
ドフレーム、８ａ・・・わく部、９・・・コレクタリー
ド、１０・・・ベースリード、１１・・・エミッタリー
ド、１２・・・トランジスタ、１３・・・樹脂封止体、
１マ・・・識別コード、１Ｂ・・・識別コード検出器、
１９・・・不良品リード切断装置、２１・・・リード切
断装置、２２・・・良品収納容器０なお、図中同一符号
は同−又は相当部分を示す。 代理人 葛 野 信 −（外１名） 手続補正書（自発） ！ｌへ′許庁長官殿 １、事件の表示 特願昭６〒−８６マ８号２、発
明の名称 牛導体発生の製造方法３、補市をする者 ・１１作との関係 特許出願人 補正の対象 明細書の「発明の詳細な説明」の欄。 補正の内容 明細書第６ページ第１行の「配設ビット」を「配設ピッ
チＪに補正する。 以上
法を示すトランジスタの場合の工程説明図、第２図は第
１図の測定部でリードフレーム組立体の測定状Ｍｔ−示
す平面図、第３図は第１図のリード切断・仕分は部を示
す正面図である。 ２・・・搬送手段、３・・・測定部、４・・・識別コー
ド付加装置、５・・・マーキング部、６・・・リード切
断・仕分は部、ツ・・・フレーム組立体、８・・・リー
ドフレーム、８ａ・・・わく部、９・・・コレクタリー
ド、１０・・・ベースリード、１１・・・エミッタリー
ド、１２・・・トランジスタ、１３・・・樹脂封止体、
１マ・・・識別コード、１Ｂ・・・識別コード検出器、
１９・・・不良品リード切断装置、２１・・・リード切
断装置、２２・・・良品収納容器０なお、図中同一符号
は同−又は相当部分を示す。 代理人 葛 野 信 −（外１名） 手続補正書（自発） ！ｌへ′許庁長官殿 １、事件の表示 特願昭６〒−８６マ８号２、発
明の名称 牛導体発生の製造方法３、補市をする者 ・１１作との関係 特許出願人 補正の対象 明細書の「発明の詳細な説明」の欄。 補正の内容 明細書第６ページ第１行の「配設ビット」を「配設ピッ
チＪに補正する。 以上
Claims (1)
- リードフレームに等ピッチに複数の樹脂封止の半導体装
置を形成し、これらの半導体装置はそれぞれ第１のリー
ドが上記リードフレームのわく部に一体につながってお
り、他のリードが上記わく部から切離されてあシ、この
状態のフレーム組立体を搬送手段により以後の各工程に
搬送し、測定部において上記各半導体装置を測定して良
否を判定し、不良品に対する位置に上記わく部に識別コ
ードを付け、マーキング部において上記各樹脂封止体に
マークを印し、続いて、リード切断・仕分は部において
、上記識別コードを検出し、不良品を上記第１のリード
の切断により取除いてから、上記各良品の第１のリード
を切断し、１個宛の半導体装置に分離して収納する半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57003578A JPS58121636A (ja) | 1982-01-12 | 1982-01-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57003578A JPS58121636A (ja) | 1982-01-12 | 1982-01-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58121636A true JPS58121636A (ja) | 1983-07-20 |
Family
ID=11561332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57003578A Pending JPS58121636A (ja) | 1982-01-12 | 1982-01-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58121636A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03206637A (ja) * | 1990-01-09 | 1991-09-10 | Rohm Co Ltd | 電子部品の検査方法及びレーザー標印方法 |
| JPH05152388A (ja) * | 1991-11-28 | 1993-06-18 | Sharp Corp | 半導体集積回路装置の検査装置 |
| JPH06281698A (ja) * | 1993-11-26 | 1994-10-07 | Toshiba Corp | Ｉｃオートハンドラ方法 |
| US6787374B2 (en) | 2001-05-31 | 2004-09-07 | Hitachi, Ltd. | Semiconductor device manufacturing method and semiconductor device sorting system to be used with the same |
-
1982
- 1982-01-12 JP JP57003578A patent/JPS58121636A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03206637A (ja) * | 1990-01-09 | 1991-09-10 | Rohm Co Ltd | 電子部品の検査方法及びレーザー標印方法 |
| JPH05152388A (ja) * | 1991-11-28 | 1993-06-18 | Sharp Corp | 半導体集積回路装置の検査装置 |
| JPH06281698A (ja) * | 1993-11-26 | 1994-10-07 | Toshiba Corp | Ｉｃオートハンドラ方法 |
| US6787374B2 (en) | 2001-05-31 | 2004-09-07 | Hitachi, Ltd. | Semiconductor device manufacturing method and semiconductor device sorting system to be used with the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6555400B2 (en) | Method for substrate mapping | |
| US7127365B2 (en) | Method for identifying a defective die site | |
| US7081374B2 (en) | Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus used in it | |
| US6756606B2 (en) | Apparatus and method for marking defective sections of laminate substrates | |
| USRE38894E1 (en) | Method and apparatus for testing integrated circuits | |
| JPS58121636A (ja) | 半導体装置の製造方法 | |
| US6546985B2 (en) | Die bonder | |
| US6720786B2 (en) | Lead formation, assembly strip test, and singulation system | |
| US6777250B1 (en) | Manufacture of wafer level semiconductor device with quality markings on the sealing resin | |
| US6621261B2 (en) | Work inspection apparatus | |
| JP4025490B2 (ja) | 半導体装置の製造方法 | |
| JP3854819B2 (ja) | 半導体装置の製造方法 | |
| JPH03104252A (ja) | テープキャリアの製造方法 | |
| US6521468B1 (en) | Lead formation, assembly strip test and singulation method | |
| JPS5563854A (en) | Method of manufacturing semiconductor device | |
| US20180114733A1 (en) | Method and apparatus for detecting and removing defective integrated circuit packages | |
| JPS614264A (ja) | 自動ギヤングボンデイング用接続テ−プと半導体素子の組合せ | |
| JPS5841663B2 (ja) | 半導体装置の製造方法 | |
| JPS614263A (ja) | 自動ギヤングボンデイング用接続テ−プ | |
| JPS6027541A (ja) | 半導体装置の製造方法 | |
| JPH02266538A (ja) | 半導体装置の製造装置 | |
| JPS6123653B2 (ja) | ||
| JPH04276643A (ja) | フープ状担体に等間隔で担持されて搬送される物品の測定および不良品除去装置 | |
| JPH04139738A (ja) | 半導体装置の製造方法 | |
| JPH0497557A (ja) | 半導体装置の製造方法 |