JPS58121472A - 文書イメ−ジ・デ−タのメツシユ分割装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は１文書イメージ・データのメツシュ分割装置に
関し、特に矩形の文書イメージ・データを縦横複数個の
メツシュに高速に分割処理する制御装置に関するもので
ある。

矩形の文書イメージ・データをファクシミリ等によって
走査し、そのデータを計算機内のメモリに取り込み、必
要な部分データのみを切り出して再びメモリ内のエリア
に格納する装置としては。

従来、映像データ処理装置（特開昭５６−５４４７９号
公報参照）１文書画僚データの切出・合成装置（実態１
８５５−８５１７８号明細書参照）、およびメモリ制御
装置が提案されている。これらのうち。

上記のメモリ制御装置においては、第１図に示すように
、中央処理装置（以下ＣＰＵと記す）３とメモリ１０間
にメモリ制御装置６を設け、メモリ制御装置δ内に、ア
ドレス・スイッチ１３．アドレス制御部１５．コントロ
ール部１７、リード・ライトバッファ１９およびリード
・ライト・スイッチ２１を備えて、アドレス制御部１５
で転送元と転送先のデータ格納先頭アドレス、必要部分
の長さ、および転送すべきデータのアドレスをそれぞれ
計算し、コントロール部１７でメモリ１のリード・ライ
トを制御することにより１文書イメージ・データの切出
と合成を行っている。第１図に示スアドレス・スイッチ
１３は、コントロール部１７から送られるモード選択信
号がモード１のときＫは、メモリ１をＣＰＵ３の主記憶
装置として用いるため、アドレス・−バス７から送られ
るアドレス・データをメモリＩＫ送出し、モード選択信
号がモード２のときには、メモリｌを文書イメージ・デ
ータの切出・合成装置として用いるため、アドレス制御
部１５からのデータをアドレス・データとしてメモリｌ
に送出する。また、リード・ライト・バッファ１９は、
コントロール部１７からのモード選択信号と、リード・
ライト・スイッチ２１からのリード・ライト信号により
、メモリｌからデータをリード、あるいはライトして、
データ・バス９との間でデータを転送する。なお、１１
４’！、コントロール・バステアル。

ところで、例えば、キャラクタ・ディスプレイに１文字
とイメージとを混在表示させる場合に、イメージを文字
と同じ大きさにメツシュ分割し。

キャラクタ・ジェネレータに格納しておく必要があり、
また、ＯＣＲ等により手書き文字を認識する場合や、あ
るいはワードプロセッサ等により。

手書き文字の置換、削除、挿入を行う場合には、手書き
原稿をイメージとして読み取り、これを“原稿マスの大
きさにメツシュ分割する必要がある。

第１図に示すメモリ制御装置を含めて、従来のイメージ
・データの切出・合成装置により上記のようなメツシュ
分割を実現することができるが、その方法は、メツシュ
１個または縦に並んだメツシュ列を１ｇＡの部分画像と
みなして、これを切り出す処理あるいは合成する処理を
メツシュの数。

または縦に並んだメツシュ列の数だけ繰り返して行う必
要がある。しかし、部分画像１個の切出（合成）処理ご
とに、１回ずつソフトウェア処理の介入が必要であるか
ら、１回のメツシュ分割に対しては、メツシュの数また
は縦に並んだメツシュ列の数だけＣＰＵのオーバヘッド
となり、その数が多くなると処理時間が増大するという
欠点が。

ある。

本発明の目的は、このような従来の欠点を除去するため
、矩形の文書イメージ・データのメツシュ分割を行う場
合、ＣＰＵへの割込回数を少なくして、メツシュ分割を
高速化するとともｌＣＰＵのオーバヘッドを削減するこ
とができる文書イメージ・データのメツシュ分割装置を
提供するととにある。

上記目的を達成するために１本発ｖＡＫよる文書イメー
ジ・データのメツシュ分割装置では、主記憶装置と外部
」像装置の転送開始アドレスと、転送語数を指定される
と、上記主記憶装置と外部記憶装置の間で、上記転送開
始アドレス以降のデータを連続的に転送するＤＭＡ（Ｄ
ｉｒｅｃｔ　Ｍ＠ｍｏｒｙＡｅｃｓｓｓ）転送装置にお
いて、上記の指定された語数のＤＭＡ転送が終了する毎
に、主記憶装置の転送後に更新されたアドレスを指定長
だけスキップして、次の転送開始アドレスとするアドレ
ス制御回路を設けることを特徴としている。

以下１本発明の実施例を１因習により説明する。

第２図は１本発明の処理の対象となる文書イメージ・デ
ータを示す図である。

第２ＷＡｋ示すようなＬ行ｙ列の文書イメージ・データ
２を横麗個と縦Ｎ個の積、すなわちＭ−Ｎ個のメツシュ
に分割することが、本発明によるメツシュ分割装置の機
能である。第２図において、６〜４ｏで示すブロックは
、ファクシミリ等により走査された１行分のイメージ・
データを、メツシュの横長さくＷ語とする）で分割して
配列したものである。また、点線は、Ｍ−Ｎ個に分割す
るための分割線である。したがって、第２図では。

’　””　３　？　Ｎ　＝　２　＋　Ｌ　＝　（３であ
る。

第３図は、本発明の実施例を示すメツシュ分割のための
入′出力データ配列図である。

第３図において、４２は本発明の装置に対する入力デー
タであって、メモリ上の文書イメージ・データの配置を
示すものであり、また４４は本発明の装置から出力する
データであって、メモリ上のメツシュ分割後のイメージ
・データの配置を示すものである。

Ａ、は文書イメージ・データの先頭アドレス、ム宜はメ
ツシュ分割後のイメージ・データの先頭アドレス、Ｗは
各メツシュの横長さ、■はアドレス・スキップ長、Ｌは
文書イメージ・データの縦行数。

麓は文書イメージ・データの横分割メツシュ数である。

本発明の装置では１文書イメージ・データを走査順に直
列配列した１行のデータ４２に対して。

メモリ上で不連続な領域（データ４２のａ、ｄ。

ｇ・・・−・・）だけを抜き出し、これらを別のメモリ
の連続領域（データ４４のａｔｄ＊ｆ・・・・−・）に
転送する。

従来より、計算機システムでは、ＣＰＵのプログラムを
介入させることなく、ハードウェアによりメモリと入出
力装置間を高速にデータ転送させるため、ＤＭＡ（Ｄｌ
ｒｓｅｔ　Ｍｅｍｏｒｙ　Ａｃｃ＠ｓｓ　）転送回路が
設けられているが、とのＤＭＡ転送回路はメモリ上の連
続領域を別のメモリの連続領域に転送するだけの機能し
か備えていない。そこで１本発明においては、このＤＭ
Ａ転送回路に、イメージ・データ転送元のアドレスをス
キップさせるアドレ１　ス制御回路を付加することによ
って、第８図に示すアドレス・スキップ長ｌをスキップ
させ、メツシュ分割を実現し【いる。

このよ５Ｋして１Ｍ列り行（第２図では３列６行）の文
書イメージ・データ２は、（’　ｐ　ｄ　ｔ　ｇ）を第
１番目のメツシュ、（ｊ　ｅ　ｍ　ｔ　Ｐ　）を第２番
目のメツシュ、（ｂ、ｅ、ｈ）を第３番目のメツシュ、
（ｋｙｎｙｌｇ）を第４番目のメツシュ・・−・・・と
じて。

メツシュ番号順に順次走査できるように、連続領域にデ
ータが配列替えされる（第３図の４４）。

第３図に示すように、転送回数は、文書イメージ・デー
タ２のＬ行（６行）と同じ回数の転送をｙ列（３列）分
だけ行うので、合計Ｍ−Ｌ（３Ｘ６）回となる。

第４図は１本発明の実施例を示す文書イメージ・データ
のメツシュ分割装置のブロック図である。

ＣＰＵ２００から延長されたアドレス・バス２４ｏ。

コントロール・バス２５０．ｆ−タ・バス２６０　Ｋ　
Ｇ！、主記憶装置２１０、ＤＭＡ転送回路（鎖線で囲ま
れた部分）２７０および本発明のアドレス制御回路（１
点鎖線で囲まれた部分）２８０がそれぞれ接続されてい
る。主記憶装置２１０には、ファクシミリ等のイメージ
入出力装置により走査され、ｌＩ！み取られた文書イメ
ージ・データ（例えば、第３図に示すデータ４２）が記
憶されている。本発明では、主記憶装置２１０に記憶さ
れている文書イメージ・データをメツシュ分割して（例
えば、第３図に示すデータ４養）、外部メモリ１９０に
格納するのである。

ＤＭＡ転送回路２７０　において、２２０は命令デコー
ダ、２３０はデータ転送コントルーラ、５０はリード・
ライト・バッファ、８０は割込発生部であり、残りの６
０　、７０　、９０　、１００はいずれも第３図に示す
各パラメータを収容するレジスタまたはカウンタである
。すなわち、６０はメイン・メモリ・アドレス・カフｙ
りで初期値はＡ、であり。

７０は転送＠歇カクンタで初期値はＷ、９０は転送＊ａ
レジスタでＷを収容するものであり、１０〇は外部メモ
リ・アドレス・カウンタで初期値はム。

である。

アドレス制御回路２８０において、　１１０　、１８０
は加算器であって、残りの１２０　、１３０　？　１４
０　、１５０゜１６０　、１７０は各パラメータを収容
するレジスタ。

カウンタである。すなわち、１２０は行カウンタで初期
値はＬ、１３０は行レジスタでＬを収容するもの、１４
０はスキップ語数レジスタでＩを収容するもの、１５０
はメイン・メモリ・アドレス・カラ／りで初期値はＡ１
．１６０は列カウンタで初期値は舅。

１７０は転送語数レジスタでＷを収容するものである。

これらのカウンタやレジスタは、データ・バス２６０を
介し’−（ＣＰ　Ｕ　２００かも送られる初期データを
、命令デコーダ２２０から送られる初期セット信号に同
期して取り込む。

次に％これらの動作を説明する。

（、）先ず、ＤＭＡ転送回路２７０によって最初のＷ語
の転送が終了したと曽、転送語数カウンタ７０は転送語
数レジスタ９０より転送語数Ｗを取り込み１次の転送に
備えて初期セットした後１行カウンタ１２０に対しＷの
転送ずみ信号を送出する。

（ｂ）行カウンタ１２０は、この信号を受は取ると。

加算器１１０に加算要求信号を送出する。

（１）加算器１１０は、メイン・メモリ・アドレス・カ
ウンタ６０の内容とスキップ語数レジスタｌ養０の内容
とを加算し、加算結果を再ひもとのメイン・メモリ・ア
ドレス・カウンタ６０に出力する。

（ｄ）行カウンタ１２０は、初期値りから加算するとと
に１カウント・ダウンし、その結果が０となったとき、
Ｌ行分の転送が終了したことＫなるので。

行数レジスタ１３０より転送行数りを取り込み、次の転
送に備えて初期セットした後１列カウンタ１６０　Ｋ　
１列分の転送終了信号を送出する。

（＠）列カウンタ１６０は、加算器１８０に加算要求信
号な送出する。

（ｆ）加算器１８０は、メイン・メモリ・アドレス・カ
ウンタ１５０の内容と、転送語数レジスタ１７０の内容
−とを加算し、加算結果をメイン・メモリ・アドレス・
カウンタ６０　、１５０に出力する。

（ｇ）列カウンタ１６０は、初期値舅から加算するとと
に１カウント・ダウンし、その結果が０となったとき１
Ｍ列分の転送が終了したことになるので、割込発生部８
０にデータ転送が終了した旨の信号を送出する。

このように、ＤＭム転送回路２′７０のみが設けられて
いる場合には、第３図のａ（Ｗ語）を転送した時点でＣ
Ｐ　Ｕ　２００に転送完了を報告し、再びＣＰ　Ｕ　２
００からＤＭＡ転送回路２７０　Ｋ初期値（ｄの先頭ア
ドレス）が送られてくるととにより、第３図のｄ（Ｗ語
）を転送することになるので、転送ごとにＣＰ　Ｕ　２
００に割込をかけてプログラムを起動しなければならな
い。

第４図においては、ＤＭＡ転送回路２７０にアドレス制
御回路２８０が付加されているので、ｆＩＸ３図のａ（
Ｗ語）を転送した時点で、加算器１１０でメイン・メモ
リ・アドレス・カウンタ６０の内容（第３図のｂの先頭
アドレス）とスキップ語数レジスタ１４００内容（１語
）を加算した後、加算器１８０でメイン・メモリ・アド
レス・カウンタ１５０の内容（篤３図のａの先頭アドレ
ス）と転送語数（Ｗ）とを加算して、メイン・メモリ・
アドレス・。

カウンタ６０　、１５０の内容を自動的に更新するので
、Ｗ語ずつＬ−Ｍ回転送し終るまでＣＰ　Ｕ　２００に
割込を行う必要がない。

第６図は、本発明装置と従来の装置とのメツシュ分割機
能の比較図である。

従来装置としては、■単純ＤＭＡ転送装置と、−（２前
述のメモリ制御装置１又書画儂データの切出・合成装置
、映像データ処理装置を用いているが。

（２）の各装置は３つともメツシュ分割に対しては同一
機能であるため、これらを１つＫまとめて試算した。

単純ＤＭＡ転送装置の場合には、１行ずつ転送するので
、メツシュ分割のために、＠ＸＮＸＩ回の転送を必要と
し、ｃｐυに割込をかける回数も麗×Ｎ個のメツシュ分
割を行５には９Ｍ回のメツシュ転送を必要とし、ＣＰＵ
に割込をかける回数もＭ回である。最後に１本発明の装
置の場合には、であるため、ＭＸＮ備のメツシュ分割が
１回のメツシュ転送ですみ、ＣＰＵに割込をかける回数
も１回だけである。

実際の試算は２つのケースについて行っており。

ケース１では、２ｃｌＩｌ×８ＣＩＩＬの矩形、ケース
２では８　ａｒｔ　Ｘ　６　ａｍの正方形に対して、そ
れぞれメツシュ分割を行う。メツシュのサイズは横２　
＊　Ｘ　Ｊ［４ｗｘと仮定し、各メツシュは横語長１バ
イト、縦行数１６行と仮定した。また、割込にかかる時
間を０．２ｍＢ、メツシュの走査時間をｌ／ｌｏ・露に
している。

試算では、装置？）は装置（１）に対して、ケース１で
５ａ５倍、ケース２で１２３．５倍、つまり約■〜１２
０倍のスピード・アップとなっているが、本す明の装置
（３）は、さらに装置２）Ｋ対して、ケース１で３．３
倍、ケース２で１．６倍、つまり′Ｌ６〜３゜３倍のス
ピード・アップとなっていることがわかる。

なお、第４図の説明では、主記憶装置２１０に格納され
たイメージ・データを、メツシュ分割して外部メモリ１
９０に転送する場合の動作を述べているが、イメージ・
データの転送方向を逆にすれば、外部メ畳す１９０に格
納されているメツシュ・データを元のイメージ・データ
に復元して、主記憶装置２１０に格納することも可能で
ある。

以上説明したように１本発明によれば、ＤＭＡ転送回路
にアドレス・スキップ回路を付加しただけのきわめて簡
単な構成で９文書イメージ・データをメツシュ分割でき
、しかも１回だけソフトウェア処理を介入させるだけで
よいため、メツシュ分割の高速化とＣＰＵのオーバヘッ
ドの削減が可能であり、かつ開発コストは安くすむ。

【図面の簡単な説明】

第１図は従来のデータ切出・合成装置のブロック図、第
２図“は文書イメージ・データのメツシュ声割の説明図
、第３図は本発明の実施例を示すメツシュ分割のための
入出力データの配列図、第４図は本発明の実施例を示す
文書イメージ・データのメツシュ分割装置のブロック図
、第６図は本発明装置と従来装置とのメツシュ分割機能
の比較図である。 ２：文書イメージ・データ、５０：リード・う〆　イト
・バッファ、６０　、１５０　：メインーメモリ・アド
レス・カウンタ、７０：転送語数カウンタ、゛・、８０
：割込発生部、Ｇｏ、１３０：行数レジスタ。 １００：外部メモリ・アドレス・カウンタ、１１０゜１
８０＝加算器、１２０：行カウンタ、１４０＝スキップ
語数レジスタ、１６ｏ：列カウンタ、１７０：転送語数
レジスタ、１９０：外部メモリ、２００：ＣＰＵ。 ２１０　：主記憶装置、２７０：ＤＭＡ転送回路、２８
０ニアドレス制御回路。 起−“、゛

Claims (1)

1. 【特許請求の範囲】 主記憶装置と外部記憶装置の転送開始アドレス。 および転送Ｉｌ数が指定されることにより、上記主・記
   憶装置と外部記憶装置の間で、上記転送開始アドレス以
   降のデータを連続的に転送するＤＭＡ（Ｄｉｒｅｃｔ　
   Ｍ＠ｍ＠ｒｙムｅ＠＊ｓｓ）転送装置において、上記の
   指爺された転送語数のＤＭム転送が終了する、毎に、主
   記憶装置の転送後に更新されたアドレスを、指定長だけ
   スキップして次の転送開始アドレスとするアドレス制御
   回路を設けることを特徴とする文書イメージ・データの
   メツシュ分割装置。