JPS58115978A - 画信号伝送方式 - Google Patents
画信号伝送方式Info
- Publication number
- JPS58115978A JPS58115978A JP21434881A JP21434881A JPS58115978A JP S58115978 A JPS58115978 A JP S58115978A JP 21434881 A JP21434881 A JP 21434881A JP 21434881 A JP21434881 A JP 21434881A JP S58115978 A JPS58115978 A JP S58115978A
- Authority
- JP
- Japan
- Prior art keywords
- block
- code
- error
- bit
- white
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、白ブロツクスキップ方式を適用し、且つ受信
誤りをなくした画信号伝送方式に関するものである。
誤りをなくした画信号伝送方式に関するものである。
画信号の帯域圧縮方式は、既に種々の方式が知られてい
る。白ブロツクスキップ方式も帯域圧縮方式の一つであ
り、黒信号のないブロック即ち白ブロックは伝送しない
ようにするものである。例えば走査線に沿って８ブロツ
クに分割し、第１図（１） （ａ）に示すｒＦＡＸＪの走査線ＳＣＮによる読取信号
についてみると、同図（ｂ）に示すように、ブロックＧ
Ｏ。
る。白ブロツクスキップ方式も帯域圧縮方式の一つであ
り、黒信号のないブロック即ち白ブロックは伝送しない
ようにするものである。例えば走査線に沿って８ブロツ
クに分割し、第１図（１） （ａ）に示すｒＦＡＸＪの走査線ＳＣＮによる読取信号
についてみると、同図（ｂ）に示すように、ブロックＧ
Ｏ。
Ｇ３．Ｇ５．Ｇ６には黒信号が存在するが、ブロックＧ
ｌ。
ｌ。
Ｇ２． Ｇ４ 、 Ｇ７は白信号のみとなシ、この白ブ
ロックＧｌ 、Ｇ２ 、Ｇ４ 、 Ｇ７は伝送せずに、
黒信号が存在するブロックＧＯ、Ｇ３ 、 Ｇ５ 、Ｇ
６のみ伝送するものである。
ロックＧｌ 、Ｇ２ 、Ｇ４ 、 Ｇ７は伝送せずに、
黒信号が存在するブロックＧＯ、Ｇ３ 、 Ｇ５ 、Ｇ
６のみ伝送するものである。
又伝送するブロックを示す為に、第１図（ｅ）に示すよ
うに、伝送ブロックＧＯ，Ｇ３．Ｇ５ 、Ｇ６の先頭に
送されない白ブロックがどこに位置するか識別して記録
再生することができる。
うに、伝送ブロックＧＯ，Ｇ３．Ｇ５ 、Ｇ６の先頭に
送されない白ブロックがどこに位置するか識別して記録
再生することができる。
しかし、ブロックコードＢＬＣに誤シがあると、黒信号
のあるブロックの位置又は白ブロックの位置が原信号と
異なった状態で記録再生されるので、画質が著しく劣化
することになる。
のあるブロックの位置又は白ブロックの位置が原信号と
異なった状態で記録再生されるので、画質が著しく劣化
することになる。
本発明は、前述の如き従来の白ブロックスＡツブ方式に
よる欠点を僅かの情報の付加によシ除去することを目的
とするものである。以下実施例について詳細に説明する
。
よる欠点を僅かの情報の付加によシ除去することを目的
とするものである。以下実施例について詳細に説明する
。
本発明は、ブロックコードを誤シ自己訂正可能なコード
として伝送するもので、ハミングコード。
として伝送するもので、ハミングコード。
ＢＣＨコード等種の誤り自己訂正コードを用いることが
できるものである。例えば第１図に於いて、４ビツトに
３ビツトを付加したハミングコードＨ１゜Ｈ２ｔ−ブロ
ックコードとして第１図（ｄ）に示すように、ブロック
ＧＯ，Ｇ３．Ｇ５．Ｇ６の先頭に付加するものである。
できるものである。例えば第１図に於いて、４ビツトに
３ビツトを付加したハミングコードＨ１゜Ｈ２ｔ−ブロ
ックコードとして第１図（ｄ）に示すように、ブロック
ＧＯ，Ｇ３．Ｇ５．Ｇ６の先頭に付加するものである。
従って受信側では、１ビツトの誤りがあっても自己訂正
可能であるから、受信したブロックＧＯ，Ｇ３．Ｇ５．
Ｇ７によυ正しく原画像を記録再生することができる。
可能であるから、受信したブロックＧＯ，Ｇ３．Ｇ５．
Ｇ７によυ正しく原画像を記録再生することができる。
第２図は本発明の実施例のブロック線図であり、１はイ
メージセンサ、２はブロック毎に黒信号の有無を検出す
る白ブロツク検出回路、３はメモリ、４はカウンタ、５
はマイクロプロセッサ、６は読取専用メモＩＪ（ＲＯＭ
）等からなり、誤り自己訂正可能なコード例えばハミン
グコードが記憶されてい］ るメモリ、７は並列直
列変換を行なう為のシフトレジスタ、８はフリップフロ
ップ、９はクロックＣＬＫ’ｉカウントし、マイクロプ
ロセッサ５にカラ（３） ント出力を加えるカウンタ、ＩＯＵメモリ３の上位アド
レスビットについてカウンタ４とマイクロプロセッサ５
との出力を切換えるスイッチで、マイクロプロセッサ５
により制御される。又１１はメモリ３から読出した画信
号をモデム等に加えるか又はフリップフロップ８からの
ハミングコード等の誤シ自己訂正可能なコードをブロッ
クの先頭に付加するかを切換えるスイッチで、マイクロ
プロセッサ５によ多制御される。
メージセンサ、２はブロック毎に黒信号の有無を検出す
る白ブロツク検出回路、３はメモリ、４はカウンタ、５
はマイクロプロセッサ、６は読取専用メモＩＪ（ＲＯＭ
）等からなり、誤り自己訂正可能なコード例えばハミン
グコードが記憶されてい］ るメモリ、７は並列直
列変換を行なう為のシフトレジスタ、８はフリップフロ
ップ、９はクロックＣＬＫ’ｉカウントし、マイクロプ
ロセッサ５にカラ（３） ント出力を加えるカウンタ、ＩＯＵメモリ３の上位アド
レスビットについてカウンタ４とマイクロプロセッサ５
との出力を切換えるスイッチで、マイクロプロセッサ５
により制御される。又１１はメモリ３から読出した画信
号をモデム等に加えるか又はフリップフロップ８からの
ハミングコード等の誤シ自己訂正可能なコードをブロッ
クの先頭に付加するかを切換えるスイッチで、マイクロ
プロセッサ５によ多制御される。
イメージセンサｌで走査読取シした画信号は白ブロツク
検出回路２とメモリ３とに加えられる。
検出回路２とメモリ３とに加えられる。
このメモリ３への書込時は、スイッチ１０は図示状態で
、カウンタ４のカウント内容が書込アドレスとなり、少
々くともｌ走査線分の画信号が書込まれる。又カウンタ
４からブロックを示す信号が白ブロツク検出回路２に加
えられるので、白ブロツク検出回路２は、黒信号のない
ブロックを白ブロックとして検出し、この検出情＃をマ
イクロプロセッサ５に加える。
、カウンタ４のカウント内容が書込アドレスとなり、少
々くともｌ走査線分の画信号が書込まれる。又カウンタ
４からブロックを示す信号が白ブロツク検出回路２に加
えられるので、白ブロツク検出回路２は、黒信号のない
ブロックを白ブロックとして検出し、この検出情＃をマ
イクロプロセッサ５に加える。
ｌ走査線分の画信号がメモリ３に書込まれると、（４）
マイクロプロセッサ５は白ブロツク検出情報に基いてメ
モリ６をアクセスする。例えば白ブロックを示すブロッ
クコードが８ビツトの場合、４ピツ）Ａ、−Ａ５でメモ
リ６をアクセスすることにより、７ピツトＤ、 −Ｄ６
のハミングコードが読出されるから、２回のアクセスで
ブロックコードＢＬＣｅハミングコードＨ１，Ｈ２に変
換することができる。
モリ６をアクセスする。例えば白ブロックを示すブロッ
クコードが８ビツトの場合、４ピツ）Ａ、−Ａ５でメモ
リ６をアクセスすることにより、７ピツトＤ、 −Ｄ６
のハミングコードが読出されるから、２回のアクセスで
ブロックコードＢＬＣｅハミングコードＨ１，Ｈ２に変
換することができる。
このハミングコードはシフトレジスタ７に並列にセット
され、クロックＣＬＫに従って直列に出力ハミングコー
ドＨ１，Ｈ２の送出時にはマイクロプロセッサ５により
スイッチ１１はメモリ３側からフリップフロップ８側へ
切換えられるものである。
され、クロックＣＬＫに従って直列に出力ハミングコー
ドＨ１，Ｈ２の送出時にはマイクロプロセッサ５により
スイッチ１１はメモリ３側からフリップフロップ８側へ
切換えられるものである。
ハミングコードＨ１，Ｈ２の送出終了によりマイクロプ
ロセッサ５はスイッチｌＯｔカウンタ４側からマイクロ
プロセッサ５側へ切換え、各ブロックのアドレスを示す
アドレス上位ビットをマイクロプロセッサ５から出力し
、ブロック内アドレスはカウンタ４のカウント内容を用
いる。そして白ブロックに対しては、マイクロプロセッ
サ５からのアドレスがスキップするので、メモリ３から
は白ブロックの画信号は読出されないものとなる。
ロセッサ５はスイッチｌＯｔカウンタ４側からマイクロ
プロセッサ５側へ切換え、各ブロックのアドレスを示す
アドレス上位ビットをマイクロプロセッサ５から出力し
、ブロック内アドレスはカウンタ４のカウント内容を用
いる。そして白ブロックに対しては、マイクロプロセッ
サ５からのアドレスがスキップするので、メモリ３から
は白ブロックの画信号は読出されないものとなる。
第１図（ｄ）に示す場合を例にすると、スイッチ１１が
フリップフロップ側に切換えられ、又メモリ６で変換さ
れたハミングコードＨ１，Ｈ２が、マイクロプロセッサ
５の制御によシ、シフトレジスタ７及びフリップフロッ
プ８を介して送出される。次にスイッチ１１が図示状態
に切換えられ、又スイッチ１１ｊニー１クロプロセツサ
５側に切換えられ、マイクロプロセッサ５からブロック
ＧＯのアドレスが出力されるので、カウンタ４のカウン
ト内容に従ってブロックＧＯの画信号がメモリ３から読
出され、次のブロックＧｌ、Ｇ２についてはスキップさ
れて、マイクロプロセッサ５からはブロックＧ３のアド
レスが出力される。従ってブロックＧ３の画信号が読出
される。以下同様にしてブロックＧ４．Ｇ７はスキップ
され、ブロックＧ５．Ｇ６の画信号は読出される。
フリップフロップ側に切換えられ、又メモリ６で変換さ
れたハミングコードＨ１，Ｈ２が、マイクロプロセッサ
５の制御によシ、シフトレジスタ７及びフリップフロッ
プ８を介して送出される。次にスイッチ１１が図示状態
に切換えられ、又スイッチ１１ｊニー１クロプロセツサ
５側に切換えられ、マイクロプロセッサ５からブロック
ＧＯのアドレスが出力されるので、カウンタ４のカウン
ト内容に従ってブロックＧＯの画信号がメモリ３から読
出され、次のブロックＧｌ、Ｇ２についてはスキップさ
れて、マイクロプロセッサ５からはブロックＧ３のアド
レスが出力される。従ってブロックＧ３の画信号が読出
される。以下同様にしてブロックＧ４．Ｇ７はスキップ
され、ブロックＧ５．Ｇ６の画信号は読出される。
誤り自己訂正可能コードについては公知であるが、例え
ばハミングコードについての一例を簡単に説明すると、
４ビツトの情報に３ビツトの冗長ビットを付加した７ビ
ツトのハミングコードに於いて、７ビツトＤ１〜Ｄ７の
うち［）５ ＋ Ｄ５ 、Ｄ６ ｒ Ｄｙの４ビツトが
情報ビットのとき、次のパリティ検査が成立するものと
する。即ち α＝ Ｄ４＋ Ｄｓ ＋ Ｄ６＋ Ｄ７β＝ Ｄ２ ＋
Ｄｓ ＋ Ｄ６ ＋ Ｄｙγ＝ ＤＩ 十０５ ＋
Ｄｓ ＋Ｄ７のα、β、ｒが偶数となるようにり、、Ｄ
２．Ｄ４を定める。受信側では前述の３種のパリティ検
査を行ない、その結果ＰＣａ）、ＰＵ３） 、 Ｐ（ｒ
）ｔ、ハリティ成立のとき“Ｏ”、不成立のとき”１″
とすることにょシ、Ｐ（α）Ｐ（β） Ｐ （ｒ）は１
ピツトの誤シ位置を示すものとなる。
ばハミングコードについての一例を簡単に説明すると、
４ビツトの情報に３ビツトの冗長ビットを付加した７ビ
ツトのハミングコードに於いて、７ビツトＤ１〜Ｄ７の
うち［）５ ＋ Ｄ５ 、Ｄ６ ｒ Ｄｙの４ビツトが
情報ビットのとき、次のパリティ検査が成立するものと
する。即ち α＝ Ｄ４＋ Ｄｓ ＋ Ｄ６＋ Ｄ７β＝ Ｄ２ ＋
Ｄｓ ＋ Ｄ６ ＋ Ｄｙγ＝ ＤＩ 十０５ ＋
Ｄｓ ＋Ｄ７のα、β、ｒが偶数となるようにり、、Ｄ
２．Ｄ４を定める。受信側では前述の３種のパリティ検
査を行ない、その結果ＰＣａ）、ＰＵ３） 、 Ｐ（ｒ
）ｔ、ハリティ成立のとき“Ｏ”、不成立のとき”１″
とすることにょシ、Ｐ（α）Ｐ（β） Ｐ （ｒ）は１
ピツトの誤シ位置を示すものとなる。
例えばＩｈ ＝ ０ ＊ Ｄ５ ＝ ０ ＊ Ｄ６ ＝
１ ＋ Ｄ７ ＝ １のとき、パ１００００１１ ”
とｆｚるが、受信側テＤ５の１ピツトが誤って”
１０００１１１ ” となった場合、Ｐ（α）＝１．
Ｐ（β）＝ｏ、ｐ（γ）＝１となるから、” １０１
”により第５ピツト目Ｄ５０誤シであることが判り、′
１”を”Ｏ″′に訂正することができる。
１ ＋ Ｄ７ ＝ １のとき、パ１００００１１ ”
とｆｚるが、受信側テＤ５の１ピツトが誤って”
１０００１１１ ” となった場合、Ｐ（α）＝１．
Ｐ（β）＝ｏ、ｐ（γ）＝１となるから、” １０１
”により第５ピツト目Ｄ５０誤シであることが判り、′
１”を”Ｏ″′に訂正することができる。
（７）
前述の如く画信号のブロックの先頭に付加するブロック
コードを誤シ自己訂正コードとすることによシ、伝送中
に１ピツトの誤りがあったとしても、受信側で訂正する
ことができるので、画質の劣化を生じることはなくなる
。又１ブロツクは通常６４ビット程度の長さであるから
、冗長ビットを付加しても全体としての伝送時間の延長
分は無視し得る程度となる。
コードを誤シ自己訂正コードとすることによシ、伝送中
に１ピツトの誤りがあったとしても、受信側で訂正する
ことができるので、画質の劣化を生じることはなくなる
。又１ブロツクは通常６４ビット程度の長さであるから
、冗長ビットを付加しても全体としての伝送時間の延長
分は無視し得る程度となる。
以上説明したように、本発明は、白ブロックであるか否
かを示す情報を誤り自己訂正可能コードとして白ブロッ
クでないブロックの画信号に付加して伝送するものであ
るから、伝送誤りがあったとしても、受信側では白ブロ
ックの位置を誤るようなことがなく、画質の低下を防止
することができる利点がある。
かを示す情報を誤り自己訂正可能コードとして白ブロッ
クでないブロックの画信号に付加して伝送するものであ
るから、伝送誤りがあったとしても、受信側では白ブロ
ックの位置を誤るようなことがなく、画質の低下を防止
することができる利点がある。
第１図は白ブロツクスキップ方式及び本発明の詳細な説
明図、第２図は本発明の実施例のブロック線図である。 １はイメージセンサ、２は白ブロツク検出回路、（８） ３はメモリ、４はカウンタ、５はマイクロブＯ−ｔツサ
、６はメモリ、７はシフトレジスタ、８はフリップフロ
ップ、９はカウンタ、１０．１１はスイッチである。 特許出願人 富士通株式会社
明図、第２図は本発明の実施例のブロック線図である。 １はイメージセンサ、２は白ブロツク検出回路、（８） ３はメモリ、４はカウンタ、５はマイクロブＯ−ｔツサ
、６はメモリ、７はシフトレジスタ、８はフリップフロ
ップ、９はカウンタ、１０．１１はスイッチである。 特許出願人 富士通株式会社
Claims (1)
- １走査線を複数のブロックに分割し、各ブロックについ
て白信号のみの白ブロックであるか否かを示す情報を付
加して白ブロックでないブロックの画信号のみを伝送す
る方式に於いて、白ブロックであるか否かを示す情報を
誤シ自己訂正可能コードとして伝送することを特徴とす
る画信号伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21434881A JPS58115978A (ja) | 1981-12-28 | 1981-12-28 | 画信号伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21434881A JPS58115978A (ja) | 1981-12-28 | 1981-12-28 | 画信号伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58115978A true JPS58115978A (ja) | 1983-07-09 |
Family
ID=16654272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21434881A Pending JPS58115978A (ja) | 1981-12-28 | 1981-12-28 | 画信号伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58115978A (ja) |
-
1981
- 1981-12-28 JP JP21434881A patent/JPS58115978A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0415853B1 (en) | Digital data transmission system having error detecting and correcting function | |
| KR950007945B1 (ko) | 데이타 기록 및 재생 장치 | |
| US4654853A (en) | Data transmission method | |
| AU594422B2 (en) | Error correction apparatus for digital data | |
| US4660200A (en) | Method and apparatus for processing an error flag of a PCM signal | |
| US4794602A (en) | Method for error detection | |
| JPS58115978A (ja) | 画信号伝送方式 | |
| EP0392382B1 (en) | Error correction control apparatus | |
| JP3009900B2 (ja) | 符号化データ処理装置 | |
| KR100715878B1 (ko) | 데이타의오류방지부호화방법및장치와,데이타복호화방법및장치와,기억매체 | |
| JPS586345B2 (ja) | フクゴウカソウチ | |
| JP2652398B2 (ja) | データ伝送方法 | |
| JPS58164376A (ja) | 画デ−タ再送方式 | |
| ES8200983A1 (es) | Perfeccionamientos en aparatos de grabacion de video disco para codificar una palabra de informacion en una senal de video | |
| US4864571A (en) | Information recording/reproducing apparatus with prioritized read out | |
| JPH01144872A (ja) | 静止画像伝送装置 | |
| JPH0258815B2 (ja) | ||
| JPH0756735B2 (ja) | 誤り訂正符号の復号方法 | |
| JPS5875954A (ja) | フアクシミリ制御方式 | |
| JPS58196694A (ja) | 記憶装置 | |
| JPS6130826A (ja) | デ−タ伝送方式 | |
| JPS62254540A (ja) | 誤り訂正装置 | |
| JPS5815994B2 (ja) | ガゾウシンゴウアヤマリケンシユツソウチ | |
| JPS6213127A (ja) | 復号方式 | |
| JPS62208469A (ja) | デ−タ伝送方法 |