JPS58113863A - Logic analyzer - Google Patents

Logic analyzer

Info

Publication number
JPS58113863A
JPS58113863A JP21411581A JP21411581A JPS58113863A JP S58113863 A JPS58113863 A JP S58113863A JP 21411581 A JP21411581 A JP 21411581A JP 21411581 A JP21411581 A JP 21411581A JP S58113863 A JPS58113863 A JP S58113863A
Authority
JP
Japan
Prior art keywords
display
stored
cursor
data
displayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21411581A
Other languages
Japanese (ja)
Other versions
JPH0122587B2 (en
Inventor
Hidemi Yokogawa
横川 秀美
Rikichi Murooka
室岡 利吉
Miyuki Fukuzawa
福沢 美雪
Machiko Tomioka
冨岡 真千子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Japan Ltd
Original Assignee
Sony Tektronix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Tektronix Corp filed Critical Sony Tektronix Corp
Priority to JP21411581A priority Critical patent/JPS58113863A/en
Priority to GB08236743A priority patent/GB2114306B/en
Priority to FR8222195A priority patent/FR2519147B1/en
Priority to DE19823248418 priority patent/DE3248418A1/en
Publication of JPS58113863A publication Critical patent/JPS58113863A/en
Priority to US06/763,325 priority patent/US4623984A/en
Publication of JPH0122587B2 publication Critical patent/JPH0122587B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/20Cathode-ray oscilloscopes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3177Testing of logic operation, e.g. by logic analysers

Abstract

PURPOSE:To enable the effective utilization of retrieval even in a timing display mode, by counting the total number of phenomena retrieved from stored data, and by displaying the relation between the position of a cursor and the total number of phenomena. CONSTITUTION:A data component and a grid component of input logic signals from a probe 10 are stored sequentially in memory circuits 14 and 18 respectively via a comparator and grid detector 12. When a display instruction is inputted from a keyboard 30, the content of memory of the memory circuit 14 and 18, a display mode and a display region information are stored in RAM28, the content of RAM28 is read out repeatedly by a display control circuit 32, and logic waveforms are displayed in CRT34. When a retrieval mode is selected by the keyboard 30, CPU24 compares search words with data informations, counts the total number of the search words, and further the number of search words contained before the address of the position of a cursor is stored, and makes CRT34 display these numbers.

Description

【発明の詳細な説明】 本発明は検索機能を有するロジック・アナライザ(二関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a logic analyzer having a search function.

種々の電子機器(=おいて、マイクロプロセッサ及びコ
ンビーータ技術の発展に伴い、ロジック技術が一般化し
てきた。ロジック技術を用いた電子機器の開発、調整及
び故障修理を行なうための測(1) 定器にはオシロスコープ、ロジック・プローブ及びロジ
ック・アナライザ(論理分析器)等がある。
With the development of microprocessor and converter technology, logic technology has become common in various electronic devices. (1) Measurement for developing, adjusting, and repairing electronic devices using logic technology. Instruments include oscilloscopes, logic probes, and logic analyzers.

特にロジック・アナライザは、複数チャンネルの入力ロ
ジック信号(データ)をランダム・アクセス・メモ!J
(RAM)等の記憶手段に記憶し、この記憶手段に記憶
されたデータを陰極線管(CRT)等の表示手段に表示
するため、トリが信号発生以前のデータを測定できるの
で、ロジック技術を用いた電子機器の測定器に最適であ
る。ロジック・アナライザには2つの表示モードがあり
、その1つはロジック信号を信号波形として表示するタ
イミング表示モードであり、他の1つは記憶しl たデータを2進、8進、16進法等のワードとして文字
(数字を含む)で表示するステート表示モードである。
In particular, logic analyzers can randomly access and memo multiple channels of input logic signals (data)! J
Since the data stored in this storage means is displayed on a display means such as a cathode ray tube (CRT), logic technology is used because the bird can measure data before the signal is generated. Ideal for measuring instruments of electronic equipment. Logic analyzers have two display modes: one is a timing display mode that displays logic signals as signal waveforms, and the other is a timing display mode that displays stored data in binary, octal, or hexadecimal format. This is a state display mode in which letters (including numbers) are displayed as words such as.

特にステート表示モードでは表示領域と文字の大きさの
関係で記憶手段(−記憶された全データを表示すること
ができず、記憶手段の選択されたアドレス範囲のデータ
のみを表示している。
In particular, in the state display mode, due to the relationship between the display area and the size of the characters, it is not possible to display all the data stored in the storage means (-), and only the data in the selected address range of the storage means is displayed.

従来のロジック・アナライザは種々の機能を具えており
、その1つに検索機能(サーチ・モード)がある。この
機能は特にステート表示モードにおいて用いられ、記憶
手段に記憶されたデータから測定者が設定したサーチ・
ワードを検索するものである。検索されたワードは記憶
手段のアドレスと共に最−に1行に、またそのアドレス
に続く所定数のワードが第2行以下にステート・テーブ
ルとして表示された。しかし、上述の如くステート表示
モードの場合、記憶手段に記憶された全データを表示で
きないため、この全データに含まれるサーチ・ワードの
総数、並びにこの総数及び表示手段モードにおいて検索
機能を利用できないと所定のワードにおける複数チャン
ネルのロジック信号のタイミング測定が不便であった□
・。
Conventional logic analyzers have various functions, one of which is a search function (search mode). This function is especially used in the state display mode, and searches the data stored in the storage means by searching and
It searches for words. The searched word was displayed on the first line along with the address of the storage means, and a predetermined number of words following that address were displayed on the second and subsequent lines as a state table. However, as mentioned above, in the state display mode, it is not possible to display all the data stored in the storage means, so the total number of search words included in all the data, as well as this total number and the search function cannot be used in the display means mode. It was inconvenient to measure the timing of multiple channels of logic signals in a given word□
・.

従来のロジック・アナライザの他の機能としてグリッチ
(ひげ状の巾の狭いパルス信号であり、ロジック回路の
動作に悪影響を及ぼす)の検出がある。人力ロジック信
号を記憶手段に記憶する際のクロック周波数を高くすれ
ばグリッチを検出できるが、記憶手段の特性等によりク
ロックの最高周波数には制限があるため、一般にはラッ
チ回路等のロジック回路で構成されたグリッチ検出器に
よりグリッチを検出していた。検出されたグリッチはタ
イミング表示モードにおいて1ビツト「1]のパルスと
して表示していた(グリッチの表示は輝変変調される場
合もある)。しかし、記憶手段に記憶された全データに
含まれるグリッチの総数、並びにこの総数及び表示手段
に表示されているグリッチの関係が不明のため、測定が
不便であった。
Another function of conventional logic analyzers is the detection of glitches (narrow whisker-like pulse signals that adversely affect the operation of logic circuits). Glitches can be detected by increasing the clock frequency when storing human logic signals in the storage means, but there is a limit to the maximum frequency of the clock due to the characteristics of the storage means, so it is generally configured with logic circuits such as latch circuits. The glitch was detected by a glitch detector. The detected glitch was displayed as a 1-bit "1" pulse in the timing display mode (the glitch display may be luminance modulated). However, the glitch contained in all the data stored in the storage means The measurement was inconvenient because the total number and the relationship between this total number and the glitch displayed on the display means were unknown.

示されないため、表示されたデータがグリッチを含まな
い完全なデータか否か判断できなかった。
It was not possible to determine whether the displayed data was complete data without glitches.

本発明のロジック・アナライザによれば、人力手段によ
り検索子゛るワード及びグリッチ等の現象を入力し、処
理手段が記憶手段に記憶されたデータから検索する現象
の総数を計数する。更にこの処理手段はカーソル制御手
段により制御されたカーソル位置と現象の総数との関係
を求め、表示手段に表示する。
According to the logic analyzer of the present invention, search words and phenomena such as glitches are entered by manual means, and the processing means counts the total number of phenomena to be searched from data stored in the storage means. Furthermore, this processing means determines the relationship between the cursor position controlled by the cursor control means and the total number of phenomena, and displays it on the display means.

従って本発明の目的の1つは上述した従来技術の欠点を
改善したロジック・アナライザの提供にある。
Accordingly, one of the objects of the present invention is to provide a logic analyzer which improves the drawbacks of the prior art mentioned above.

本発明の他の目的は記憶した入力ロジック信号に含まれ
る所定の現象の総数と表示手段におけるカーソル位置と
の関係が得られるロジック・アナライザの提供にある。
Another object of the present invention is to provide a logic analyzer that can obtain the relationship between the total number of predetermined phenomena contained in stored input logic signals and the position of a cursor on a display means.

本発明の更に他の目的は記憶した人力ロジック信号に含
まれる所定のワードの総数と表示手段に本発明のその他
の目的は記憶した入力ロジック信号に含まれるグリッチ
の総数と表示手段におけるカーソル位置との関係が得ら
れるロジック・アナライザの提供にある。
Still another object of the present invention is to determine the total number of predetermined words included in a stored human input logic signal and a display means. The objective is to provide a logic analyzer that can obtain the relationship between

本発明の池の目的はタイミング表示モード及びステート
表示モードにおいて記憶した入力ロジック信号に含まれ
る所定の現象の総数とカーソル位(5) 置との関係が得られるロジック・アナライザの提供にあ
る。
It is an object of the present invention to provide a logic analyzer that can obtain the relationship between the total number of predetermined phenomena contained in input logic signals stored in the timing display mode and the state display mode and the cursor position (5).

以下、本発明の好適な実施例を添付図を参照して説明す
る。
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

第1図は本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.

プローブ10は8個のチップを有し、8チヤンネルの入
力ロジック信号を被測定回路から検出する。
The probe 10 has eight tips and detects eight channels of input logic signals from the circuit under test.

プローブ10からの8チヤンネルのロジック信号は比較
器及びグリッチ検出器12に供給され、比較器により入
力ロジック信号のレベルは第1図の各ブロックに適した
ロジック・レベル(例えばコグナイザ(所定のワードを
検出する回路)及びカウンタ等で構成されたトリが回路
16に供給される。またブロック12内のグリッチ検出
器は入力ロジック信号からグリッチを検出し、高速RA
Ma成 等で杖寺されたグリッチ用記憶回路18に供給する。ブ
ロック14,16.18はパス20(データ、アドレス
及び制御バスを含む)に接続されて(6) いる。スタート/ストップ制御回路22はバス20から
の命令により記憶回路14及び18の記憶動作を開始さ
せ、この記憶動作をトリガ回路16からの出力に応じて
停止させる。中央処理装置(CPU)24は例えば市販
のZ80A型マイクロプロセツサであり、処理手段とし
て動作する。読出し専用メモリ(ROM)26はCPU
24のデータ処理内容を記憶するファームウェア用の記
憶回路であり、記憶手段であるRAM28はCPU24
の一時記憶回路として動作すると共に表示RA、 M領
域も含んでいる。これらROM26及びRモードにおけ
る検索する現象の入力、及びその他の側副及び入力に用
いられ、バス20に接続される。よってキーボード30
は入力手段及びカーソル制御手段として動作する。表示
□制御回路32はバス20に接続されRAM28の表示
RAM領域のデータに基づいて、輝度信号、水平及び垂
直走査信号を発生して、表示手段であるラスク走査型C
RT34t1データを表示する。クロック・パルス発生
器36はバス20からの命令(1応じた周波数のクロッ
ク・パルスをブロック1.4,16.18等に供給する
。尚、ブロック24,26,28゜30のクロック周波
数は例えば4MHz (CP U 24がZ80Aの場
合)で固定である。
The eight channels of logic signals from the probe 10 are fed to a comparator and glitch detector 12, which adjusts the level of the input logic signal to the logic level appropriate for each block in FIG. A circuit 16 is supplied with a circuit 16 consisting of a glitch detection circuit), a counter, etc. A glitch detector in block 12 detects glitches from the input logic signal and
The signal is supplied to the glitch memory circuit 18, which is stored in a master circuit. Blocks 14, 16, 18 are connected (6) to path 20 (including data, address and control buses). The start/stop control circuit 22 starts the storage operation of the storage circuits 14 and 18 in response to a command from the bus 20, and stops this storage operation in response to an output from the trigger circuit 16. The central processing unit (CPU) 24 is, for example, a commercially available Z80A type microprocessor, and operates as a processing means. The read-only memory (ROM) 26 is the CPU
The RAM 28 is a memory circuit for firmware that stores the data processing contents of the CPU 24.
It operates as a temporary storage circuit and also includes display areas RA and M. It is used for inputting phenomena to be searched in the ROM 26 and R mode, and for other collaterals and inputs, and is connected to the bus 20. Therefore keyboard 30
operates as input means and cursor control means. The display □ control circuit 32 is connected to the bus 20 and generates a luminance signal, horizontal and vertical scanning signals based on the data in the display RAM area of the RAM 28, and outputs a rask scanning type C which is a display means.
Display RT34t1 data. The clock pulse generator 36 supplies clock pulses with a frequency corresponding to the command (1) from the bus 20 to the blocks 1, 4, 16, 18, etc. The clock frequency of the blocks 24, 26, 28, 30, etc. It is fixed at 4 MHz (when the CPU 24 is Z80A).

人力ロジック波形を記憶する場合、まずキーボード30
によりクロック周波数、トリが・ワード、及びトリガ遅
延クロック数の設定を行なう。これら設定データはバス
20及びCPU24を介してRAM28の第1領域に記
憶される(RAM28る。次にキーボード30から書込
み開始(スタート)命令がバス20及びCPU24を介
してスタート/ストップ制御回路22に供給されると、
この回路22はデー多用記憶回路14及びグリッチ用記
憶回路18を書込みモードとし、書込み動作を開始させ
る。上述の如くプローブ10からの人力ロジック信号の
うちデータ成分及びグリッチ成分はブロック12を介し
て夫々記憶回路14及び18の異なるアドレスに順次記
憶される。尚、記憶回路14及び】8のアドレスはアド
レス発生器(図示せず)からのアドレス信号により指定
される。記憶回路14及び18のアドレスは各クロック
・パルス毎に互いに対応していることに留意されたい。
When storing a human logic waveform, first use the keyboard 30
Set the clock frequency, trigger word, and trigger delay clock number. These setting data are stored in a first area of the RAM 28 via the bus 20 and the CPU 24 (RAM 28). Next, a write start command from the keyboard 30 is sent to the start/stop control circuit 22 via the bus 20 and the CPU 24. Once supplied,
This circuit 22 puts the data-intensive storage circuit 14 and the glitch storage circuit 18 into write mode and starts a write operation. As mentioned above, the data component and glitch component of the human logic signal from probe 10 are sequentially stored via block 12 at different addresses in storage circuits 14 and 18, respectively. Note that the addresses of the memory circuits 14 and ]8 are designated by address signals from an address generator (not shown). Note that the addresses of storage circuits 14 and 18 correspond to each other on each clock pulse.

上述の如<トリガ回路16内のワード・リコグナイザが
入力ロジック信号のデータ成分からトリが・ワードを検
出後、カウンタが設定クロック数だけ計数すると、出力
信号を発生する。この出力信号に応じて、スタート/ス
トップ制御回、路22は記憶回路14及び18の書込み
動作を停’;’iJ:させる。よって被測定ロジック信
号の記憶回路14及び18への記憶が完了する。
As described above, after the word recognizer in the trigger circuit 16 detects a tri-word from the data component of the input logic signal and the counter counts a set number of clocks, an output signal is generated. In response to this output signal, start/stop control circuit 22 halts the write operation of storage circuits 14 and 18. Therefore, storage of the logic signal under test into the storage circuits 14 and 18 is completed.

キーボード30から表示命令が入力されると、CPU2
4はROM28のファームウェアに基づき、記憶回路1
4及び18の記憶内容をRAM28の第2及び第3領域
に夫々転送する。更にキーボード30により表示モード
(タイミングまたはステート表示モード)の選択、及び
表示領域の選択(9) (記憶した被測定ロジック信号のどの部分を表示及びC
PU24を介して記憶される。以下、選択された表示モ
ードをタイミング表示モードと仮定する。ROM26の
ファームウェアに基づき、CPU24は選択された表示
領域に対応するRAM28の第2領域のデータ情報をロ
ジック波形のフォント情報に変換すると共に、第3領域
のグリッチ情報をアトリビュート情報に変換して、これ
らフォント及びアトリビュート情報をRAM28のン及
び文字記号の形状を記憶したROM、このROMのパラ
ノル出力をシリアル信号(二変換してZ軸(輝度)信号
にするシフト・レジスタ、垂直及続出してCRT34に
ロジック波形を第3図に示す如く表示する。尚第3図に
おいて、左側に表示(10) された「AO」乃至「A7」は各ロジック信号のチャン
ネル番号を示し、プローブ10の各チップに対応する。
When a display command is input from the keyboard 30, the CPU 2
4 is based on the firmware of ROM28, and memory circuit 1
4 and 18 are transferred to the second and third areas of the RAM 28, respectively. Furthermore, the keyboard 30 is used to select the display mode (timing or state display mode) and the display area (9) (which part of the memorized logic signal under test should be displayed and
It is stored via PU24. Hereinafter, it is assumed that the selected display mode is the timing display mode. Based on the firmware in the ROM 26, the CPU 24 converts the data information in the second area of the RAM 28 corresponding to the selected display area into logic waveform font information, and converts the glitch information in the third area into attribute information. A ROM that stores font and attribute information in the RAM 28 and the shapes of characters and symbols, a shift register that converts the paranol output of this ROM into a serial signal (2, converts it into a Z-axis (luminance) signal, and vertically outputs it to the CRT 34) The logic waveform is displayed as shown in Figure 3. In Figure 3, "AO" to "A7" displayed on the left side (10) indicate the channel number of each logic signal, and correspond to each tip of the probe 10. do.

これらチャンネル番号はROM26のファームウェアに
基づき」二連のロジック波形と同様な方法で表示される
。また図において枠で囲まれている表示は白黒の反転を
意味し、これはRA、M2Sの表示RAM領域に記憶さ
れたアトリビーート情報により制御される。第3図の表
示において右上の斜線及び白色部分から成る棒状表示は
、その捧全体の横方向の長さが、記憶した被測定ロジッ
ク信号全体(RAM28の第2及び第3領域信号全体と
表示の関係が判断できる。この棒状表示は特開昭56−
24579に開示した方法により表示される。    
    :、。
These channel numbers are displayed in a manner similar to a series of logic waveforms based on the firmware in ROM 26. Furthermore, the display surrounded by a frame in the figure means inversion of black and white, and this is controlled by the attribute beat information stored in the display RAM areas of the RA and M2S. In the display of FIG. 3, the bar-shaped display consisting of the diagonal line and the white part in the upper right corner has a horizontal length that is equal to the entire stored logic signal under test (the entire second and third area signals of the RAM 28 and the displayed bar-shaped display). The relationship can be determined.This bar-shaped display
Displayed by the method disclosed in No. 24579.
:,.

第3図の表示の中央部分に表示された「C」及び縦方向
の7個の黒色4角形はカーソルを示し、キーボード30
によりその位置が制御される。即ち、キーボード30に
より表示波形に対応するカーソル位置のアドレスが決定
すると、カーソル位ムウェアに基づき、CPU2台はカ
ーソル位置情報に応じてRAM28の表示RAM領域の
対応するアドレスにカーソルをフォント及びアトリビュ
を −1・情報と記憶する。よって表示制御回路32が表示
RAM領域を繰返し読出すと、CRT 34にカーソル
が表示される。また第3図の表示の右側に縦方向に並ん
だl’−1e ] 1の001」はカーツの立1−り及
び立下り間隔が狭いときのカーソル・ワードの確認に有
効である。このカーソル・ワードの表示はRAM28の
ファームウェアに基づいてCPU24が以下の順序で行
なう。まずCPU24がRAM28の第1領域に記憶さ
れたカーソル位置情報によりRAM28の第2領域に記
憶されたデータ情報からカーソル位置のデータを続出す
。CPU24はこの読出されたデータの「1」及び「0
」を判別し、夫々の文字(1,θ)に対応したフォント
情報をRAM28の表示RAM領域に記憶させ、他の表
示と同様にCRT34に表示する。
The "C" displayed in the center of the display in FIG. 3 and seven black squares in the vertical direction indicate the cursor, and the keyboard 30
Its position is controlled by That is, when the address of the cursor position corresponding to the displayed waveform is determined by the keyboard 30, the two CPUs move the cursor to the corresponding address in the display RAM area of the RAM 28 and change the font and attributes based on the cursor position information. 1. Memorize information. Therefore, when the display control circuit 32 repeatedly reads out the display RAM area, a cursor is displayed on the CRT 34. Further, the "l'-1e] 1001" lined up vertically on the right side of the display in FIG. 3 is effective for confirming the cursor word when the interval between the rising and falling edges of the cursor is narrow. The display of this cursor word is performed by the CPU 24 in the following order based on the firmware in the RAM 28. First, the CPU 24 successively generates data at the cursor position from the data information stored in the second area of the RAM 28 based on the cursor position information stored in the first area of the RAM 28 . The CPU 24 reads “1” and “0” of this read data.
'', font information corresponding to each character (1, θ) is stored in the display RAM area of the RAM 28, and displayed on the CRT 34 in the same way as other displays.

ノコ−ツルをキーボード30により移動させると、RA
M28の第1領域内のカーソル位置情報が変化し、−1
−述の動作を繰返す。また、カーソル位置が表示波形の
両端に移動した後も、カーソルを更に表示波形の外側に
移動するようにキーボード30的にカーソルが移動した
ことになる。例えば、カーソルが表示波形の右端に移動
した後も、カーソルを右方向に移動させるよう命令する
と、表示波形が左方向に移動し、カーソルを移動した分
だけの波形が表示の左端から消え、その分の新しい波形
が右端から現われる。この際、表示領域を示す棒状情報
の白色部分が移動する。このような動作は一般にスクロ
ール・モードと言われている。こ(13) のスクロール・モードの場合、表示領域はカーソルで決
まり、CPU24が新たに表示領域全体のロジック信号
をRAM28の第2及び第3領域から読出し、上述の表
示動作を繰返してもよい。しかし、カーソルの移動骨の
アドレスだけCPU24によりRAM28の表示RAM
領域の波形情報をシフトさせ、このシフトにより不足し
た分の波形情報(シフトした分だけシフト方向の波形情
報から消去される)をCPU24がRAM28の第2及
び第3領域から読出し、新たに表示RAM領域明する。
When the saw crane is moved using the keyboard 30, the RA
The cursor position information in the first area of M28 changes and becomes -1
-Repeat the above operations. Further, even after the cursor position has moved to both ends of the displayed waveform, the cursor has been moved on the keyboard 30 so as to move the cursor further to the outside of the displayed waveform. For example, if you command the cursor to move to the right after the cursor has moved to the right edge of the displayed waveform, the displayed waveform will move to the left, and the waveform corresponding to the amount of the cursor movement will disappear from the left edge of the display. A new waveform for minutes appears from the right edge. At this time, the white part of the bar-shaped information indicating the display area moves. Such operation is generally referred to as scroll mode. In the scroll mode (13), the display area is determined by the cursor, and the CPU 24 may newly read logic signals for the entire display area from the second and third areas of the RAM 28, and repeat the above-described display operation. However, only the address of the bone to which the cursor is moved is displayed by the CPU 24 in the RAM 28.
The CPU 24 shifts the waveform information of the area, reads out the missing waveform information due to this shift (the shifted amount is deleted from the waveform information in the shift direction) from the second and third areas of the RAM 28, and newly displays the waveform information in the RAM 28. Clarify the area.

キーボード30により検索モードが選択されると、CP
U24はROM26のファームウェアにより、表示RA
M領域を介して表示の左」二にI 5RCHj (5e
archの簡略化で検索を意味する)を表示する。検索
する現象がワードの場合は1’−8RCI(Jの下に[
WD J (wordの簡略化)が同様に表示される。
When the search mode is selected using the keyboard 30, the CP
U24 uses the firmware in ROM26 to display RA
I 5RCHj (5e
simplification of arch means search). If the phenomenon to be searched is a word, 1'-8RCI (under J
WD J (word simplification) is also displayed.

次に検索するワード、即ちサーチ・ワードをキーボード
30からバス20及び(14) CPU24を介して人力し、RAM28の第1領域に記
憶する。このサーチ・ワードは本実施例では[]011
eOeJであり、CP U 24により文字情報(フォ
ント及びアトリビュート情報)に変換され、表示RAM
領域に記憶され第3図に示す如く表示する。CPU24
はRAM28の第1領域に記憶されたサーチ・ワードと
第2領域に記憶されたデータ情報とを比較し、第2領域
内のサーチ・ワードの総数を計数し、その結果をRAM
28の第1領域に記憶する。本実施例はその総数>! 
200個であり、CPU24により文字情報にトリ・C )’、′凌換され表示RA、M領域に記憶され、CRT
34にr2oeJと表示される。またCPU24はRA
M28の第1領域内のカーソル位置情報にを基にして、
カーソル位置のアドレス以前に第2領域に含まれるサー
チ・ワードの数を計数する。第3図の実施例においては
、カーソル以前に113個のサーチ・ワードがあり、カ
ーソルの後に114個目のサーチ・ワードがある。この
場合CPU24は、カーソル以前に113個目のサーチ
・ワードがあることを表示するため「←113」の対応
する文字情報を表示RAM領域に記憶する。キーボード
30によりカーソルを右方向に順次移動させ、カーソル
位置が114個目のサーチ・ワードに対応すると、CR
T34には第4図の如き表示が行なわれる。即ちrsR
cH=114/2e(II)Jなる表示により、カーソ
ル位置がサーチ・ワード200個中の114番目である
ことが判る。表示から矢印がなくなったのは、CPU2
4が、カーソル位、置までのサーチ・ワードを計数し、
カーソル位置は表示RAM領域に記憶されたカーソル・
ワードの文字情報のアトリビュートを変更し、カーソル
・ワード表示の白黒反転を行なう。これら検索機能はR
OM26のファームウェアにより制御されでいる。  
   ・ よって、記憶手段に記憶されたロジック信号のサーチ・
ワードの総数とカーソル位置との関係が得られ、ロジッ
ク信号の測定が非常に便利となる。
Next, a word to be searched, ie, a search word, is input manually from the keyboard 30 via the bus 20 and (14) CPU 24, and is stored in the first area of the RAM 28. In this example, this search word is []011
eOeJ, is converted into character information (font and attribute information) by the CPU 24, and is stored in the display RAM.
The data is stored in the area and displayed as shown in FIG. CPU24
compares the search word stored in the first area of the RAM 28 with the data information stored in the second area, counts the total number of search words in the second area, and stores the result in the RAM 28.
28 in the first area. In this example, the total number>!
There are 200 characters, which are converted into character information by the CPU 24 and stored in the display RA and M areas, and then stored in the CRT.
34 is displayed as r2oeJ. Also, the CPU 24 is RA
Based on the cursor position information in the first area of M28,
The number of search words contained in the second area before the address of the cursor position is counted. In the example of FIG. 3, there are 113 search words before the cursor and a 114th search word after the cursor. In this case, the CPU 24 stores character information corresponding to "←113" in the display RAM area to display that there is the 113th search word before the cursor. The cursor is sequentially moved to the right using the keyboard 30, and when the cursor position corresponds to the 114th search word, CR
At T34, a display as shown in FIG. 4 is made. That is, rsR
From the display cH=114/2e(II)J, it can be seen that the cursor position is the 114th out of 200 search words. The arrow disappears from the display when CPU2
4 counts the search words up to the cursor position,
The cursor position is the cursor stored in the display RAM area.
Changes the word character information attribute and inverts the cursor/word display. These search functions are R
It is controlled by the OM26 firmware.
・Therefore, it is possible to search for logic signals stored in the storage means.
The relationship between the total number of words and the cursor position is obtained, making the measurement of logic signals very convenient.

またタイミング表示モードにおいても検索機能が適用で
き、測定が一層便利になる。尚、例えば、カーソル位置
の後(右側)にサーチ・ワードがある場合はrsRcH
−−113/2[)Jとイウ表示を行なってもよい。サ
ーチ・ワードが矢印で示される場合(カーソル・ワード
がサーチ・ワードでない場合)は、カーソルが右方向に
移動しているときは「←」の矢印で、またカーソルが左
方向に移動しているときは「−」の矢印で表示すると、
位置に来ると自動的にカーソルの移動が停止するように
すれば、自動的にサーチ・ワードの検索(自動検索モー
ド)が行なえる。尚、この自動検索モードを行なうには
、カウンタが低周波数のクロック・パルスを計数するこ
とにより、RAM28の第1領域のカーソル位置情報を
順次更新させ、CPU24はカーソル・ワードとサーチ
・ワードが一致したときにカウンタの計数を停止させれ
ば(17) よい。また次のサーチ・ワードを検索したいときは、カ
ウンタの計数動作を再開させればよい。
A search function can also be applied in timing display mode, making measurements even more convenient. For example, if the search word is after the cursor position (on the right side), rsRcH
--113/2[)J may be displayed. If the search word is indicated by an arrow (and the cursor word is not a search word), it is indicated by a "←" arrow when the cursor is moving to the right, and by a "←" arrow when the cursor is moving to the left. When the time is displayed with a “-” arrow,
If the cursor movement is automatically stopped when the cursor reaches the position, the search word can be searched automatically (automatic search mode). In order to perform this automatic search mode, the counter sequentially updates the cursor position information in the first area of the RAM 28 by counting low-frequency clock pulses, and the CPU 24 determines whether the cursor word and the search word match. It is sufficient if the counter stops counting when this happens (17). Furthermore, when it is desired to search for the next search word, the counting operation of the counter can be restarted.

第5図はタイミング表示モードにおいて検索する現象が
グリッチの場合を示すCRT34の表示例である。この
表示において、波形内の黒色の太い線がグリッチであり
、このグリッチはRAM28の$3領域のグリッチ情報
がCPU24によりアトリビュート情報に変換され、表
示RA M領域に記憶されることにより表示される。キ
ーボード30憶させ、CRT34に表示する。サーチ・
ワードの検索と同様にCPU24はRAM28の第3領
域に記憶されているグリッチの総数を計数し、また、カ
ーソル位置以前のグリッチの数も計数し、それらの値を
表示RAM領域に文字情報として記憶し、CRT34に
表示する。尚、グリッチ検索の場合、対応する同じアド
レスの複数チャンネルにグリッチが在存しても(表示の
同じ時間軸上に(18) 複数のグリッチが在存しても)、1個のグリッチとして
計数する。第5図の場合、グリッチの総数は189個で
あり、カーソル位置のグリッチ(チャンネルA4及びA
7)は13535番目る。
FIG. 5 is an example of a display on the CRT 34 when the phenomenon to be searched for in the timing display mode is a glitch. In this display, the thick black line within the waveform is a glitch, and this glitch is displayed by converting the glitch information in the $3 area of the RAM 28 into attribute information by the CPU 24 and storing it in the display RAM area. The keyboard 30 is stored and displayed on the CRT 34. search·
Similar to the word search, the CPU 24 counts the total number of glitches stored in the third area of the RAM 28, also counts the number of glitches before the cursor position, and stores these values as character information in the display RAM area. and display it on the CRT34. In the case of glitch search, even if glitches exist in multiple channels with the same corresponding address (even if multiple glitches exist on the same time axis (18) in the display), they will be counted as one glitch. do. In the case of Figure 5, the total number of glitches is 189, and the glitches at the cursor position (channels A4 and A
7) is 13535th.

CPU24の動作はサーチ・ワードの場合とほぼ同じで
あるが、表示の右端のカーソル・ワードの内、グリッチ
を含むチャンネルのデータのみが白黒反転されている(
枠で囲まれている)点が異なる。しかし、全テヤンイ・
ルのデータを白黒反転しる現象がワードの場合のCRT
34の表示例である。第3及び第4図を参照して説明し
た動作と異なる点は、ロジック信号が「l」及び[Jの
文字のみで表示されることである。このため、キーボー
ド30で指定された表示領域のデータがCPU24によ
り文字情報に変換されて表示I<A M領域に記憶され
る。また第6図の表示において、3行目のAO乃至A7
は各チャンネル番号を表わし、それら番号の下の表示が
夫々のチャンネルのデータである。表示の左側に縦方向
に並んだ[,1゜2・・・・11,1.2JはRAM2
8の第2領域のアドレス番号である。これらチャンネル
番号及びアドレス番号はROM26のファームウェアに
より表示される。アドレス番号「8」に表示された3本
の横棒はキーボード30により制御されるカーソルであ
る。よって、左」−の表示[5RCH−12/20LJ
はサーチ・ワードの総数が200個で、アドレス8のカ
ーソル位置以前(」一方)に2番目モードのときと同じ
である。もし、表示がrsRcH−↓ 3/20θ」の
場合は、カーソル位置以降(下方)に3番目のサーチ・
ワードがあることを示している。アドレス2及び5のデ
ータはサーチ・ワードであるので白黒反転されている。
The operation of the CPU 24 is almost the same as in the case of search words, but among the cursor words at the far right of the display, only the data of the channel containing the glitch is inverted (black and white).
The points (encircled by a frame) are different. However, all Taeyang Lee
CRT when the phenomenon of reversing the black and white data of the file is word
34 is a display example. The difference from the operation described with reference to FIGS. 3 and 4 is that logic signals are represented only by the letters "l" and [J. Therefore, the data in the display area specified by the keyboard 30 is converted into character information by the CPU 24 and stored in the display I<AM area. In addition, in the display of FIG. 6, AO to A7 in the third line
represents each channel number, and the display below these numbers is the data of each channel. [,1゜2...11,1.2J, which are arranged vertically on the left side of the display, are RAM2
This is the address number of the second area of 8. These channel numbers and address numbers are displayed by the firmware in the ROM 26. The three horizontal bars displayed at address number “8” are cursors controlled by the keyboard 30. Therefore, the display [5RCH-12/20LJ
The total number of search words is 200, which is the same as in the second mode before the cursor position at address 8 (on the other hand). If the display is "rsRcH-↓ 3/20θ", there is a third search after the cursor position (downward).
It shows that there is a word. Since the data at addresses 2 and 5 are search words, black and white are inverted.

これはCP U 24がRAM28の第2領域のデータ
とサーチ・ワードとを比較する際に、一致したアドレ 
  1スに対応する文字情報のアトリビュートを制御す
ることにより行なう。
This means that when the CPU 24 compares the data in the second area of the RAM 28 with the search word, it finds a matching address.
This is done by controlling the attributes of character information corresponding to one space.

第7図はステート表示モードにおいて、検索する現象が
グリッチの場合のCRT34の表示例である。検索モー
ドに関する動作は第5図に関連した動作とほぼ同じであ
り、またステート表示に関する動作は第6図に関連した
動作とほぼ同じであるので詳細な説明は省略する。第7
図の表示は、グリッチの総数が124個であり、アドレ
ス104のカーソル位置が73番目のグリッチであり、
白黒反転されたデータにグリッチが含まれているこが表
示されないので、グリッチを含むデータを白黒反転する
ことは有効である。グリッチを含むアドレスの全データ
を白黒反転して表示してもよい。
FIG. 7 shows an example of a display on the CRT 34 in the state display mode when the phenomenon to be searched for is a glitch. The operation related to the search mode is almost the same as the operation related to FIG. 5, and the operation related to the state display is almost the same as the operation related to FIG. 6, so a detailed explanation will be omitted. 7th
The display in the figure shows that the total number of glitches is 124, and the cursor position at address 104 is the 73rd glitch.
It is effective to invert data containing glitches since the black and white inverted data does not display glitches. All data of an address including a glitch may be displayed in reverse black and white.

第8図はステート表示モードにおいて、検索する現象が
グリッチの場合のCRT 34の他の表示例である。こ
の表示においてはデータが16進法で表示されている点
を除けば、第7図とほぼ同様である。ROM26のファ
ームウェアに基づき、CP U 24はRAM28の第
2領域に記憶された(21) データを0.1,2.3チヤンネルと、4,5゜6.7
テヤンネルの2組に分け、16進法に変換している。表
示3行目の「■」」は16進法(Hexadecima
l )表示であることを示している。
FIG. 8 shows another display example of the CRT 34 in the state display mode when the phenomenon to be searched for is a glitch. This display is almost the same as FIG. 7 except that the data is displayed in hexadecimal notation. Based on the firmware in the ROM 26, the CPU 24 divides the data (21) stored in the second area of the RAM 28 into channels of 0.1, 2.3, and 4.5°6.7.
It is divided into two sets of Tejannels and converted to hexadecimal. "■" on the third line of the display is in hexadecimal notation.
l) Indicates that it is a display.

上述の如く、本発明のロジック・アナライザによれば、
記憶手段に記憶された入力ロジック信号に含まれる所定
の現象(サーチ・ワード、グリッチ)の総数と、表示手
段におけるカーソル位置との関係が得られるので、検索
機能を有効に利用で゛きる。また、タイミング表示モー
ドにおいても検索機能が利用できるので、測定が一層便
利になる。
As mentioned above, according to the logic analyzer of the present invention,
Since the relationship between the total number of predetermined phenomena (search words, glitches) included in the input logic signals stored in the storage means and the cursor position on the display means can be obtained, the search function can be used effectively. Additionally, a search function can be used even in timing display mode, making measurements even more convenient.

尚、」二連は本発明の好適な実施例についてのみ説明し
たが、当業者には本発明の要旨を逸脱することなく種々
の変形変更が可能なことが理解されよう。例えば、第3
及び第4図に関連して説明した自動検索機能及びスクロ
ール・モードは第5乃至第8図の動作においても利用で
きる。また所定の現象を検出した場合は、白黒反転の他
に輝度変調、下線を引く等の表示制御方法が利用できる
Although only the preferred embodiments of the present invention have been described, those skilled in the art will understand that various modifications and changes can be made without departing from the spirit of the present invention. For example, the third
The automatic search function and scrolling mode described in connection with FIGS. 4 and 4 can also be utilized in the operations of FIGS. Furthermore, when a predetermined phenomenon is detected, display control methods such as brightness modulation and underlining can be used in addition to black and white inversion.

(22)(22)

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のロジック・アナライザの好適な一実施
例のブロック図、第2図は第1図の記憶手段28の記憶
内容を示す図、第3乃至第8図は第1図の表示手段34
の表示を示す図である。 24:処理手段 28:記憶手段 30:入力及びカーソル制御手段 34:表示手段 特許出願人二ソニー・テクトロニクス株式会社(23)
FIG. 1 is a block diagram of a preferred embodiment of the logic analyzer of the present invention, FIG. 2 is a diagram showing the storage contents of the storage means 28 of FIG. 1, and FIGS. 3 to 8 are representations of FIG. 1. Means 34
FIG. 24: Processing means 28: Storage means 30: Input and cursor control means 34: Display means Patent applicant 2 Sony Tektronix Corporation (23)

Claims (1)

【特許請求の範囲】[Claims] 入力ロジック信号を記憶手段に記憶し、該記憶手段に記
憶されたロジック信号を表示手段(−表示するロジック
・アナライザ(二おいて、検索する現象を入力すると入
力手段と、上記記憶手段(−記憶されたロジック信号か
ら上記現象の総数を計数する処理手段と、上記表示手段
のカーソル位置を制御するカーソル制御手段とを具え、
上記処理手段は上記総数と上記カーソル位置の関係を求
めることを特徴とするロジック・アナライザ。
The input logic signal is stored in the storage means, and the logic signal stored in the storage means is displayed on the display means (-). processing means for counting the total number of the phenomena from the generated logic signal, and cursor control means for controlling the cursor position of the display means,
A logic analyzer characterized in that the processing means determines the relationship between the total number and the cursor position.
JP21411581A 1981-12-28 1981-12-28 Logic analyzer Granted JPS58113863A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP21411581A JPS58113863A (en) 1981-12-28 1981-12-28 Logic analyzer
GB08236743A GB2114306B (en) 1981-12-28 1982-12-24 Logic analyser
FR8222195A FR2519147B1 (en) 1981-12-28 1982-12-27 LOGICAL ANALYZER
DE19823248418 DE3248418A1 (en) 1981-12-28 1982-12-28 LOGICAL ANALYZER
US06/763,325 US4623984A (en) 1981-12-28 1985-08-07 Logic analyzer having search and comparison capabilities

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21411581A JPS58113863A (en) 1981-12-28 1981-12-28 Logic analyzer

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP58096570A Division JPH0640110B2 (en) 1983-05-31 1983-05-31 Logic analyzer
JP9656983A Division JPS58216961A (en) 1983-05-31 1983-05-31 Logic analyser

Publications (2)

Publication Number Publication Date
JPS58113863A true JPS58113863A (en) 1983-07-06
JPH0122587B2 JPH0122587B2 (en) 1989-04-27

Family

ID=16650475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21411581A Granted JPS58113863A (en) 1981-12-28 1981-12-28 Logic analyzer

Country Status (1)

Country Link
JP (1) JPS58113863A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60166870A (en) * 1983-11-09 1985-08-30 Yokogawa Hewlett Packard Ltd Apparatus for observing logical operation
JPS63186153A (en) * 1987-01-27 1988-08-01 Matsushita Electric Ind Co Ltd Logic analyzer
JPH0221567U (en) * 1988-07-28 1990-02-13

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102034144B1 (en) * 2019-07-30 2019-11-08 주식회사 한포스 A Panel for retaining wall

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60166870A (en) * 1983-11-09 1985-08-30 Yokogawa Hewlett Packard Ltd Apparatus for observing logical operation
JPS63186153A (en) * 1987-01-27 1988-08-01 Matsushita Electric Ind Co Ltd Logic analyzer
JPH0221567U (en) * 1988-07-28 1990-02-13

Also Published As

Publication number Publication date
JPH0122587B2 (en) 1989-04-27

Similar Documents

Publication Publication Date Title
US4623984A (en) Logic analyzer having search and comparison capabilities
US4297680A (en) Analog waveform digitizer
GB2111692A (en) Apparatus for displaying logic signals
US4608652A (en) Method of displaying a logic signal
JPS63253263A (en) Cursor display method
JPS58113863A (en) Logic analyzer
EP0123381B1 (en) Logic waveform display apparatus
JPS58216961A (en) Logic analyser
JPH0136907B2 (en)
JPS58216962A (en) Logic analyser
JPS6322548B2 (en)
JP2877075B2 (en) Instrument control device and method
JPH0132952B2 (en)
JPS63295970A (en) Logic analyzer
JPS6093339A (en) Electrophoretic device
KR100329942B1 (en) Circuit for controlling character display
JP2531437B2 (en) Video signal inspection equipment
JP2987953B2 (en) Waveform observation device
JPH03202783A (en) Logic analyzer
KR940007821B1 (en) Double size character display apparatus
JPS6342751B2 (en)
JPS5840707Y2 (en) television pattern signal generator
JPS6378447A (en) Electron beam device
JPH0135303B2 (en)
JPS641744B2 (en)