KR940007821B1 - Double size character display apparatus - Google Patents

Double size character display apparatus Download PDF

Info

Publication number
KR940007821B1
KR940007821B1 KR1019880014154A KR880014154A KR940007821B1 KR 940007821 B1 KR940007821 B1 KR 940007821B1 KR 1019880014154 A KR1019880014154 A KR 1019880014154A KR 880014154 A KR880014154 A KR 880014154A KR 940007821 B1 KR940007821 B1 KR 940007821B1
Authority
KR
South Korea
Prior art keywords
cursor
double
address
character
width
Prior art date
Application number
KR1019880014154A
Other languages
Korean (ko)
Other versions
KR900006848A (en
Inventor
이원조
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR1019880014154A priority Critical patent/KR940007821B1/en
Publication of KR900006848A publication Critical patent/KR900006848A/en
Application granted granted Critical
Publication of KR940007821B1 publication Critical patent/KR940007821B1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes

Abstract

The double width character displaying method comprises the steps of: recording an address, a cursor +1 address, distribution data and character data in a cursor register, a pointer register, a distribution bidirection latch and a character bidirection latch, respectively, and checking whether a double width bit of the distribution data is set or reset; if it is set, recording a code to a point address from a cursor address in a cathode- ray tube controller; and if it is reset, recording a cursor address code in the cathode-ray tube controller, thereby simultaneously displaying a double width character and a basic width character in the same column.

Description

2배폭 문자 표시방법How to display double width characters

제 1 도는 본 발명의 2배폭 문자 표시방법에 의한 표시장치의 개략 구성도.1 is a schematic configuration diagram of a display device according to the double-width character display method of the present invention.

제 2 도는 본 발명의 2배폭 문자 표시방법을 나타낸 플로우챠트.2 is a flowchart showing a double character display method of the present invention.

제 3 도의 a는 종래 2배폭 문자 표시장치 구성도, b는 종래 2배폭 표시방법의 플로우챠트.3 is a configuration diagram of a conventional double width character display device, and b is a flowchart of a conventional double width display method.

본 발명은 컴퓨터에서 음극선관에 표시되는 기본문자를 2배의 폭으로 표시하기 위한 방법에 관한 것으로서 특히, 동일열에서 기본폭 문자와 2배폭 문자를 동시에 표시하기 위한 2배폭 문자 표시방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for displaying a basic character displayed on a cathode ray tube at twice the width in a computer, and more particularly, to a method for displaying a double width character for simultaneously displaying a basic width character and a double width character in the same column. .

종래에는 제 3 도의 a, b에 도시된 바와같이 주처리(31)는 2배폭으로 표시하고 싶은 문자열의 어드레스를 스크린 시작 레지스터(32)에 문자열의 어드레스와 2배폭 정보로서 기록한다.Conventionally, as shown in Figs. A and b in Fig. 3, the main processing 31 writes the address of the character string to be displayed at twice the width as the address of the character string and the double-width information in the screen start register 32.

음극선관 제어기(33)는 문자열의 어드레스를 출력하면서 2배폭 핀을 블랭크 신호의 후단변에 어서트(ASSERT)한다.The cathode ray tube controller 33 asserts the double pin to the rear end of the blank signal while outputting the address of the character string.

이 블랭크 신호의 2배폭 핀의 어서트를 가지고 플립플롭(34)은 출력을 계속 어서트하여 아트리뷰트(분배)발생기(35)에서 2배폭 작동을 지속하게 되는데 플립플롭 (34)의 클록을 블랭크 신호로 사용하고 있어, 전체열이 2배폭 열이 되므로 기본폭 문자를 2배폭 문자와 동일열에서 같이 쓸수 없게 되는 단점이 있다.With the assertion of the double pin of this blank signal, the flip-flop 34 continues to assert the output to continue double-duplex operation in the attribute generator 35, which blanks the clock of the flip-flop 34. Since it is used as a signal, the entire string becomes a double-width column, so that the basic width character cannot be used in the same column as the double-width character.

본 발명은 이러한 종래의 단점을 해결하기 위하여 블랭크 신호로 사용되는 클록이 인가되는 플립플롭을 제거하고 ROM에 프로그램을 기억시켜 동일열에서 기본폭 문자와 2배폭 문자를 동시에 표시할수 있는 2배폭 문자 표시방법을 제공하는 것을 목적으로 하며, 이하 첨부된 도면을 참조하면서 본 발명을 더욱 상세히 설명하면 다음과 같다.The present invention eliminates the flip-flop to which the clock used as a blank signal is applied to solve the conventional disadvantage, and stores the program in the ROM to display the double-width character that can simultaneously display the basic width character and the double-width character in the same column. It is an object of the present invention to provide a method, and the present invention will be described in more detail below with reference to the accompanying drawings.

제 1 도를 참조하면 본 발명에 의한 장치는 음극선관 제어기(1), 2배폭 분배 RAM(2), 문자 RAM(3), 문자 쌍방향 랫치(4), 분배 쌍방향 랫치(5), 분배발생기(6), 문자발생기(7) 및 표시부(8)를 포함하는 구성으로서 이와같이 구성된 장치에 의하여 수행되는 본 발명의 2배폭 문자 표시방법은 제 2 도에서와 같이, 데이타를 기록하고자 하는 어드레스, 커서 +1 에드레스, 분배데이타, 문자 데이터들을 각각 커서 레지스터, 포인터 레지스터, 분배 쌍방향 랫치(5), 문자 쌍방향 랫치(4)에 기록한후 분배데이타의 2배폭 비트의 세트/ 리세트 여부를 판별하는 제 1 과정과, 판별결과 분배 데이타의 2배폭 비트가 세트된 경우에는 음극선관 제어기(1)에 커서 어드레스로부터 포인터 어드레스로의 코드를 기록하고 커서 이동후 리턴하는 제 2 과정과, 상기 판별결과 분배데이타의 2배폭 비트가 리세트된 경우에는 음극선관 제어기(1)에 커서 어드레스 코드를 기록하고 커서 이동후 리턴하는 제 3 과정으로 이루어진 것이다.Referring to FIG. 1, the apparatus according to the present invention includes a cathode ray tube controller 1, a double width distribution RAM 2, a character RAM 3, a character bidirectional latch 4, a distribution bidirectional latch 5, and a distribution generator ( 6), the configuration including the character generator 7 and the display portion 8, and the double width character display method of the present invention performed by the apparatus configured as described above, as shown in FIG. The first address for determining whether to set / reset double-width bits of the distribution data after writing one address, distribution data, and character data into the cursor register, the pointer register, the distribution bidirectional latch 5, and the character bidirectional latch 4, respectively. And a second process of writing the code from the cursor address to the pointer address in the cathode ray tube controller 1 and returning it after moving the cursor if the double-width bits of the discrimination result distribution data are set, and 2 of the discrimination result distribution data. If the bit width of the reset has been made by a third step of recording the address code cursor on a cathode ray tube controller (1), and after moving the cursor returns.

이러한 본 발명의 작용효과는 중앙처리기는 2배폭을 하고 싶은 위치에서는 분배 RAM(2)의 2배 비트를 세트하고, 2배폭을 없애고 싶은 위치에서는 분배 RAM(2)의 2배 비트를 리세트한다. 음극선관 제어기(1)는 현위치의 표시 어드레스를 출력하고, 이 어드레스 버스는 문자 RAM(3)과 분배 RAM(2)의 어드레스에 연결되어 있어 2배폭 위치에서는 (분배 RAM(2)의 2배 비트가 세트된 위치) 분배 RAM(2)의 2배폭 비트가 분배발생기(6)에 출력되어 2배폭 문자가 기록(표시)되며, 분배 RAM(2)의 2배 비트가 리세트된 경우에는 기본폭 문자가 기록(표시)된다.The effect of the present invention is that the central processor sets twice the bits of the distribution RAM 2 at the position where it is desired to double, and resets the twice the bits of the distribution RAM 2 at the position where it is desired to eliminate the double width. . The cathode ray tube controller 1 outputs the display address of the current position, and this address bus is connected to the addresses of the character RAM 3 and the distribution RAM 2 so that in the double width position (double the distribution RAM 2) Where the bit is set) The double-width bits of the distribution RAM 2 are output to the distribution generator 6 so that the double-width characters are written (indicated), and if the double-bits of the distribution RAM 2 are reset, Width characters are recorded (displayed).

이상에서 설명된 바와같이 본 발명 장치에 의하면 동일열에서 2배폭 문자 및 기본폭 문자를 같이 기록(표시)할수 있고, 단일폭 및 2배 높이 문자열, 2배폭과 2배 높이열을 기록(표시)할수 있다.As described above, according to the apparatus of the present invention, it is possible to record (display) double-width characters and basic width characters together in the same column, and to record (display) single-width and double-height strings, double-width and double-height strings. can do.

Claims (1)

데이타를 기록하고자 하는 어드레스, 커서 +1 어드레스, 분배데이타, 문자데이타들을 각각 커서 레지스터, 포인터 레지스터, 분배 쌍방향 랫치(5), 문자 쌍방향 랫치(4)에 기록한후 분배 데이타의 2배폭 비트의 세트/리세트 여부를 판별하는 제 1 과정과, 판별결과 분배데이타의 2배폭 비트가 세트된 경우에는 음극선관 제어기(1)에 커서 어드레스로부터 포인터 어드레스로의 코드를 기록하고 커서 이동후 리턴하는 제 2 과정과, 상기 판별결과 분배데이타의 2배폭 비트가 리세트된 경우에는 음극선관제어기(1)에 커서 어드레스 코드를 기록하고 커서 이동후 리턴하는 제 3 과정으로 이루어진 2배폭 문자 표시방법.Write the address, cursor +1 address, distribution data, and character data to be recorded in the cursor register, pointer register, distributed bidirectional latch (5), and character bidirectional latch (4), respectively, and then set / double the bits of the distributed data. A first process of determining whether or not to reset, and a second process of writing a code from the cursor address to the pointer address in the cathode ray tube controller 1 and returning the cursor after the cursor is moved if the double-width bits of the discrimination result distribution data are set; And writing the cursor address code in the cathode ray tube controller (1) when the double bit of the distribution data is reset and returning the cursor after moving the cursor.
KR1019880014154A 1988-10-29 1988-10-29 Double size character display apparatus KR940007821B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880014154A KR940007821B1 (en) 1988-10-29 1988-10-29 Double size character display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880014154A KR940007821B1 (en) 1988-10-29 1988-10-29 Double size character display apparatus

Publications (2)

Publication Number Publication Date
KR900006848A KR900006848A (en) 1990-05-09
KR940007821B1 true KR940007821B1 (en) 1994-08-25

Family

ID=19278866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880014154A KR940007821B1 (en) 1988-10-29 1988-10-29 Double size character display apparatus

Country Status (1)

Country Link
KR (1) KR940007821B1 (en)

Also Published As

Publication number Publication date
KR900006848A (en) 1990-05-09

Similar Documents

Publication Publication Date Title
JPH024938B2 (en)
KR940007821B1 (en) Double size character display apparatus
JPS6145547Y2 (en)
KR960006881B1 (en) Video ram interface control circuit using designation of coordinate
JPH0310294A (en) Image display device
SU1509870A1 (en) Device for comparing numbers with tolerances
SU805825A1 (en) Device for editing information on text display screen
JPH0126073B2 (en)
JPS58189686A (en) Display presentation system for word processor
JPS61230192A (en) Atribution controller for display unit
JPS6041360B2 (en) Cursor display method
JPS6038713B2 (en) Display device control information display method
JPH01137319A (en) Handwritten character recognition/input device using automatic character frame
JPH0546137A (en) Rectangular pattern generating circuit
JPS61220024A (en) Display control system
JPS55147732A (en) Optional character input system for word processor
JPS6485764A (en) Display controller
JPH073634B2 (en) Character pattern generation method
JPS61264382A (en) Character display unit
JPS6295587A (en) Display unit
JPH0447448A (en) Word processor
JPH05100657A (en) Display control system for two-byte full-size character
JPS5995586A (en) Character display circuit
JPS60173584A (en) Bit map display controller
JPS6124665U (en) digital storage oscilloscope

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971229

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee