JPS58111547A - 回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 本発明はそれに伴う容量が・有害であるような通路を有
する回路に関する。

従来技術 功在の電子システムの中には比較的大容量の線（バス）
を選択的に駆動するようなＭＯ８回路を利用するものが
多い。応答時間を減少するだめのひとつの方法は、抵抗
を小さくすることによって駆動能力を増大するように、
すべてのＭＯ８駆動素子の物理的な大きさを増大するこ
とである。これによって壕だバスの容量が増大し、これ
によって応答時間が長くなるという望ましくない結果が
生ずる。

ＭＯ８駆動素子の大きさがバスの容量の増大に比例し、
応答時間の正味の減少は、ごくわずかになってしまった
シ、全く減少しなくなることもある。

多くの例で、種々の相互接続されたＭＯ８回路や応答時
間を減少するには、ＭＯ８駆動禦子０物理的な大きさを
増大することが望ましい。

発明の概要 本発明の一実施例は、増幅器と、増幅器の第１の入力端
子と、増幅器の出力端子の間に接続された谷を手段と、
増幅器の第１の入力端子に接続さｎた普通手段（バス、
データバス、導体）の組合せから成る。バスは一方の送
信機と他方の受信機を結合するかあるいは二つの送受信
ｍｋ結合する。バスを通って送信機から受信機に与えら
れる信号の応答時間は送信機に接続さｎた全負荷容量に
比例する。

増幅器の特性、容量手段、容量手段と全“負荷容量の比
を適切に選択することによって、送信機と受信機の間の
全容量を有利に減少することができる。これにニジ応答
時間の改善を行なうことができる。

詳細な説明 第１図を参照すれば、図には第１の送受信機Ｔ１と、第
２の送受信機Ｔ２と破腺のブロック１２で示された負性
容量発生器から成るシステム１０が示されている。負性
８ｉｔ発生器は１２とも示される。容量ＣＴＩはＴ１の
入出力端子１４ａに付随するものであシ、容ＪｉＣＴ２
はＴ２の入出力端子１４ｃに付随するものである。端子
１４ａと端子１４ｅは導通手段（バス、データバス、導
体）のバスＢによって相互に電気的に結合される。バス
Ｂはそれに付随した容量ＣＢｕｓ　ｆ有し、これは単一
のコンデンサとして図示されている。ＣＢｕｓは実際に
はＢの全長にわたって分布している。バスＢの端子１４
ｂに接続された発生器１２はＴ１とＴ２の間の全容量を
実効的に減少することによって、バスＢのＴ１とＴ２の
間で伝送される情報の応答時間を改善する。

負性容量発生器１２は増幅器Ａと、コンデンサＣＦとし
て図示された第１の容量手段と、Ａの入力容量である第
２の容量ＣＡｌｎ１と、第１および第２の抵抗Ｒ′１、
Ｒ２とから成る。

ＣＦの第１の端子はＡの第１のプラスの入力端子Ａｌｎ
１と、バスＢに沿った端子１４ｂと、コンデンサＣＡｌ
ｎ１の第１の端子とに接続された第１の端子を有してい
る。Ａ、　Ｉ　ｎ　１　（ｄ　ｉだ発生器１２の出力端
子として用いられる。ＣＦの第２の端子はＡの出力端子
１６に接続さｎている。Ｒ１の第１の端子は端子２０と
規準電圧ＶＲｅ　ｆに接続さ汎、第２の端子Ｒ２の第１
の端子とＡの第２のマイナス入力端子Ａｌｎ２と端子１
８とに接続されている。Ｒ２の第２の端子は端子１６に
接続さｎている。Ｒ２のＲ１に対する比はＡの利得を決
定する役割を持つ。増幅器の中には一定の利得を持つも
のも多く、その場合にはＲ１とＲ２は不要である。ＣＡ
ｌｎ１はＡの入力端子ＡＩ　ｎｌに付いた寄生入力容量
である。

発生器１２が動作しているときには、発生器１２の出力
端子Ａｌｎ１の等価容重は図で端子Ａｌｎ１と接地の間
に接続されたーＣのコンデンサとなる。′発生器１２は
、Ａｌｎ１の端子が入力端子としても出力端子としても
用いられ、バスＢに接続さｎた唯一の端子であるから、
単一端子の負性容量発生器であると考えることかできる
。

負性容量発生器１２が１４ｂから切断されている場合に
は、Ｔ１とＴ２の間で等価容量はＣＴＩ、ＣＦ２および
ＣＢｕｓの容量の単純な和である。Ｔ１は送信機として
動作し、Ｔ２ハ受信機として動作していると仮定すれば
、Ｔ１とＴ２の間の等価抵抗はＴ１の出力抵抗と、バス
Ｂの抵抗と、Ｔ２の入力抵抗の和となる。Ｔ１が受信機
として動作し、Ｔ２が送信機として動作していると仮定
すれば、Ｔ１とＴ２の間の等価抵抗は、Ｔ２の出力抵抗
、バスＢの抵抗、Ｔ１の入力抵抗の和となる。

これらの抵抗はＲＥｑで表わさｎるが、図にｈ示されて
いない。Ｔ１とＴ２の間で伝送される情報の応答時間を
決定するＲＣ時定数は従って（ＲＥｑ　）　（ＣＴ１＋
ＣＢｕ＋ｓ　＋　ＣＦ２　）となる。

負性容量発生器１２で、応答時間を適切に選択し、ＣＦ
とＣＡｌｎ１　　に合せて容量イ的゛を適切に選択し、
Ｒ１と８２に合せて適切な抵抗値を選択すれば、端子Ａ
ｌｎ１に現われる実効的容量を負の値とし、こｎによっ
て１４ｂに明われる全谷輩を漱少し、ＣＴ１＋ＣＢＵＳ
＋ＣＴ２の和よシ小さい埴を持つようにすることができ
る。このようにすｎば、端子１４ａと１４ｃの間の等価
答ｍ°はＣＴ１＋ＣＢｕｓ　＋　ＣＦ２の和よシ小さい
値に薦少される。これによってＲＣ時定数を（ＲＥｑ）
（ＣＴ１＋ＣＢｕｓ　＋ＣＴ２−Ｃ）に減少することが
でき、従ってバスＢを通ってＴＩとＴ２の間での情報伝
送の応答時間を改善することができる。

システム１０の実施例は組立てられ、テストされている
。ＲＥｑは１０００オームであり、ＣＴ１＋ＣＢｕｓ＋
　ＣＦ２の全容量は９１ｐＦであシ、ＣＦの容量は７０
ｐＦであシ、ＶＲｅｆ＝０ボルトであった。増幅器Ａは
ＭＳｋ８８０型の演算増幅器であり、その利得はＲ１＝
Ｒ２＝１９６オームに選択することによって２に設定さ
れた。３ｐＦのコンデンサ（図示せず）がＭＳｋ８８０
増幅器の安建化を助けるために端子１６と１８の間に接
続さｎている。上述したＲ１とＲ２の抵抗値を用いた場
合のＭＳｋ８８０の応答時間は典型的には５ナノ秒であ
る。立上シ時間の伝播遅延（入力信号の第１の論理レベ
ルから反対の論理レベルへの変化の５０係の時点から、
出力が対応する５０優の点に達するまでの時間遅れ）は
発生器１２が、バスＢの１４６に接続されていないとき
には１００ナノ秒であった。発生器１２がバスＢに接続
されると、測定さｎた立上り時間の伝播遅延は４５ナノ
秒になった。

多くの有用な場合に、増幅器の応答時間は、期待される
改善された応答時間の約２倍あるいはそｎ以上小さくな
っている。増幅器の利得は多くの有用な場合２あるいは
それ以上でるる。

Ｔ１とＴ２の間でバスＢ全通して伝送される情報の応答
時間は増、幅器Ａの利得と応答時間に比例する。一般に
Ａの利得が垢太すると、Ａの応答時間は減少しく改善さ
ｆｌ）ＴＩとＴ２の間に伝送さｎる情報の応答時間が改
署される（減少する）。一般に、バスＢの端子１４ｂの
補償前の容量負荷とＣＦの比が減少するに従って、Ｔ１
とＴ２の間で伝送さｎる情報の応答時間は改善される（
減少する）。

容爺比の典型的な範囲は０．００１から１００である。

発生器１２はＡｌｎ１で発生された負性容量がＴ１とＴ
２の間に連続的な発振を生ずることがないように設計さ
れている。

第２図を参、照すｎば、図には第１の送受信機２Ｔ１、
第２の送受信機２Ｔ２、破線の矩形２１２の中に示され
、回路２１２と呼ばれる第１の増幅器とコンデンサの組
合せ、破線の矩形２１４の中に示さｎ１回路２１４と呼
ばれる第２の増幅器とコンデンサの組合せ１制御端子２
１６と第１および第２の出力端子を有するスイッチング
素子Ｑ１、制御端子２３８と第１および第２の出力端子
を有する第２のスイッチング素子Ｑ２、コンデンサ２Ｓ
３．２Ｃ４，２Ｃ５，２Ｃ６および２Ｃ７と電気的な普
通バス１およびバス２を含むシステム２１０を示してい
る。２Ｃ３，２Ｃ４゜２Ｃ５，２Ｃ６，２Ｃ７はすべて
の素子および／あるいはこのシステムが接続さｎる端子
のバスの全容量負荷を表わしている。

システム２１０は両方向性で、その中でアナログあるい
はディジタルの情報を２Ｔ１から２Ｔ２にあるいは２Ｔ
２から２ＴＩに伝送することができる。回路２１２およ
び回路２１４１ｄｔ１幅とレベルシフト全行ない、２Ｔ
１と２Ｔ２の間の容量負荷を回路２１２および回路２１
４が使用されていない場合に比べて減少する。従って２
ＴＩと２Ｔ２の曲で伝送される信号の応答時間が改善さ
ｎる。

回路２１２はコンデンサＣＦＩとして示される容量手段
、抵抗２Ｒ１および２Ｒ２、そ扛に第１のプラス入力端
子、第２のマイナス入力端子および出力端子全有する増
幅器２ＡＩを含んでいる。第１のプラス入力端子２Ａ１
はＣＦＩの第１の端子と、２Ｔ１の入出力端子と、２Ｃ
３の第１の端子と、バス２全通して２Ｑ２（こｎはＭＯ
Ｓトランジスタとして図示されている）の第２の出力端
子と、第１のシステム端子２１６とに接続さｎている。

２ＡＩの出力端子はＣＦＩの第２の端子と、Ｑｌ（これ
はＭＯＳトランジスタとして示されている）の第１の出
力端子と、２Ｒ２の第１の端子と、２Ｃ４の第１の端子
と第２のシステム端子２１８とに接続さｎている。２Ｒ
１の第１の端子は第２の端子２Ｒ２と、第２のマイナス
入力端子２Ａ１と端子２２０とに接続されている。２Ｒ
１の第２の端子は電源ＶＲｅｆｌと端子２２２に接続さ
れている。ある種の増幅器では予め選定された利得があ
り、２Ｒ１と２Ｒ２は２ＡＩの利得を決定するために用
いられるから、これらは必ずしも必要ない。２Ａ１の第
１のプラス入力端子の寄生容量は明確には示さｎておら
ず、２Ｃ３の一部として示されている。２Ｃ３と２Ｃ４
の第２の端子は接地端子Ｇｎｄｌと端子２２４に接続さ
ｎている。

回路２１４はコンデンサＣＦ２として示さｎた容量手段
、抵抗２Ｒ３および２Ｒ４それに第１のプラス入力端子
、第２のマイナス入力端子および出力端子を有する。２
Ａ２の第１のプラス入力は２０Ｆ２の第１の端子と、２
Ｔ２の入出力端子と、２Ｃ５の第１の端子と、電気的バ
ス１全通してＱｌの第２の出力端子と、第３のシステム
端子２２８とに接続さ扛ている。２Ａ２の出力端子は２
Ｃ６の第１の端子と、２Ｑ２の第１の出力端子と、２Ｒ
４の第１の端子と、第４のシステム端子２３０とに接続
されている。２Ｒ４の第２の端子は２Ａ２の第２のマイ
ナス入力端子と、２Ｒ３の第１の端子と端子２３２とに
接続されている。２Ｒ３の第２の端子は電圧源ＶＲｅｆ
２と端子２３４ど・□に接続されている。

２　Ｃ，５と２０６の第２の端子は接地端子Ｇｎｄ２と
端子２３６とに接続されている。２Ｒ３と２Ｒ４は２Ａ
２の利得を設定するが、増幅器によっては利得は予め設
定されているので必ずしも必要はない。２Ａ２の寄生容
重は陽には示されておらず、２Ｃ５の一部として含まｎ
ている。

２ＴＩと２Ｔ２の制御（ゲート）端子は２ＴＩと２Ｔ２
のいずれか一方のみがその出力端子間で情辛隘を伝え、
他方は非導通になるように制御するような信号を与える
制御回路（図示せず）に典型的には接続されている。

この機能を実状、するためには種々の周知の回路を使用
することができる。

システム２１０は次のように動作する＝２ＴＩから２Ｔ
２に情報を伝送することが必要であったとすると、ゲー
ト端子２２６に与えられる制御信号によって、Ｑｌはオ
ン状態にバイアスされ、ゲート端子２３８に与えられる
制御信号によってＱ２はオフ状態にバイアスされる。２
ＴＩからの信号は２ＡＩ、Ｑｌ、バス１全通して伝播さ
れ、２Ｔ２から２Ａ２の第１のプラス入力端子に受信さ
れる。

回路２１２は２ＴＩから送信され、２ＡＩの第１のプラ
ス入力端子に到着した情報（信号）を増幅するように動
作する。回路２１２の動作によって、負荷容量２Ｃ３は
２ＣＦ１が使用されなかったときの値に比べて減少され
る。

回路２１４は単一端子の負性容量発生器として動作し、
これは２Ｃ５の実効的な値を、回路２１４が端子２２８
に接続されていない場合に比べて減少する。従って回路
２１４は第１図と同様にして動作する。Ｑ２はオフにバ
イアスされているので、２Ａ２の出力端子２Ａ２の情報
が伝播されることはない。

後で２Ｔ２から２Ｔに情報を送信することが必要になれ
ば、２Ｑ１はオフにバイアスされ、２Ｑ２は、オンにバ
イアスされる。回路２１４は今度は２Ａ２の第１のプラ
ス入力に与えられた信号を増幅し、レベルシフトするよ
うに動作する。これによって、２Ａ２か１丈用されるが
２ＣＦ２が使用されないときに比べて、負荷容量２Ｃ５
は減少する。回路２１２は単一端子の負性容量発生器と
して動作し、２Ｃ３の実効的な値も第１図と同様に、回
路２１２が端子２１５に接続されていない場合に比べて
減少させる。Ｑｌはオフ状態にバイアスされるので、２
Ａ１の出口端子２１８の情報は伝播されない。

Ｑｌがオンにバイアスされ、Ｑ２がオフにバイアスされ
ると、情報は２ＴＩがら２Ａ１゜Ｑｌおよびバス１を通
して送信され、２Ｔ２によって受信されるが、端子２１
６上の容量は回路２１２によって減少され、端子２２８
の容量は回路２１４によって減少される。

Ｑ２がオンにバイアスされ、Ｑｌがオフにバイアスされ
ると、情報は２Ｔ２から２Ａ２、Ｑ２およびバス２を通
して送信され、２Ｔ２によって受信されるが、端子２２
８における容量は回路２１４によって減少され、情報は
２Ａ２によって増幅および／あるいはレベルシフトされ
、端子２１６における容量は回路２１２によって減少さ
れる。端子２１６および２２８における容量性負荷の減
少によって、２Ｔ１と２Ｔ２の間で転送される情報の応
答時間が改善される。

多くの有用な場合に、増幅器２ＡＩおよび２Ａ２の応答
時間は期待される改善された応答時間の少くとも２倍で
あシ、２Ａ１および２Ａ２の利得は約２倍あるいはそれ
以上であるべきである。２Ｔ１で受信される情報の応答
時間は２ＣＦ１の２０３に対する比に比例し、２Ｔ２で
受信される情報の応答時間は２ＣＦ２の２０５に対する
比に比例する。容量のこの比が減少するにつれて、対応
する応答時間は改善（減少）される。

以上述べた実施例は本発明の一般的原理を図示するため
のものである。本発明の精神に合致する範囲内で種々の
変更を行なうことができる。例えば、スイッチング素子
Ｑ１およびＱ、２ｉｄバイポーラトランジスタ、ＪＦＥ
Ｔ８１ゲート付きダイオードスイッチあるいは種々の他
の形のスイッチでよい。増幅器１および２の利得は異な
ってよく、また応答時間も同一でなくてよい。２ＣＦＩ
と２ＣＦ２はまた２Ｃ３，２Ｃ４，２Ｃ５，２Ｃ６と同
様に異っていてもよい。さらに、２Ｔ１は単なる送信機
あるいは受信機で、これに対応して２Ｔ２は単に受信機
ンるいは送信機でよい。さらに、端子２１６および２２
８には追加の送受信機および／あるいは受信機および／
あるいは送信機を接続して艮い。さらに情報（信号）ｆ
：減衰したり、駆動されているバスのインピーダンス全
整合するために、回路２１２の出力端子２Ａ１と２Ｑ１
の第１の出力端子の間と回路２１４の出力端子２Ａ２と
２Ｑ２の第１の出力端子の間には別々の電圧分割器を挿
入してもよい。同様のイじ正を第１図の応用に対しても
行なうことができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の図であり、第２図は本
発明の他の実施例の図でるる。 〔主要部分の符号の説明〕 普通手段・・・バスＢ　バス１ 容量・・・ＣＢＵＳ 増幅器・・・Ａ、２Ａ２ 容量手段・・・ＣＦ 第１の受信機あるいは送信機・・・Ｔ１第２の受信機あ
るいは送信機・・・Ｔ２第２の普通手段・・・バス２ 第２の増幅器・・・２Ａ１ 第２の容量手段・・・ＣＦＩ 第１のスイッチング素子・・・Ｑ１ 第２のスイッチング素子・・・Ｑ２ スイッチング素子の制御端子・・・２３Ｂ、２２６第１
の送信機受信機あるいは送受信機・・・２Ｔ１第２の送
信機、受信機あるいは送受信機・・・Ｔ２ ＦＩＧ、　１ 第１頁の続き 優先権主張　＠１９８１年１２月２２日■米国（ＵＳ）
■３３３４４５ ０発　明　者　マサカズ・ジョージ アメリカ合衆国０７０６０ニュージ ャーシイ・サマーセット・ウオ ーレン・ハイマウント・アヴエ ニュー４ ２６１−

Claims (1)

1. 【特許請求の範囲】 １、　それに関連した容量を有する普通手段を含む回路
   において、 第１の入力端子と出力端子を有する増幅器と；それぞれ
   増幅器の第１の入力端子と出力端子とに接続された第１
   および第２の端子を有する容量手段とを備え、増幅器の
   第１の入力端子は導通手段に接続されており；増幅器の
   利得と容量手段の値は増幅手段と容量手段が導通手段に
   接続されていない場合より導通手段の全負荷容量を小さ
   くするように選択されていること１＊徴とす否回路。 ２、特許請求の範囲第１項に記載の回路において、 普通手段は第１の端子によってそれに付随した容量を有
   する第１の受信機あるいは送信機に接続され、さらに第
   ２の端子によってそれに付随した容量を有する第２の受
   信機あるいは送信機に接続されるようになっていること
   全特徴とする回路。 ３　特許請求の範囲第２項に記載の回路において、 増幅器の第５侍は約２あるいはそれ以上で、増幅器の応
   答時間は導体を通して伝送される情報の所望の応答時間
   の少くとも約１７２になっていることを特徴とする回路
   。 ４、特許請求の範囲第１項に記載の回路において： 第２の導通手段はそれに関連した容量を有し、 第２の導通手段に接続された第１の入力端子と出力端子
   を有する第２の増幅器と；第２の増幅器の第１の入力端
   子と出力端子とにそれぞれ接続された第１の端子と第２
   の端子とを有する第２の容量手段とを含み、 第２の増幅器の利得と第２の容量手段の値は第２の増幅
   器と第２の容量手段が第２の導通手段に接続されていな
   い場合より、第２の導通手段の全負荷容鴬ヲ小さくする
   ように選択されておシ、 増幅器の出力端子は第２の普通手段に接続されており、
   第２の増幅器の出力端子は普通手段に接続されている ことを特徴とする回路。 ５、特許請求の範囲第４項に記載の回路において、 第２の増幅器の出力端子は第１のスイッチング素子を経
   由して第１の導通手段に接続されており、増幅器の出力
   端子は第２のスイッチング素子を経由して第２の導通手
   段に接続されておシ１ ．１ニ スイッチング素子の制御端子は与えられた時点で本質的
   に唯一のスイッチング素子を導通させるように接続され
   ている ことを特徴とする回路。 ６、特許請求の範囲第５項に記載の回路において、 第２の導通手段と第２の増幅器のｇｌの入力端子は第１
   の送信機、受信機あるいは送受信機に接続されており、 普通手段と増幅器の第１の入力端子は第２の送信機、受
   信機あるいは送受信機に接続されている こと一＋ｔｈ徴とする回路。 ７、　特許請求の範囲第６項に記載の回路において、 増幅器および第２の増幅器の利得は２あるいはそれ以上
   であり、増幅器の応答時間は普通手段を通して伝送され
   る情報の所望の応答時間の約１／２であシ、第２の増幅
   器の応答時間は第２の普通手段を通して伝送される情報
   の所望の応答時間の約１／２であることを特徴とする回
   路。