JPS63246058A - バストランシ−バ集積回路 - Google Patents
バストランシ−バ集積回路Info
- Publication number
- JPS63246058A JPS63246058A JP62080233A JP8023387A JPS63246058A JP S63246058 A JPS63246058 A JP S63246058A JP 62080233 A JP62080233 A JP 62080233A JP 8023387 A JP8023387 A JP 8023387A JP S63246058 A JPS63246058 A JP S63246058A
- Authority
- JP
- Japan
- Prior art keywords
- receiver
- bus
- input
- integrated circuit
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔版業上の利用分野〕
本発明はパストランシーバ集積回路に関する。
匠来、この種のバストランクーパ集積回路は、オープン
コレクタ形式のドライバーと、入力のスレッショルド電
圧を外部から変更することのできないレシーバ−とを有
し、前記ドライバーの出力と前記レシーバの入力とが同
一の外部端子に接続される構ＩＩＬｔ−採用している。
コレクタ形式のドライバーと、入力のスレッショルド電
圧を外部から変更することのできないレシーバ−とを有
し、前記ドライバーの出力と前記レシーバの入力とが同
一の外部端子に接続される構ＩＩＬｔ−採用している。
第２図は一般的なパストランシーバ集積回路の使用方法
を示し友ものである。１にパスライン。
を示し友ものである。１にパスライン。
２框終端抵抗、１００はパスライン１に接続されたバス
トランクーパ集積回路およびＶＴは終端抵抗の一方の端
子に接続され几電源である。終端抵抗Ｒ？の抵抗値はこ
のようなバスの特性インピーダンス２０′お工びこのバ
スに要求される信号の伝搬遅延時間により決定される。
トランクーパ集積回路およびＶＴは終端抵抗の一方の端
子に接続され几電源である。終端抵抗Ｒ？の抵抗値はこ
のようなバスの特性インピーダンス２０′お工びこのバ
スに要求される信号の伝搬遅延時間により決定される。
このバスの特性インピーダンスＺ０’ｕ、パスラインｌ
の特性インピーダンス′ｔ−２ｏ、パスライン１０単位
長さ当りの容量値を００％バスラインー１に接続さ７’
Ｌるバストランクーパ集積面路を含む単位長さ当りの等
価負荷容ｔｋＣｔ、とすると１次式で求められる。
の特性インピーダンス′ｔ−２ｏ、パスライン１０単位
長さ当りの容量値を００％バスラインー１に接続さ７’
Ｌるバストランクーパ集積面路を含む単位長さ当りの等
価負荷容ｔｋＣｔ、とすると１次式で求められる。
このバスでの信号の伝搬遅延時間も最も小さくするため
には１丁 の値はＲＴ ＝ Ｚ□ ’ にしなければ
ならない。ま友、ドライバーの出力トランジスタ１０１
の最大許容電流■。は個々のバストランクーパ集積回路
により決まっている。したがって、ｖｒは出力トランジ
スタ１０１の導通状態におけるコレクタ電圧ｔｏ［ｖ〕
とすれば次のように求められる。
には１丁 の値はＲＴ ＝ Ｚ□ ’ にしなければ
ならない。ま友、ドライバーの出力トランジスタ１０１
の最大許容電流■。は個々のバストランクーパ集積回路
により決まっている。したがって、ｖｒは出力トランジ
スタ１０１の導通状態におけるコレクタ電圧ｔｏ［ｖ〕
とすれば次のように求められる。
こｎから、このバスでの高レベル電圧Ｖ。ｇ（）ランシ
スタ】０１が非導通状態）および低レベル電圧Ｖ。Ｌ（
トランジスタ１０１が導通状態）はｚＯ′ Ｖｏｗ ＝ Ｖｔ ＝ ＴＩｏ （ｖ〕ＶＯＬ ＝
Ｏ［ｖ］ となり、信号畿巾Ｖは となる。この信号を受信するためのレシーバ−の入カス
レック冒ルド１１！ＥＥＶＩｈに雑音余裕ｔ−最大にす
るｔめにａ ＶＱＩＩとｖＯＬとの中間の値すなわち。
スタ】０１が非導通状態）および低レベル電圧Ｖ。Ｌ（
トランジスタ１０１が導通状態）はｚＯ′ Ｖｏｗ ＝ Ｖｔ ＝ ＴＩｏ （ｖ〕ＶＯＬ ＝
Ｏ［ｖ］ となり、信号畿巾Ｖは となる。この信号を受信するためのレシーバ−の入カス
レック冒ルド１１！ＥＥＶＩｈに雑音余裕ｔ−最大にす
るｔめにａ ＶＱＩＩとｖＯＬとの中間の値すなわち。
にするのが望ましい。一方、バスの特性インビーダンｚ
ｏ′は（２）式に示す通りバスの構成方法により大きく
変化する。したがって、雑音余裕ｔ−最大にする友めに
はレシーバ−の入力スレッジ１ルド電圧Ｖｔｈを（４）
式に示すように２０′に合せて可変させる必要がある。
ｏ′は（２）式に示す通りバスの構成方法により大きく
変化する。したがって、雑音余裕ｔ−最大にする友めに
はレシーバ−の入力スレッジ１ルド電圧Ｖｔｈを（４）
式に示すように２０′に合せて可変させる必要がある。
従来のバストランシーバー集積回路はとのＶｔｈ （ｉ
−可変させることができず、このため、雑音余裕や信号
の伝搬遅延時間を＊性にせざるｔ得ないという欠点があ
る。
−可変させることができず、このため、雑音余裕や信号
の伝搬遅延時間を＊性にせざるｔ得ないという欠点があ
る。
本発明の回路は、オープンコレクタ形式のドライバーと
、レシーバ−と、前記ドライバーの出力と前記レシーバ
−の入力とが接続され九九部端子と、前記レシーバの入
カスレッ７Ｗルド電圧を外部から可変する可変手段とを
含む。
、レシーバ−と、前記ドライバーの出力と前記レシーバ
−の入力とが接続され九九部端子と、前記レシーバの入
カスレッ７Ｗルド電圧を外部から可変する可変手段とを
含む。
第１図（ｍｌは本発明の第１（７）実施例を示す。
パストランシーバ−集積回路１００は、ドライバ１０と
、レシーバ−２０とから構成される。ドライバー１０は
オープンコレクタ形式のドライバーであり、レシーバ−
２０は差動入力形式を採用している。ドライバー１０の
出力とレシーバ−２０の一方の入力とは向−の外部端子
１０１に接続されている。また、レシーバ−２０の他方
の入力は外部端子１０２に接続され、外部端子１０１の
入力スレック冒ルド電圧を可変できる工うに構成されて
いる。
、レシーバ−２０とから構成される。ドライバー１０は
オープンコレクタ形式のドライバーであり、レシーバ−
２０は差動入力形式を採用している。ドライバー１０の
出力とレシーバ−２０の一方の入力とは向−の外部端子
１０１に接続されている。また、レシーバ−２０の他方
の入力は外部端子１０２に接続され、外部端子１０１の
入力スレック冒ルド電圧を可変できる工うに構成されて
いる。
第１図（ｂ）は本発明の！２の実施例を示し、外部端子
１０１での等価負荷容量を小さくするためにドライバ１
０の出力にン冒ットキーダイオード１１０を付加した点
を除いて第１の実施例と同一の構ａｔ有する。
１０１での等価負荷容量を小さくするためにドライバ１
０の出力にン冒ットキーダイオード１１０を付加した点
を除いて第１の実施例と同一の構ａｔ有する。
以上説明し友ように本発明は、外部からレシーバ−のス
レッシ雪ルド電圧を可変できる１うにし友ことにエフ如
何なる特性インピーダンスＺ、）’ｌｋもつバスにおい
ても最大の雑音余裕が得られるという効果がある。
レッシ雪ルド電圧を可変できる１うにし友ことにエフ如
何なる特性インピーダンスＺ、）’ｌｋもつバスにおい
ても最大の雑音余裕が得られるという効果がある。
第１図（ａ）σ本発明の第１の実施例を示す回路図。
第１図伽）は第２の実施例を示す回路図および第２図は
バストランク−バー集積回路の一般的な使用方法を説明
するための回路図である。 １０・・・・・・ドライバー、２０・・・・・・レシー
バ−１１０１・・・・・・パストランシーバ−の入出力
外部端子、１０２・・・・・・レシーバ−の入カスレッ
ジ曹ルド電圧一−１ を外部から可変するための外部端子、′。 ” Ｉ゛、、、’、ノ
バストランク−バー集積回路の一般的な使用方法を説明
するための回路図である。 １０・・・・・・ドライバー、２０・・・・・・レシー
バ−１１０１・・・・・・パストランシーバ−の入出力
外部端子、１０２・・・・・・レシーバ−の入カスレッ
ジ曹ルド電圧一−１ を外部から可変するための外部端子、′。 ” Ｉ゛、、、’、ノ
Claims (1)
- オープンコレクタ形式のドライバーと、レシーバと、前
記ドライバの出力と前記レシーバの入力とが接続された
外部端子と、前記レシーバの入力スレッショルド電圧を
外部から可変する可変手段とを含むことを特徴とするパ
ストランシーバ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62080233A JPS63246058A (ja) | 1987-03-31 | 1987-03-31 | バストランシ−バ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62080233A JPS63246058A (ja) | 1987-03-31 | 1987-03-31 | バストランシ−バ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63246058A true JPS63246058A (ja) | 1988-10-13 |
Family
ID=13712629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62080233A Pending JPS63246058A (ja) | 1987-03-31 | 1987-03-31 | バストランシ−バ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63246058A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02189668A (ja) * | 1989-01-18 | 1990-07-25 | Fuji Xerox Co Ltd | バスマスタ装置 |
| JPH05284171A (ja) * | 1992-04-03 | 1993-10-29 | Mitsubishi Electric Corp | アクティブ光スターカプラ |
-
1987
- 1987-03-31 JP JP62080233A patent/JPS63246058A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02189668A (ja) * | 1989-01-18 | 1990-07-25 | Fuji Xerox Co Ltd | バスマスタ装置 |
| JPH05284171A (ja) * | 1992-04-03 | 1993-10-29 | Mitsubishi Electric Corp | アクティブ光スターカプラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3984703A (en) | CMOS Schmitt trigger | |
| JP2669435B2 (ja) | 単一チップ型レシーバ回路 | |
| KR940005378B1 (ko) | 액티브 필터 | |
| US4567384A (en) | Voltage offset producing circuit for use with a line receiver or the like | |
| JPS63246058A (ja) | バストランシ−バ集積回路 | |
| JPS60141004A (ja) | 振幅変動抑圧装置 | |
| US5453711A (en) | Weighted summing circuit | |
| JPS58111547A (ja) | 回路 | |
| US3603814A (en) | Series-shunt type semiconductor chopper | |
| US4481433A (en) | Voltage clamp circuit utilizing an active device | |
| JPS5826210B2 (ja) | 接点情報入力回路 | |
| JP2536311B2 (ja) | インタ−フェ−ス回路 | |
| JP2973654B2 (ja) | 静止形補助リレー回路 | |
| JP3060494B2 (ja) | フリップフロップ | |
| JPH0713302Y2 (ja) | 差動増幅回路 | |
| JPH0641407Y2 (ja) | 識別再生回路 | |
| KR840004843A (ko) | 특성 절환 회로 | |
| JPH0145162Y2 (ja) | ||
| JPH02145003A (ja) | 検波回路 | |
| JPS5981121U (ja) | 信号振幅調整回路 | |
| JPS6121982U (ja) | 断線検出回路 | |
| JPS59112908U (ja) | 高圧可変抵抗器 | |
| JPS6172922U (ja) | ||
| JPS5911398U (ja) | 二線式伝送器 | |
| JPS58135116U (ja) | ミユ−テイング回路 |