JPH0464203B2 - - Google Patents
Info
- Publication number
- JPH0464203B2 JPH0464203B2 JP60107867A JP10786785A JPH0464203B2 JP H0464203 B2 JPH0464203 B2 JP H0464203B2 JP 60107867 A JP60107867 A JP 60107867A JP 10786785 A JP10786785 A JP 10786785A JP H0464203 B2 JPH0464203 B2 JP H0464203B2
- Authority
- JP
- Japan
- Prior art keywords
- loudness
- circuit
- electronic volume
- attenuation
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007423 decrease Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
Description
【発明の詳細な説明】
技術分野
本発明は、ラウドネス機能を有する電子ボリユ
ームに関する。
ームに関する。
背景技術
ラウドネス機能を有する電子ボリユームの従来
例を第7図に示す。図において、入力端子1とア
ースとの間には、直列接続された複数の抵抗R1
〜R7の抵抗列からなる減衰手段としての分圧回
路が接続され、これら抵抗R1〜R7の各接続点に
は当該減衰手段の減衰量を切り換えるための複数
のスイツチS1〜S7の各一端が接続されている。複
数のスイツチS1〜S7はトランジスタ等のスイツチ
ング素子からなる電子スイツチ構成となつてい
る。これらスイツチS1〜S7の各他端は出力端子2
に共通接続されている。以上が、通常の簡単な電
子ボリユームの構成であり、その減衰量は10dB
ステツプとなるように設定されている。
例を第7図に示す。図において、入力端子1とア
ースとの間には、直列接続された複数の抵抗R1
〜R7の抵抗列からなる減衰手段としての分圧回
路が接続され、これら抵抗R1〜R7の各接続点に
は当該減衰手段の減衰量を切り換えるための複数
のスイツチS1〜S7の各一端が接続されている。複
数のスイツチS1〜S7はトランジスタ等のスイツチ
ング素子からなる電子スイツチ構成となつてい
る。これらスイツチS1〜S7の各他端は出力端子2
に共通接続されている。以上が、通常の簡単な電
子ボリユームの構成であり、その減衰量は10dB
ステツプとなるように設定されている。
入力端子1と抵抗R2及びR3の共通接続点(a)と
の間には、コンデンサC1、抵抗R8及び常開スイ
ツチ3が直列接続され、更に上記共通接続点(a)と
アースとの間には抵抗R9び常閉スイツチ4が直
列接続されている。スイツチ3及び4は、ラウド
ネス機能をON/OFF制御するためのラウドネス
スイツチである。一方のスイツチ4には抵抗R10
及びコンデンサC2が並列接続されている。コン
デンサC1及び抵抗R8の直列接続回路並びに抵抗
R10及びコンデンサC2の並列接続回路は、ラウド
ネス特性を得るための低高域ブースト回路を構成
している。
の間には、コンデンサC1、抵抗R8及び常開スイ
ツチ3が直列接続され、更に上記共通接続点(a)と
アースとの間には抵抗R9び常閉スイツチ4が直
列接続されている。スイツチ3及び4は、ラウド
ネス機能をON/OFF制御するためのラウドネス
スイツチである。一方のスイツチ4には抵抗R10
及びコンデンサC2が並列接続されている。コン
デンサC1及び抵抗R8の直列接続回路並びに抵抗
R10及びコンデンサC2の並列接続回路は、ラウド
ネス特性を得るための低高域ブースト回路を構成
している。
次に、かかる構成の動作について説明する。ラ
ウドネス機能のOFF時には、スイツチ3がOFF、
スイツチ4がONとなつており、入力端子1から
入力されたオーデイオ等の信号は抵抗R1〜R7か
らなる減衰手段にて減衰される。減衰された信号
は、複数のスイツチS1〜S7により選択される。選
択された信号は、出力端子2を介して出力され
る。
ウドネス機能のOFF時には、スイツチ3がOFF、
スイツチ4がONとなつており、入力端子1から
入力されたオーデイオ等の信号は抵抗R1〜R7か
らなる減衰手段にて減衰される。減衰された信号
は、複数のスイツチS1〜S7により選択される。選
択された信号は、出力端子2を介して出力され
る。
次に、ラウドネス機能がON時の動作について
説明するに、スイツチ3がON、スイツチ4が
OFFとなつており、このときの等価回路を第8
図に示す。なお、第8図においては、表現を簡略
化するために、減衰手段の抵抗列及び電子スイツ
チの一部が省略して示されている。
説明するに、スイツチ3がON、スイツチ4が
OFFとなつており、このときの等価回路を第8
図に示す。なお、第8図においては、表現を簡略
化するために、減衰手段の抵抗列及び電子スイツ
チの一部が省略して示されている。
ここで、−20dB以下の減衰量では、コンデンサ
C1やC2を含む時定数回路によつて、低減と高域
でそれぞれブーストされた特性となる。すなわ
ち、高域側においては、R8>>|1/ωC2|とな
り、コンデンサC2が短絡された状態と等価とな
り、第9図Aに示すような等価回路で表現でき
る。よつて、コンデンサC1、抵抗R8及抵抗Raの
時定数回路により高域側がブーストされた特性に
なつた信号が出力端子2から出力される。一方、
低域側においては、|1/ωC1|>>R10となつて
コンデンサC1が開放された状態と等価となり、
その等価回路は第9図Bに示すようになる。すな
わち、低域においてブーストされた特性の出力信
号が得られることになる。
C1やC2を含む時定数回路によつて、低減と高域
でそれぞれブーストされた特性となる。すなわ
ち、高域側においては、R8>>|1/ωC2|とな
り、コンデンサC2が短絡された状態と等価とな
り、第9図Aに示すような等価回路で表現でき
る。よつて、コンデンサC1、抵抗R8及抵抗Raの
時定数回路により高域側がブーストされた特性に
なつた信号が出力端子2から出力される。一方、
低域側においては、|1/ωC1|>>R10となつて
コンデンサC1が開放された状態と等価となり、
その等価回路は第9図Bに示すようになる。すな
わち、低域においてブーストされた特性の出力信
号が得られることになる。
このように構成された従来回路において、第1
0図に示すように、ラウドネススイツチ3,4を
含めて電子ボリユームをIC(集積回路)化し、低
高域ブースト回路5a,5bを外付けとする場合
には、入出力端子6,7及びアース端子8の他に
2つの端子9,10が必要であつた。また、ラウ
ドネススイツチ3,4を外付けにする場合でも、
(a)点から引き出す端子が1つ余分に必要であつ
た。
0図に示すように、ラウドネススイツチ3,4を
含めて電子ボリユームをIC(集積回路)化し、低
高域ブースト回路5a,5bを外付けとする場合
には、入出力端子6,7及びアース端子8の他に
2つの端子9,10が必要であつた。また、ラウ
ドネススイツチ3,4を外付けにする場合でも、
(a)点から引き出す端子が1つ余分に必要であつ
た。
以上のように、従来のラウドネス機能を有する
電子ボリユームでは、IC化を考えた場合、外付
け素子用の端子がいくつか必要となり、又第7図
に一点鎖線で囲んで示した如き、既存のIC化さ
れた簡単な電子ボリユームへの適用は、(a)点から
の引出し端子がないので、ラウドネス機能を付加
することは不可能であるという欠点があつた。
電子ボリユームでは、IC化を考えた場合、外付
け素子用の端子がいくつか必要となり、又第7図
に一点鎖線で囲んで示した如き、既存のIC化さ
れた簡単な電子ボリユームへの適用は、(a)点から
の引出し端子がないので、ラウドネス機能を付加
することは不可能であるという欠点があつた。
発明の概要
本発明は、上記のような従来のものの欠点を除
去すべくなされたもので、端子数を増やすことな
くIC化が可能でかつ既存のIC化された電子ボリ
ユームにも容易に適用できるラウドネス機能を有
する電子ボリユームを提供することを目的とす
る。
去すべくなされたもので、端子数を増やすことな
くIC化が可能でかつ既存のIC化された電子ボリ
ユームにも容易に適用できるラウドネス機能を有
する電子ボリユームを提供することを目的とす
る。
本発明によるラウドネス機能を有する電子ボリ
ユームは、直列接続された複数の抵抗からなりそ
の一端が信号入力端となる減衰手段と、この減衰
手段の各抵抗の接続点に各一端が接続されかつ各
他端が共通接続されて信号出力端となる複数のス
イツチ手段と、信号出力端と前記減衰手段の他端
との間に接続されたフイルタ回路とを備えた構成
となつている。
ユームは、直列接続された複数の抵抗からなりそ
の一端が信号入力端となる減衰手段と、この減衰
手段の各抵抗の接続点に各一端が接続されかつ各
他端が共通接続されて信号出力端となる複数のス
イツチ手段と、信号出力端と前記減衰手段の他端
との間に接続されたフイルタ回路とを備えた構成
となつている。
実施例
以下、本発明の実施例を図に基づいて詳細に説
明する。
明する。
第1図は、本発明の一実施例を示すブロツク図
であり、図中第7図及び第10図と同等部分は同
一符号により示されている。図において、IC化
された電子ボリユーム11は、第7図に示された
従来例と同様に、複数の抵抗R1〜R7の抵抗列か
らなる減衰手段及びその減衰量を切り換えるため
の複数の電子スイツチS1〜S7からなり、入力端子
6、出力端子7及びアース端子8を有している。
出力端子7から出力される信号は、バツフアアン
プ12を介してフイルタ回路13に供給される。
このフイルタ回路13は、抵抗R11、R12及びコ
ンデンサC3、C4からなるパツシブフイルタ回路
であつて、第3図に示すように、約1KHz付近の
中域周波数で最も減衰量が大きくかつ低域、高域
にいくに従つて減衰量が小さくなる伝達特性を有
している。
であり、図中第7図及び第10図と同等部分は同
一符号により示されている。図において、IC化
された電子ボリユーム11は、第7図に示された
従来例と同様に、複数の抵抗R1〜R7の抵抗列か
らなる減衰手段及びその減衰量を切り換えるため
の複数の電子スイツチS1〜S7からなり、入力端子
6、出力端子7及びアース端子8を有している。
出力端子7から出力される信号は、バツフアアン
プ12を介してフイルタ回路13に供給される。
このフイルタ回路13は、抵抗R11、R12及びコ
ンデンサC3、C4からなるパツシブフイルタ回路
であつて、第3図に示すように、約1KHz付近の
中域周波数で最も減衰量が大きくかつ低域、高域
にいくに従つて減衰量が小さくなる伝達特性を有
している。
このフイルタ回路13の出力は、バツフアアン
プ14を介してラウドネススイツチ15の一方の
固定接点aに供給される。ラウドネススイツチ1
5の他方の固定接点bは接地され、その可動接点
cは電子ボリユーム11のアース端子8に接続さ
れている。ラウドネススイツチ15は、ラウドネ
ス機能がONのときには接点a側、OFFのときに
は接点b側に切り換わる。なお、バツフアアンプ
14の出力インピーダンスを十分低く設定してお
けば、電子ボリユーム11の減衰特性には何ら影
響を及ぼすことはない。
プ14を介してラウドネススイツチ15の一方の
固定接点aに供給される。ラウドネススイツチ1
5の他方の固定接点bは接地され、その可動接点
cは電子ボリユーム11のアース端子8に接続さ
れている。ラウドネススイツチ15は、ラウドネ
ス機能がONのときには接点a側、OFFのときに
は接点b側に切り換わる。なお、バツフアアンプ
14の出力インピーダンスを十分低く設定してお
けば、電子ボリユーム11の減衰特性には何ら影
響を及ぼすことはない。
次に、本発明の回路動作について説明する。
ラウドネス機能がOFF、即ちラウドネススイ
ツチ15が接点b側にあるときには、フイルタ回
路13を介してのアース端子8(オーデイオ・グ
ランド側)への出力信号の帰還が行なわれないの
で、通常の電子ボリユームと同様の減衰動作が行
なわれる。
ツチ15が接点b側にあるときには、フイルタ回
路13を介してのアース端子8(オーデイオ・グ
ランド側)への出力信号の帰還が行なわれないの
で、通常の電子ボリユームと同様の減衰動作が行
なわれる。
一方、ラウドネス機能がON、即ちラウドネス
スイツチ15が接点a側に切り換わると、第2図
に示すような等価回路となる。ここで、電子ボリ
ユーム11の総抵抗値をR、ある減衰時の抵抗値
をRKとすると、このときの減衰量はRK/Rで表
わされる。通常、この減衰量は10dBステツプで
変化する。
スイツチ15が接点a側に切り換わると、第2図
に示すような等価回路となる。ここで、電子ボリ
ユーム11の総抵抗値をR、ある減衰時の抵抗値
をRKとすると、このときの減衰量はRK/Rで表
わされる。通常、この減衰量は10dBステツプで
変化する。
第2図において、入力信号電圧をVin、出力信
号電圧をV1、アース端子8の電圧をV2、バツフ
アアンプ12の出力電圧、即ち出力信号電圧を
Vout、フイルタ回路13の伝達関数をG(s)とす
れば、 (Vin−V2)×RK/R+V2=V1=Vout ……(1) Vout×G(s)=V2 ……(2) で表わせる。これより、Vout/Vinを求めると、 Vout/Vin=K/1−G(s)+K・G(s) =K/1−(1−K)・G(s) ……(3) ここで、K=RK/R、O≦K≦1とする。
号電圧をV1、アース端子8の電圧をV2、バツフ
アアンプ12の出力電圧、即ち出力信号電圧を
Vout、フイルタ回路13の伝達関数をG(s)とす
れば、 (Vin−V2)×RK/R+V2=V1=Vout ……(1) Vout×G(s)=V2 ……(2) で表わせる。これより、Vout/Vinを求めると、 Vout/Vin=K/1−G(s)+K・G(s) =K/1−(1−K)・G(s) ……(3) ここで、K=RK/R、O≦K≦1とする。
伝達関数G(s)のフイルタ回路13の伝達特性
は、先述した如く第3図に示すようになつてお
り、以上より、ラウドネス機能を有する電子ボリ
ユーム11の総合的な周波数特性は、第4図に示
すように、Kの値、即ち減衰量に応じて変化し、
よつてラウドネス効果が得られるのである。
は、先述した如く第3図に示すようになつてお
り、以上より、ラウドネス機能を有する電子ボリ
ユーム11の総合的な周波数特性は、第4図に示
すように、Kの値、即ち減衰量に応じて変化し、
よつてラウドネス効果が得られるのである。
なお、上記実施例では、電子ボリユーム11を
1つだけ用いた場合について説明したが、複数個
の電子ボリユームを用いることも可能である。第
5図には、2個の電子ボリユーム11a,11b
を用いた場合が示されている。この場合、追加す
る電子ボリユーム11bに関しては、信号入力端
子6bが接地され、出力端子7bはバツフアアン
プ12bを介して基本の電子ボリユーム11aの
アース端子8aに接続される構成となる。
1つだけ用いた場合について説明したが、複数個
の電子ボリユームを用いることも可能である。第
5図には、2個の電子ボリユーム11a,11b
を用いた場合が示されている。この場合、追加す
る電子ボリユーム11bに関しては、信号入力端
子6bが接地され、出力端子7bはバツフアアン
プ12bを介して基本の電子ボリユーム11aの
アース端子8aに接続される構成となる。
かかる構成によれば、入力端子1と出力端子2
との間の伝達特性は、 Vout/Vin=K/1−(1−K)2・G(s)……(4) で表わされる。この特性は、第4図に破線で示さ
れるようになり、上記実施例と同様にラウドネス
効果を奏する特性となる。
との間の伝達特性は、 Vout/Vin=K/1−(1−K)2・G(s)……(4) で表わされる。この特性は、第4図に破線で示さ
れるようになり、上記実施例と同様にラウドネス
効果を奏する特性となる。
また、上記実施例では、ラウドネススイツチ1
5を外付けとしたが、当該スイツチ15をもIC
化する場合には、第6図に示すように、端子16
を1つ増やし、電子ボリユーム11′のCold−
end側、即ちオーデイオ・グランド(A−GND)
側とアース端子8及び端子16との間に電子スイ
ツチ17及び18をそれぞれ接続し、アース端子
8を接地しかつ端子16を帰還入力端子とする。
電子スイツチ17及び18は、ラウドネス機能の
OFF時にそれぞれON及びOFF状態にある。
5を外付けとしたが、当該スイツチ15をもIC
化する場合には、第6図に示すように、端子16
を1つ増やし、電子ボリユーム11′のCold−
end側、即ちオーデイオ・グランド(A−GND)
側とアース端子8及び端子16との間に電子スイ
ツチ17及び18をそれぞれ接続し、アース端子
8を接地しかつ端子16を帰還入力端子とする。
電子スイツチ17及び18は、ラウドネス機能の
OFF時にそれぞれON及びOFF状態にある。
この実施例の場合、端子が1つ増えることにな
るが、ラウドネススイツチを外付けにした場合の
従来例を示す第10図との対比から明らかなよう
に、従来に比べれば、端子を1つ削減できること
になる。
るが、ラウドネススイツチを外付けにした場合の
従来例を示す第10図との対比から明らかなよう
に、従来に比べれば、端子を1つ削減できること
になる。
発明の効果
以上説明したように、本発明によれば、電子ボ
リユームの出力を電子ボリユームのCold−end側
にフイルタ回路を介して帰還するようにしたの
で、端子数を増やすことなくIC化が可能でかつ
既存のIC化された電子ボリユームにも容易に適
用できるラウドネス機能を有する電子ボリユーム
が得られるのである。
リユームの出力を電子ボリユームのCold−end側
にフイルタ回路を介して帰還するようにしたの
で、端子数を増やすことなくIC化が可能でかつ
既存のIC化された電子ボリユームにも容易に適
用できるラウドネス機能を有する電子ボリユーム
が得られるのである。
第1図は本発明の一実施例を示すブロツク図、
第2図はラウドネス機能ON時の第1図の等価回
路を示す図、第3図は第1図におけるフイルタ回
路の伝達特性を示す図、第4図は第1図の各減衰
量に対する周波数特性を示す図、第5図及び第6
図は本発明の他の実施例を示すブロツク図、第7
図は従来例を示すブロツク図、第8図はラウドネ
ス機能ON時の第7図の等価回路を示す図、第9
図は第8図の高域A及び低域Bにおける等価回路
を示す図、第10図は第7図の回路をラウドネス
スイツチを含んでIC化した場合を示すブロツク
図である。 主要部分の符号の説明、11……電子ボリユー
ム、12,14……バツフアアンプ、13……フ
イルタ回路、15……ラウドネススイツチ。
第2図はラウドネス機能ON時の第1図の等価回
路を示す図、第3図は第1図におけるフイルタ回
路の伝達特性を示す図、第4図は第1図の各減衰
量に対する周波数特性を示す図、第5図及び第6
図は本発明の他の実施例を示すブロツク図、第7
図は従来例を示すブロツク図、第8図はラウドネ
ス機能ON時の第7図の等価回路を示す図、第9
図は第8図の高域A及び低域Bにおける等価回路
を示す図、第10図は第7図の回路をラウドネス
スイツチを含んでIC化した場合を示すブロツク
図である。 主要部分の符号の説明、11……電子ボリユー
ム、12,14……バツフアアンプ、13……フ
イルタ回路、15……ラウドネススイツチ。
Claims (1)
- 【特許請求の範囲】 1 直列接続された複数の抵抗からなりその一端
が信号入力端となる分圧回路と、前記分圧回路の
各分圧点に各一端が接続されかつ各他端が共通接
続されて信号出力端となる複数のスイツチ手段
と、前記信号出力端と前記分圧回路の他端との間
に接続されて前記信号出力端の信号を前記他端に
帰還するフイルタ回路とを備えたことを特徴とす
るラウドネス機能を有する電子ボリユーム。 2 前記フイルタ回路はパツシブフイルタ回路で
あつて、約1KHz付近で最も減衰量が大きくかつ
低域、高域にいくに従つて減衰量が小さくなる特
性を有することを特徴とする特許請求の範囲第1
項記載のラウドネス機能を有する電子ボリユー
ム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60107867A JPS61265912A (ja) | 1985-05-20 | 1985-05-20 | ラウドネス機能を有する電子ボリユ−ム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60107867A JPS61265912A (ja) | 1985-05-20 | 1985-05-20 | ラウドネス機能を有する電子ボリユ−ム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61265912A JPS61265912A (ja) | 1986-11-25 |
JPH0464203B2 true JPH0464203B2 (ja) | 1992-10-14 |
Family
ID=14470087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60107867A Granted JPS61265912A (ja) | 1985-05-20 | 1985-05-20 | ラウドネス機能を有する電子ボリユ−ム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61265912A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5041308B1 (ja) * | 2012-01-11 | 2012-10-03 | 進 谷口 | ラウドネス補正手段と音質調整手段 |
-
1985
- 1985-05-20 JP JP60107867A patent/JPS61265912A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5041308B1 (ja) * | 2012-01-11 | 2012-10-03 | 進 谷口 | ラウドネス補正手段と音質調整手段 |
Also Published As
Publication number | Publication date |
---|---|
JPS61265912A (ja) | 1986-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1100201A (en) | Programmable attenuator apparatus employing active fet switching | |
US4509021A (en) | Circuit for amplifying and/or attenuating a signal | |
US4878244A (en) | Electronic hybrid circuit | |
JPS59147519A (ja) | 減衰器補償装置 | |
US4122417A (en) | Variable equalizer | |
EP0107250B1 (en) | Operational amplifier | |
US2680232A (en) | Compensated tone and volume control system | |
WO1998009376A1 (en) | Frequency-independent voltage divider | |
US3500223A (en) | Variable gain amplifier circuits | |
EP0270192A2 (en) | Filter | |
EP0732807A2 (en) | Controllable filter arrangement | |
JPH0464203B2 (ja) | ||
US4451795A (en) | Circuit arrangement with controllable transfer characteristic at higher frequencies | |
US4303889A (en) | Filter circuit | |
KR960012697A (ko) | 제어가능한 전송 특성을 갖는 회로장치 | |
US4920325A (en) | Integrated active electronic switched capacitor filter having extremely low sensitivity to variations of the components | |
US2680231A (en) | Tone control | |
US2802063A (en) | Variable tone control circuit | |
JPS6158050B2 (ja) | ||
EP0049997A2 (en) | Filter circuit suitable for being fabricated into integrated circuit | |
JPS58111547A (ja) | 回路 | |
US3509482A (en) | Active filter networks | |
JPS6020927B2 (ja) | 可変減衰装置 | |
US3980965A (en) | Frequency response control circuit apparatus | |
US20040140843A1 (en) | Integrator circuit |