JPH0417423A - クロック信号用伝送回路 - Google Patents

クロック信号用伝送回路

Info

Publication number
JPH0417423A
JPH0417423A JP2119902A JP11990290A JPH0417423A JP H0417423 A JPH0417423 A JP H0417423A JP 2119902 A JP2119902 A JP 2119902A JP 11990290 A JP11990290 A JP 11990290A JP H0417423 A JPH0417423 A JP H0417423A
Authority
JP
Japan
Prior art keywords
clock signal
receiver
transmission circuit
resistor
signal transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2119902A
Other languages
English (en)
Inventor
Junichi Sato
潤一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP2119902A priority Critical patent/JPH0417423A/ja
Publication of JPH0417423A publication Critical patent/JPH0417423A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、クロック信号用伝送回路の改良に関する。特
に、分布定数回路をもって構成されるクロック信号用伝
送回路において、伝送されるクロック信号の波形が、反
射に起因して、擾乱を受けることを防止することを目的
としてなす改良に関する。
〔従来の技術〕
分布定数回路をもって構成されるクロック信号用伝送回
路においては、か−るクロック信号伝送路を信号が往復
するに要する時間と比較して、伝送される信号の遷移時
間が短い場合、大きな反射が発生することが知られてい
る。また、繰り返し周期が短いクロック信号、特に、数
十メガヘルツ領域等の高速クロック信号の伝送において
は、多重反射が発生するため、高速クロック信号用伝送
回路においては、クロック信号の遷移時間が長くても、
反射の悪影響を避は難いことが知られている。このよう
な場合は、反射の悪影響を受けて、クロック信号はその
波形が乱されて段付き信号やグリッジ信号に転換され、
誤信号を構成すること−なる。
このように誤信号が伝送されることを防止するため、従
来技術においては、下記する種々な改良が開発され、使
用されている。
イ、」」」外 その値がクロック信号用伝送回路の特性インピーダンス
に等しい終端抵抗を使用するクロック信号用伝送回路 第2図参照 図において、1はドライバであり、2l・22はレシー
バであり、3が終端抵抗であり、5はクロック信号用伝
送回路である。このクロック信号用伝送回路においては
、上記のとおり、終端抵抗3の抵抗値をクロック信号用
伝送回路5の特性インピーダンスの値に等価に選択すれ
ば、反射の悪影響をお−むね避けうることが知られてい
るが、下記の欠点を免れない。
このクロック信号用伝送回路においては、上記のとおり
、終端抵抗3の抵抗値をクロック信号用伝送回路5の特
性インピーダンスの値に等価に選択する必要があるので
、負荷の静的な入力インピーダンスが高い場合でも、ド
ライバ1の静的駆動能力は、終端インピーダンス3の値
を考慮して決定することが必要となる。ところで、レシ
ーバ2l・22の入力インピーダンスは数キロオーム以
上であることが一般であるが、高速クロック信号用伝送
回路の特性インピーダンスは百数十オーム以下であるこ
とが一般であるから、終端抵抗3の値には百数十オーム
以下が選択されることになり、そのため、ドライバ1の
静的駆動能力を、一義的に必要な値(数キロオーム以上
であるレシーバ2l・22の入力インピーダンスのみを
考慮して決定される静的駆動能力)の数十倍以上とする
ことが必要となると云う欠点が避は難く、この第1例に
おいては、極めて大容量のドライバを必要とすると云う
欠点がある。
咀L」 信号電圧に相当するクランプ電圧を有するクランプ回路
を終端に設けるクロック信号用伝送回路第3図参照 図において、■はドライバであり、2l・22はレシー
バであり、4がクランプ回路であり、5はクロック信号
用伝送回路である。本例においては、逆方向ブレークダ
ウン電圧が信号電圧以上であるダイオード41が2個直
列に接続されているクランプ回路4の中間電圧点42が
、クロック信号用伝送回路5の遠端に接続されている。
このクランプ回路4は、クロック信号の反射によって、
信号電圧より高い電圧が発生した場合は、信号電圧より
高い部分を電源側または接地側に流し、クロック信号の
大きさは信号電圧にクランプされるから、クロック信号
用伝送回路のインピーダンスの如何にか−わらず、クロ
ック信号の大きさは信号電圧に固定される。
しかし、レシーバ2nはいづれも浮遊キャパシティを有
しており、そのため、いづれのレシーバ2nも、その回
路定数は非線型特性を有し、各レシーバ2nにおいて非
線型反射(一般に容量性反射と言う)の発生を免れない
と云う欠点がある。
換言すれば、それぞれのレシーバ2nの入力インピーダ
ンスは浮遊キャパシティの存在により、過渡的に零から
無限大まで遷移し、そのため、反射係数は−1から+1
まで遷移するから、各レシーバ2nにおいて非線型反射
が発生し、そのレシーバ2nより近端に近い位置に配置
されている他のレシーバ2nに悪影響を及ぼすと云う欠
点がある。
ハ、11班 近端に直列抵抗が接続されているクロック信号用伝送回
路 第4図参照 図において、■はドライバであり、2l・22はしシー
′/<であり、7が直列抵抗であり、5はクロック信号
用伝送回路である。
このクロック信号用伝送回路は、直列抵抗7によって、
伝送されるクロック信号の遷移時間を長くして反射の悪
影響を免れ、同時に、近端のインピーダンスミスマツチ
ングも解消しようとするものであるが、この構成の効果
を十分大きくしようとすれば、直列抵抗7の抵抗値を大
きくせざるを得ず、そうすれば、高周波応答性が悪くな
ると云う欠点をともなうから、このクロック信号用伝送
回路は、本来高速クロック信号を伝送するには、必ずし
も好適な回路とは云い難い。しかも、レシーバ2nの入
力容量・ドライバ1の動的駆動能力のばらつきや温度変
化の影響を受けやすく、これによって波形の特性が変化
しやすいので、この点からも、高速クロック信号用伝送
回路としては必ずしも好適な回路とは云い難い。
〔発明が解決しようとする課題〕
本発明の目的は、これらの欠点を解消することにあり、
何ら付加的欠点をともなうことなく、反射の悪影響を免
れうるクロック信号用伝送回路を提供することにある。
〔課題を解決するための手段〕
上記の目的は、ドライバ(1)と少なくとも2個のレシ
ーバ(2n)とを有するクロック信号用伝送回路におい
て、このクロック信号用伝送回路の遠端は、逆方向ブレ
ークダウン電圧が信号電圧以上であるダイオード(41
) 2個が直列に接続されているクランプ回路(4)の
中間電位点(42)に接続されており、さらに、レシー
バ(2n)のうち、遠端に接して配置される遠端レシー
バ(2l)と、この遠端レシーバ(2l)に隣接して配
置される準遠端レシーバ(2fffi)との間には、遠
端レシーバ(2l)のキャパシティと直列回路を構成し
て積分動作をなす抵抗(6〕が接続されているクロック
信号用伝送回路によって達成される。
上記の構成において、抵抗(6)の抵抗値は、(a)ド
ライバ1の動的駆動能力(ダイナミックインピーダンス
)とのかねあいにおいて、遠端レシーバ(2Il)から
出力される信号の遷移時間が不当に長(なることがなく
、しかも、(b)準遠端レシーバ(2fIl)に供給さ
れる反射電流の大きさが十分抑制されること\なる値と
される。この抵抗値を予め演算することは必ずしも容易
ではないことが現実であるから、実験的に決定せざるを
得ない場合もある。
いづれにせよ、抵抗(6)の値が従来技術の第3例に記
載した直列抵抗(7)の値よりはるかに小さな値である
ことは確認されている。
たり、レシーバ(2n)が、第1b図に示すように、複
数個接続されているときは、抵抗(6)を遠端レシーバ
(2l)と準遠端レシーバ(2ljりとの間に接続する
のみでは不十分の場合がありうる。そのような場合は、
所望により、任意のいづれかのレシーバ(2p)とこれ
と隣接し近端に近く配置される(2pp)との間に、上
記と同様に選択された抵抗(6n)を接続すればよい。
このレシーバ(2p)の選択は、任意のレシーバ(2n
)とそれより近端側のレシーバとの距離が実質的に無視
しえない場合等になせばよい。
〔作用] 本発明に係るクロック信号用伝送回路の要旨はクランプ
回路4と抵抗6とであるが、前者の作用は、従来技術の
項に述べたと同様、クロック信号の反射によって、信号
電圧より高い電圧が発生した場合は、信号電圧より高い
部分を電源側または接地側に流し、クロック信号の大き
さは信号電圧にクランプされるから、クロック信号用伝
送回路のインピーダンスの如何にか−ねらす、クロック
信号の大きさは信号電圧に固定されることである。
一方、抵抗6の作用は、準遠端レシーバ2l1から見た
遠端レシーバ2lのインピーダンスの過渡的変化量を、
零と無限大との間の変化量ではなく、抵抗6の値と無限
大との間の変化量に減少させて、非線型反射(容量性反
射)を抑制したものである。
C実施例〕 以下、図面を参照して、本発明の二つの実施例に係るク
ロック信号用伝送回路について説明する。
男」」舛 レシーバの数が実質的に2個と見做しうる場合第1a図
参照 図において、1はドライバであり、2l・22はレシー
バであり、5はクロック信号用伝送回路であり、4が本
発明の要旨に係るクランプ回路であり、6が本発明の要
旨に係る抵抗である。
クランプ回路4としては、逆方向ブレークダウン電圧が
信号電圧以上であるダイオード41が2個直列に接続さ
れているクランプ回路4の中間電圧点42が、クロック
信号用伝送回路5の遠端に接続されている回路が使用さ
れる。
また、抵抗6としては、(a) ドライバ1の動的駆動
能力(グイナミソクインピーダンス)とのかねあいにお
いて、遠端レシーバ2!から出力される信号の遷移時間
が不当に長くなることがなく、しかも、(b)1!遠端
レシーバ2l!!に供給される反射電流の大きさが十分
抑制されること−なる値が選択されている。
以上の構成のクロック信号用伝送回路にあっては、クロ
ック信号の反射によって、信号電圧より高い電圧が発生
した場合は、信号電圧より高い部分が電源側または接地
側に流され、クロック信号の大きさは信号電圧にクラン
プされるから、クロック信号用伝送回路のインピーダン
スの如何にか−わらず、クロック信号の大きさは信号電
圧に固定される。しかも、準遠端レシーバ2lI!から
見た遠端レシーバ2lのインピーダンスの過渡的変化量
は零と無限大との間の変化量ではなく、抵抗6の値と無
限大との間の変化量に減少されるので、非線型反射を抑
制される。
男」l舛 レシーバの数が実質的に2個とは見做しえない場第1b
図参照 第1a図と異なるところは、レシーバの数が4個(3個
以上)であることのみである。図において、2l・22
・23がレシーバである。この場合は、レシーバ2l・
22の間に抵抗6を挿入するのみでは不十分な場合があ
りうる。レシーバ22・23を実質的に1個のレシーバ
と見做すことができない場合である。
そこで、本実施例においては、レシーバ2l・22の間
のみならず、レシーバ22・23の間にも抵抗62が挿
入されている。この抵抗62の機能は上記の抵抗6の機
能と同一であり、その抵抗値の選択基準も上記の抵抗6
の抵抗値の選択基準と同一である。
この抵抗62の存在のために、レシーバ22の浮遊キャ
パシティにもとすく非線型反射も抑制され、本発明の効
果がさらにエンハンスされる。
以上要するに、遠端レシーバ2j2を除くいづれかのレ
シーバ2pとこのいづれかのレシーバ2Pに隣接し、ク
ロック信号用伝送回路の近端に近く配置されるレシーバ
2PRとの間に、上記のいづれかのレシーバ2pのキャ
パシティと直列回路を構成して積分動作をなす抵抗6n
を接続すればよい。
〔発明の効果] 以上説明せるとおり、本発明に係るクロック信号用伝送
回路には、その遠端に、信号電圧をクランプするクラン
プ回路が設けられており、さらに、遠端に接して配置さ
れる遠端レシーバとこの遠端レシーバに隣接して配置さ
れる準遠端レシーバとの間に(所望により、任意のいづ
れかのレシーバとこれと隣接し近端に近く配置されるレ
シーバとの間に)、遠端レシーバのキャパシティと直列
回路を構成して積分動作をなす抵抗(上記任意のいづれ
かのレシーバのキャパシティと直列回路を構成して積分
動作をなす抵抗)が設けられているので、クランプ回路
の効果(クロック信号用伝送回路の信号の大きさが本来
の信号電圧にクランプされる効果)と、遠端レシーバと
準遠端レシーバとの間に挿入される直列抵抗の効果(準
遠端レシーバから見た遠端レシーバのインピーダンスの
過渡的変化量を減少させて、非線型反射を抑制する効果
)との相乗効果により、何ら付加的欠点をともなうこと
なく、反射の悪影響を免れうるクロック信号用伝送回路
を提供することができる。
さらに具体的には、(イ)ドライバの静的駆動能力を不
当に大きくする必要がなく、(ロ)大きな抵抗値の直列
抵抗を必要とすることもなく、そのため、高周波応答性
を悪くすることもレシーバの入力容量・ドライバの動的
駆動能力のばらつきや温度変化の影響を受けることもな
く、(ハ)過大な信号電圧の発生を防止することができ
、しかも、各レシーバの浮遊キャパシティの存在にもと
すく非線型反射の発生を抑制することができるクロック
信号用伝送回路を提供することができる。
【図面の簡単な説明】
第1a図は、本発明の第1実施例に係るクロック信号用
伝送回路のブロック図である。 第1b図は、本発明の第2実施例に係るクロック信号用
伝送回路のブロック図である。 第2図は、従来技術に係るクロック信号用伝送回路の第
1例のブロック図である。 第3図は、従来技術に係るクロック信号用伝送回路の第
2例のブロック図である。 第4図は、従来技術に係るクロック信号用伝送回路の第
3例のブロック図である。 l ・ ・ ・ 2n ・ ・ 2ト・ 2H・ 2P ・ ・ 2pp  。 3 ・ 4 ・ 41・ 42・ 5 ・ 6 ・ ドライバ、 ・レシーバ、 ・遠端レシーバ、 ・・準遠端レシーバ、 ・いづれかのレシーバ、 ・・レシーバ2pの近端側に瞬接するレシーバ、 終端抵抗、 クランプ回路、 クランプ回路を構成するダイオード、 クランプ回路の中間電位点、 クロック信号用伝送回路、 抵抗、 6n・・・抵抗、 7・・・直列抵抗。 第2因

Claims (1)

  1. 【特許請求の範囲】 [1]ドライバ(1)と少なくとも2個のレシーバ(2
    n)とを有するクロック信号用伝送回路において、 該クロック信号用伝送回路の遠端は、逆方向ブレークダ
    ウン電圧が信号電圧以上であるダイオード(41)2個
    が直列に接続されているクランプ回路(4)の中間電位
    点(42)に接続され、前記レシーバ(2n)のうち、
    前記遠端に接して配置される遠端レシーバ(2l)と、
    該遠端レシーバ(2l)に隣接して配置される準遠端レ
    シーバ(2ll)との間には、前記遠端レシーバ(2l
    )のキャパシティと直列回路を構成して積分動作をなす
    抵抗(6)が接続されてなる ことを特徴とするクロック信号用伝送回路。 [2]前記遠端レシーバ(2l)を除く前記レシーバ(
    2n)のいづれか(2p)と該いづれか(2p)に隣接
    し、前記クロック信号用伝送回路の近端に近く配置され
    るレシーバ(2pp)との間に、前記いづれか(2p)
    のキャパシティと直列回路を構成して積分動作をなす抵
    抗(6n)が接続されてなることを特徴とする請求項[
    1]記載のクロック信号用伝送回路。
JP2119902A 1990-05-11 1990-05-11 クロック信号用伝送回路 Pending JPH0417423A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2119902A JPH0417423A (ja) 1990-05-11 1990-05-11 クロック信号用伝送回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2119902A JPH0417423A (ja) 1990-05-11 1990-05-11 クロック信号用伝送回路

Publications (1)

Publication Number Publication Date
JPH0417423A true JPH0417423A (ja) 1992-01-22

Family

ID=14773048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2119902A Pending JPH0417423A (ja) 1990-05-11 1990-05-11 クロック信号用伝送回路

Country Status (1)

Country Link
JP (1) JPH0417423A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008248570A (ja) * 2007-03-30 2008-10-16 Nishimatsu Constr Co Ltd 沿岸構造物
JP2010270560A (ja) * 2009-05-25 2010-12-02 Chugoku Electric Power Co Inc:The くらげ放流システム及びくらげ放流方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60190059A (ja) * 1984-03-09 1985-09-27 Meidensha Electric Mfg Co Ltd 信号伝送回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60190059A (ja) * 1984-03-09 1985-09-27 Meidensha Electric Mfg Co Ltd 信号伝送回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008248570A (ja) * 2007-03-30 2008-10-16 Nishimatsu Constr Co Ltd 沿岸構造物
JP2010270560A (ja) * 2009-05-25 2010-12-02 Chugoku Electric Power Co Inc:The くらげ放流システム及びくらげ放流方法

Similar Documents

Publication Publication Date Title
JP3629346B2 (ja) 信号伝送方式及び伝送線路駆動回路
JPH05199239A (ja) 同時双方向トランシーバ
US6307402B1 (en) Output buffer for driving a symmetrical transmission line
KR20020053034A (ko) 트랙 및 홀드 증폭기
JPH0417423A (ja) クロック信号用伝送回路
US3381089A (en) Data transmission apparatus
US6426646B2 (en) ECL terminating circuit
US4461960A (en) High speed switching circuit
US4568884A (en) Circuit arrangement comprising an amplifier and an electronic selector switch
US4680498A (en) Input circuit in ultrasonic apparatus
US5923207A (en) Complementary multiplexer with low disabled-output capacitance, and method
JPS58111547A (ja) 回路
KR940001549Y1 (ko) 신호선택회로
US5130573A (en) Semiconductor integrated circuit having ecl circuits and a circuit for compensating a capacitive load
JPH04275473A (ja) レーザダイオード駆動回路
US4137468A (en) Method and apparatus for correcting pulse timing pattern
US6600791B1 (en) Receiver and signal transmission system
JPH0246043A (ja) 送信回路
EP0665997B1 (en) Line driver circuit
US6360081B1 (en) Bidirectional signal transmission system
JPS62180643A (ja) パルス伝送方式
JPH0580900A (ja) バスインタフエース回路
EP0082499A2 (en) Single terminal negative capacitance generator
JPH03148914A (ja) 制御可能な遅延論理回路
JPH02156123A (ja) 光電変換回路