JPS58108922A - 耐短絡性出力段のための駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、複数個の保護配線入出力を有する耐短絡性出
力段のための駆動回路に係り、電子制御技術の分野に属
するものである。

電子制御、調整およびデータ処理設備による電灯、継電
器、接触器、電磁弁の駆動は、堅固で短絡や過負荷に安
定な、汎用の安価な出力段を使用することを必要とする
。

２進入力信号のための複数個の保護配線入力と、複数個
の保膜配線出：、１刀とを有する汎用集積形耐短絡性電
力スイッチ回路のための回路構成が西独公開特許公報第
２８２５７５２号により公知でめる。このスイッチ回路
社業積形出力部によって電灯のほかに様々な種類のトラ
ンジスタ段を駆動することができ、スイッチ回路の一万
の出力で短絡や断線を監視することができ、またすべて
の対地誤電流や電源電圧を指示することができる。この
スイッチ回路は汎用的に使用できるが、出力部が熱に敏
感でおり、特殊な回路目的には必ずしも使用することが
できない。

［インターフェイス回路’ｒｎｇｔ７ｓ７および１７８
７ＪＫｌｌｌするトムソンＣＢＦ社のカタログにより、
継電器および電灯駆動用スイッチ回路が公知である。こ
の場合、電力トランジスタ（出力段）が−緒に集積され
ている。このユニットは短絡または過負荷の場合に負荷
電流を遮断し、過大な電流がまだ存在するかどうか、を
足期的に検査する。大電流は外部測定抵抗器によって確
認される。このスイッチ回路は極めてコンノ９クトに構
成されており、非常の場合に使用者に大きな邑）・ 効用をもたらすが、しかし特殊な場合には適用が不可能
である。このユニットは当該のデータリストの指示に従
って便用されるから、用途が限られている。また、−緒
に集積場れる出力段によって付加的熱負荷が生じること
が欠点である。このスイッチ回路は多くの場合に使用で
きるが、汎用的に使用することはできず、特殊な目的の
ために拡張することはできない・そこで不発明の目的は
、多くの簡単な用途に対して十分であるが、必！！表ら
ば特殊な場合のために多面的に拡張することができ、適
応性をもつ耐短絡性出力段の駆動回路を提供することで
ある。

本発明による駆動回路によって電力トランジスタを外部
で接続しつるようにして、その代わりに市販の各種の電
力トランジスタを使用可能にすることでおる・ 不発明による駆動回路においては、特殊な目的にも汎用
的に使用される利点かめる。出力段が外部で接続てれる
という単に外見的な欠点によって、スイッチ回路の基本
機能が簡単力１つ安価に構成され、しかも通常の応用範
囲を満足し、様々な配線の可能性が加わり、かつ設計の
範囲が大きいので需要家に極めて好都合な、快適な使用
が可能になる。例えば任意のあらゆる電流の強さに対し
て出力段を駆動することができる。

本発明による駆動回路は集積方式で構成でれているから
、同じ構造の補助回路を規格化されたデュアル・インラ
イン・ケースに別の機能単位として格納することができ
た。このようにして集積スイッチ回路は不発明による回
路構成の二重配備と共通の電源部とから成る。コストの
点で極めて高価な出力部を集積スイッチ回路から取出し
九ことによりて、熱の問題はもはや生ぜず、動作データ
が着しく改善される。

不発明による駆会動回路は出力または低オーム負荷の短
絡の場合に、外部出力段またはスイ。

子回路の破損を防止する。本発明による回路はまた出力
段、の駆動のために入力信号を処理し、出力段の短絡ま
たは過負荷を監視する。過負荷の障害を記憶し、通報す
ることができる。消去人力によって記憶がリセ、トされ
る。消去入力の正の消去信号によって％出力段を再び接
続することができる。何らかの障害の場合に遮断と接続
の条件を補足的に遅らせることができるから、短時間の
過負荷、例えば投入電流サージが遮断を生じさせない。

この過負荷段階のろいだに、不発明による駆動回路では
電流制限が行われる利点かめる。

遮断の後に、負担のかかった部品の回復の九めの休止時
間（熱的回復時間）が通常必要でめる・その場合、遮断
の遅延と休止時間と消去信号の大きさは、外部に接続さ
れる１個のコンデンサによりて足められる。短絡または
過負荷の場合の消去蝶、部品の熱的回復時間が終了した
上で行うことができる。この時間は外部コンデンサの放
電によって実現される。障害警報から再接続に至るすべ
ての時間的条件が、１個の外部コンデンサと３個のシュ
ミットトリガの組合せによって解決される利点が：、、
ある・その他の利点は下記の説明で明らかでめる。

本発明による駆動回路の実施例を、次に図面に基づいて
詳述する。

本発明による駆動回路は、集積方式の堅固な双極駆動ス
イッチ回路（工ｏｂｕｓｔ＠ｒ　ｂｉｐｏｌａｒｅｒＴ
ｒｓｌｂｅｒｓｃｈａｌｔｋｒ＊ｌｓ　−ＲＢＴ）の機
能単位として構成されている。この集積スイッチ回路の
内部に、上記機能単位が二重に存在する。従ってＲＢＴ
は２個の同じ機能単位と１個の共通部分から成る。

簡単にするために、実施例の図面には第２の機能単位を
示唆するに留めた。

本発明による駆動回路は入力ＩＪ、Ｒ（ＩＪ上セツト、
Ｉｎ　（禁止）およびＵｓｅＨｖを有する。出力をＵＲ
ＩＦ　ｅ　Ａ（Ｊ　ｅ　８ＭＪおよびＡＥで示す。負荷
電流の監視のために接続端子Ｓ１お上びＲｅｆ８が使用
される。Ｃ１接続端子にコンデンサを接続することがで
きる。電源は接続端子ＵｓおよびＯｖに接続される。実
際の用途で妨害電位を排除するために入力と出力に接竺
される保饅ダイオードは、図示の便宜上、図面に示さな
い。出力Ｓ１およびＡ（Ｊには電流測定抵抗器９と、コ
レクタ分岐に負荷として継電器がめる電力トランジスタ
Ｔ３とが、記号で示すように接続されている。

入力Ｉｆ　、　ＲおよびＩｎはそれぞれ比較器１゜２．
３のプラス入力に通じている。比較器１，２゜３のマイ
ナス入力は共に入力端子ＵＩＣＭＷに接続される。この
端子を介して外部から送られる限界電圧によって、比較
器のスイッチング閾値が確定される。

信号入力１１に比較器１が、入力Ｒ（ｒ・−・ｔ＝リセ
ット人力ま友は消去人力）に比較器２が、入力Ｉｎ　（
Ｉｎｈｌｂｉｔ　＝禁止）に比較器３が後置される。そ
の場合、人力Ｉｎはすべての信号チャネルの優先的遮断
のために使用される。３つのすべての入力１１　、　Ｒ
およびＩｎはｌ（１号に対して能動的に応答する。３個
の比較器１，２．３はシュミットトリガ特性を示す、す
なわちヒステリンスを伴なう固足スイ、チング閾値を有
する。

出力ＵＲＩＦに対する基準電圧の発生のために、円都電
＃６が設けられている。出力Ｕ！ＬＩＦのこの基準電圧
は、例えばツェナーダイオードを介して接続端子Ｕｓに
印加される電源電圧から形成され、電線ブリ、ジを介し
て入力ＩＪｓｃｓｔｗに送るととができる。

比較器１および３の出力は、阻止入力を有するＡＮＤ素
子４に通じる。その場合、比較器１がこの駒素子の真入
力に、比較器３が逆入力に接続される。比較器２の出力
は別のＡＮＤ累子５の一方の逆入力に接続される。Ｃ１
接続端子（外部コンデンサ）には３個のシュミットトリ
ガ８ＭＴＪ　、　８ＭＴ２　、ＳＭＴＪ　＋７）入力が
接続される。これらのシュミットトリガはそれぞれ異な
るスイッチング閾値を有する。シュミ、　）　トリ力８
ＭＴＪの出力は一方ではシュミットトリガ８ＭＴ２のセ
ット入力に（、Ｓ′ＭＴ２は上限スイッチング閾値がな
く、記憶装置のようにセット入力を介してセットされる
）、−万ではＡＮＤ素子５の真入力に、−万では剌素子
４の逆入力に通じる。シーミツトトリガがＳＭＴＪの出
力はトラフジ２２段Ｔ２を介して、障害警報出力ＳＭＪ
に接続される。

シュミ、トトリガＳ■ツの出力１１ｎ■素子５の逆入力
と結合される。シ、ミ、トトリガ５ＭＴ１゛。

ＳＭＴｊ　、　ＳＭＴｊの入力に更に排流装置ＩＣ２が
、またスイッチ謂２を介して電源ＩＣＪが接続される。

その場合、スイッチｆｌＷ２はＯＲ素子１によりて駆動
され、ＯＲ素子１の入力は謄の素子６の出力と結合され
る。

ＡＮＤ素子４の出力はスイッチ８Ｗ１を駆動する。

スイッチＳＷＪは電源ＩＡ、９を負電位に置く。電源の
正側はダーリントン・トランジスタ〒１のペースに接続
される。また電源は一万で負電位に置かれた電源ＩＡｊ
に、一方で動作電圧Ｕ−に置かれた電源ＩＡ１に通じて
いる。２つの電源ＩＡＩおよびＩＡ２は解析回路８によ
って制御される。解析回路８は正常表場合に受動的でろ
るが、過負荷の場合はＩＡｌおよび１に２に作用し、Ｏ
Ｒ素子１を１信号で駆動する。

ダーリントン段Ｔ１はペースが電源ＩＡ１．　ＩｊｌＪ
　。

ＩＡ３によって駆動され、占しクタが電力出力Ａ（Ｊに
通じる。この出力によりて後置の電力トランジスタＴ３
を駆動することができる。ダーリントン段Ｔ１のエミッ
タは出力ＡＩに通じている。

この接続端子ＡＥによりてダーリントン段Ｔ１へのエミ
ッタ電圧の供給が行われる（場合によりてはエミッータ
を高位に置く一損失電力の節約）。

短絡または過負荷の場合の電流の増加を解析する九めに
、“′解析回路８が設けられている。この回路は分圧器
ＲＪ　、　Ｒｊによって得た基準電圧Ｒ＠ｆ８と、負荷
電流回路にある外部電流測置抵抗器（Ｒｏｅλの、接続
端子８１を介して送られる電圧降下とを比較する。従っ
て解析回路の入力は接続端子Ｒ＠ｆ８およびＳｌと結合
されている。

解析回路８杖例えば比較器から成る。その入力に適当な
電圧が印加でれると、重要な動作を遂行するのでめる。

一方では素子１のＯＲ条件を満足し、それによって電圧
ＩＣ１と閉じたスイッチＥＩＷ２を介して、接続端子Ｃ
３に接続する外部コンデンサが充電される。これは、例
えば過大な負荷電流が流れる時に行われる。このように
して電源Ｉ（Ｊによって外部コンデンサが充電され、電
力出力Ａｃｌが遅延時間の後に速断される。排流装置Ｉ
Ｃ２ｌｉ循環的再接続テストのもとて熱的回復時間また
は休止時間を定める・解析回路８はそのほか更に電源Ｉ
ＡＩ及びＩＡ、？を介してダーリントン・トランジスタ
Ｔ１のペース電流に作用し、トランジスタＴ１およびＴ
３に電流制限の働きをさせる。その場合、ＩＡＩの電流
が弱められ、ＩＡ、？の電流が強められる。こうしてペ
ースを制御技術的に極めてよく制御することができる。

機能単位と（ての本発明による駆動回路を集積回路に、
好適な形で二重に格納することができた。図面には第２
の同じ駆動回路を示唆するにとどめた。この第２の機能
単位（駆動回路）は入力接続端子Ｕ８ＣＨＷ　ｅ比較器
２の出力、比較器３の出力、電源接続端子ＡＩおよび接
続端子Ｒ＠ｆ８を介して、第１の部分または鎖線で囲ん
だ共通の部分と結合される。ＵＲＩＦは両方の機能単位
に利用可能である。

本発明による駆動回路は次のように動作する。

信号入力■１が出力ＡＣＪの駆動の九めに設けられてい
る。入力■１の電圧（ｌ信号としての）が、接続端子Ｕ
３Ｃ５ｔＷに印加される基準電圧を所足の値だけ超過す
ると、比較器１が応答し、ＡＮＤ素子４の真入力を１電
位にしく条件二人力Ｉｎに０４［４が送られ、シュミッ
トトリガ８ＭＴ１が出力０信号を有する）、膳素子４が
導通し、スイッチＳＷＪを開くから、電源ＩＡＩからの
電ｆｌＬはもはや１ｋＢを介して負電位に向かって導出
されない。

そこでＩＡｌがダーリントン・トランジスタＴ１を駆動
するから、該ダーリントン・トランジスタは導通になり
、出力Ａｃ１を接続する。ＡＣＪを介して外部電力トラ
ンジスタ〒３が駆動されるＯダーリントン・トランジス
タＴ１のエミッタに対する給電は接続熾子ＡＩを介して
行われる。すなわちＡＥが定電位に置かれる。

本発明による駆動回路は短絡または過負荷の場合に次の
よ、う表挙動を示す、す表わち過大な負荷電流は電流測
定抵抗器９に電圧降下の増加をもたらす。この電圧降下
の増加が電流感知入力Ｓ１を介して解析回路８に送られ
、端子Ｒ＠ｆ８で抵抗Ｒ１およびＲ２から形成された基
準電圧と比較器れる。端子Ｓ１の電圧が増加すると、駆
勤口ｌ＠　８　扛ＩＡＪに対して減少作用を、ＩＡｊに
対して増加作用を働かせるから、トランジスタＴノの駆
動の低下によってダーリントン・トランジスタＴ１およ
び出力トランジスタ〒１に対して特定の電流制限をもた
らす。

接続端子Ｓ１の電圧降下が過大でめれば、解析回路８が
ＯＲ素子７を介してスイッチ８ｗｘを閉じる。そこで電
源ＩＣＪが、接続端子Ｃ１に接続されたコンデンサを充
電する。過負荷の場合の不発明駆動回路による、ＡＣ７
に接続された出力段のｊｌｌ＃？ｔｉ、次のようにして
行われる。すなわちシュミットトリガ８ＭＴＪの上限ス
イッチング閾値（例えば３ｖンよび７．５ｖの閾値）を
超えると。

外部接続コンデンサからの電圧がシ、ミ、））リガＳＭ
ＴＪを駆動する。そこで１信号が後置のＡＮＤ素子４に
送られ（ＡＮＤ素子が遮断する）、こ１１ のためＡＮＤ素子４が閉じ喪スイ、チＢＷＩと電源ＩＡ
Ｊ　を介してダーリントン・トランジスタＴ１または電
力出力ＡＣＪを遮断する。こや速断によってスイッチＳ
Ｗ２が素子８および７によって開放される。こうして過
大な負荷電流がもはや流れない。

上限スイッチング閾値（７，５Ｖ）に到達すると、シュ
ミットトリガａＭＴＪが同時に１信号をシュミットトリ
ガ８ＭＴ！のセット入力に送るから、これも導通する。

そこでトランジスタ〒２が導通するように制御されるか
ら、田刀ＳＭＪに障害警報（ブデー、電灯のための）が
発生する。

スイッチ８Ｗ２の開放によりて、　ＣＪのコンデンサの
充電が阻止される。その代わりにコンデンサが排流装置
ＩＣｊによって再び放電される。この放電はゆるやかに
行われなければならない。

なぜなら電力トランジスタＴ３は電流制限の期間中に高
い損失電力をこうむったため、大きな熱的回復時間゛誉
必要とするからである。コンデンサ宵１圧が３ｖの値、
すカわち゛シュミットトリがＢＭＴＩＯ量限の閾値”ｋ
達しないならば、信号路がＡＮＤ素子４を介して再び開
放嘔れる（ＡＮＤ素子４がスイッチｓｗ１を開き、段Ｔ
１が再び導通する）、なお過負荷かめれば、その直後に
再度の遮断が行われる。この循環的接続テスト（サイク
ル）は、過負荷が除かれるまで、繰返し反復すれる。接
続テストの九めの条件は、リセ。

ト入力Ｒが１信号ｔ−有することである（持続的消去）
。この接続テストの際に、８ＭＴｊの下限スイッチング
閾値（２，５Ｖ）以下に低下しないから、障害警報出力
８ＭＺは絶えず導通状態で娶る。

リセット入力Ｒが０信号を有するならば、コンデンサ電
圧が３．５ｖに低下すると共に、シュミ、トトリガ８Ｍ
Ｔｊが０償号に切換えられ、ＡＮＤ素子５とＯＲ素子１
を介して、スイッチ８Ｗ’を新たに閉鎖させるーすなわ
ちコンデンサの充電。

４ｖのコンデンサ電圧で充電が再び中断される。

なぜならシュミットトリガｓｙｔ’ｒｓが幻Φ素子５を
再び遮断するからでめる。つまりシュミットトリガ８Ｍ
Ｔ１が出力の過負荷のため一旦！信号に接続され、消去
入力ＲがＯ信号を有するならば、８ＭＴ３のスイッチン
グ＃［が、コンデ／す電圧を常に３．５ｖないし４ｖの
あいだで変動させ、５ＭＩｒ１の下限スイ、チングｌ！
１厘以下に低下させないのでめる。このようにして再接
続を再び行うことはできず、障害が引続き記憶される。

係員が干渉して、消去人力ＲＫＩ信号を送ると、比較器
２と幻Φ素子５を介して０信号がＯＲ素子７に送られる
。こうしてスイッチ８ｗ２が開放され、Ｃ１のコンデン
サは排流装置ＩＣ２を介して放電することができる。シ
ュミットトリガＢＭＴＩの下限スイッチング閾値（３ｖ
）に達しない時は、ＡＮＤ素子４、スイｙ　＋　ＢＷＩ
　、ダーリントン・トランジスタＴ１を介して電力出力
ＡＣＪが再び接続される。

障害が記憶された場合にコンデンサ電圧を３．５ないし
４ｖに保持することは、入力Ｒによる消去の際に消去の
遅れが生じ、これが３．５ないし４ｖかう３Ｖへのコン
デンサの放電時間に相当し、従って７．５ｖから３ｖへ
の放電時間に相当する休止期間または回復時間より遥か
に短いという利点がめる・ 実際の用途のために、例えば５秒の回復時間が必要にな
る場合があるかもしれない。しかしこのように長い消去
の遅れは妥当で表いようでめる、なぜなら消去に対して
即座に対応しよりと考える係員を、状況によってはいら
立たせるからである。

接続端子Ｃ１に接続されたコンデンサは唯一の構成要素
として、５種類の異なる遅延時間を可能にする。これら
の遅延時間はスイッチ回路に基づき相互に一足の関係に
るる。すなわち１、　短絡または過負荷の発生の際の出
力段の遮断の遅延。この遅延の持続時間は、スイッチＳ
Ｗ２が閉じた時に、電源ＩＣ１による（差引：ＩＣ２を
流れる電流）例えばＯｖないし７．５ｖのコンデンサ電
圧像のろいだのコンデンサ充電時間に相当する（ＳＭＴ
Ｊが担当）。

２、　外部電力トランジスタＴ３の回復時間。回復時間
は短絡または過負荷により遮断を行った後の待機時間で
ある。この時間中は決して再接続を行うことができない
し、哲ってはならない。回、ζ・　− 復時間の持続時間は排流装置ＩＣ２による、Ｃ１のコン
デンサの例えば７．５ｖないし３ｖのコンデンサ電圧値
のあいだの放電時間に相当する（８ｋＩＴｌが担当）。

持続的過負荷と同時に持続的消去（入力Ｒ＝１信号）の
場合は、回復時間は再接続テストのあいだの休止時間に
相当する。

３、持続的消去または手動消去と未解消の過負荷の場合
の再接続テストの・譬ルス持続時間。

このノヤルス持続時間はスイッチ請２を閉じて電源ＩＣ
Ｉ　Ｋよる（差引：　ＩＣ！電流）例えば３ｖないし７
．５ｖのコンデンサ電圧値のあいだのコンデンサ充電時
間に相当する（　８ＭＴ１が担当）。

４、手動消去の場合の消去信号の応答の遅れ。

これは入力ＲのＯ−１過渡から電力出力ＡＣＪの再接続
までの時間間隔である。持続時間は排流装置Ｉ（ＪＫよ
る、例えば３．５ｖないし４ｖと３ｖのコンデンサ電圧
値のあいだの、Ｃ１のコンデンサの放電時間に相当する
。消去は、コンデンサで３．５ｖないし４ｖのあいだで
変動する電圧に同期して行われる−でないから、コンデ
ンサの放電は３．５ｖな・いし４ｖの任意のコンデンサ
電圧値で始まる。シ、ンットトリガ８ＭＴ１が信号路を
再び開放する時、すなわち例えば３ｖに到達した時に、
応答の遅れは完了している（ＢＭＴＩ　、　８ＭＴ３が
担当）。

５、　電力出力ＡＣＪが支障＆＜（を尾よく）再接続さ
れた後の出力８ＭＴ　Ｊの障害警報の遮断の遅れ。過負
荷が解消した後、持続的または手動的消去により電力出
力の再接続を行うことができたならば、出刃ＳＭＪが続
いて直ちに再び遮断状態に移行する（障害警報が消滅す
る）。遅延の持続時間は、例えば３Ｖないし２．５ｖの
コンデンサ電圧１のろいだの、排流装置ＩＣ２によるコ
ンデンサ放電時間に相当する（８ＭＴ１と８ＭＴ２が担
当）１この遅延時間は、出力ｋｃ１に誘導性過負荷がお
る場合に特に効果的である。例えば再接続テストの時に
誘導性負荷が表お存在するならば、接続の後にインダク
タンスによりて、電流がゼロから上昇し、遂には過大に
なり、過負荷を力す。ところがその間に障害がなかった
かのように見えるのでおる。通常はここで障害警報が発
せられた後、原状に復する訳でらる。遅延によりてこれ
が防止される。なぜなら誘導性負荷のもとての電流上昇
の時間がカバーされるからである。かくして仁の場合も
不断の障害警報が存在するのでめる。

５ｙｒｒｘと出力８ＭＪのあいだに配設されたトランジ
スタＴ２は［オープン・コレクタ出力］を有し、その場
合トランジスタは障害の場合に導通になる。

【図面の簡単な説明】

図は本発明による駆動回路の回路図を示す。 １．２．３・・・比較器、４，５・・・鉤素子、１・・
・ＯＲ素子、８・・・解析回路、１１・・・信号人力。

Claims (1)

1. 【特許請求の範囲】 基準電圧（Ｕｓｃｕｗ）を基準とする第１の比較器（わ
   が信号入力（１１）に後置され、一方では後置の第１の
   昨素子（４）を駆動し、咳ＡＮＤ素子が正の比較器出力
   電圧で導通し％また導通する駒素子（４）は予め負電位
   に置かれたスイッチ（ｖＩｌｌ）を開き、このスイッチ
   （８Ｗ１）に接続され丸亀源（ＩＡＪ）がそれによって
   もはや負電位になく、動作電圧（Ｕｓ　）に接続された
   第１の制御可能な電源（ＩＡＩ）が後置の駆動段（Ｔ１
   ）の給電を担当し、また２つの電源（ＩＡＩおよびＩＡ
   Ｊ）のあいだにダーリントン段（Ｔ１）のペースが接続
   され、この段のコレクタ出力線電力出力（ＡＣＪ）に、
   エミッタは電圧供給出力（ＡＩ）に接続され、別の制御
   可能な電源（ＩＡｊ）が、接続された電源（！ムＳ）と
   並列にダーリントン段（Ｔ１）のペースに作用し、また
   電源（ＩＡｌおよびＩＡＩ）が解析回路（８）によって
   駆動され、該解析回路が一方では電流感知入力（Ｓｌ）
   と限界電圧出力（Ｒ＠ｆ８）の作用を受け、また解析回
   路（１）がＯＲ素子（吟に作用して、入力端子（Ｃ〕）
   に接続された外部コンデンサに対して電源（Ｉｃｅ）が
   充電し、あるいは電源（ＩＣりが放電するようにスイッ
   チ装置（８Ｗｔ）を介して作用させ、またコンデンサの
   電荷がそれぞれ異なるスイッチング閾値を有する３個の
   シ、ミ、トトリｆ　（ＳＭＴｊ　、　ＳＭＴｊ　。 ８Ｍりに送られ、１ｌＥＩＤシｘ＃ｙ））すｆｆ（８Ｍ
   Ｔ？）の出力は団素子（４）の入力と第２のにΦ素子（
   ６）の一方の入力と第２のシ、ｔ、））リガ（ＳＭＴｊ
   ）のセ、ト入力とに接続され、第３のシＪＬＺ　’ｌト
   トリが（ＳＭＴｊ）の出力は第２のにΦ素子（、Ｓ）の
   他方の入力に接続され、第２のシ、　ｉ　ｙ　）　）リ
   ガ（８Ｍ’ｒ、？　）の出力はトランジスタ段（Ｔ２）
   を介して障害善報出力（８ＭＪ　）に接続され、また同
   じく基準電圧（Ｕｓｅｈｖ）を基準とする第２の比較ａ
   　＜Ｚ＞が消去入力（６）Ｋ接続され、この比較器（２
   ）の出力が草２のｍｌ素子（菊の別の入力と結合され、
   かつ同じく基準電圧（Ｕｓｅｈｗ）を基準とする第３の
   比較器（３）が入力（Ｉｎ）に接続され、峡比較器の出
   力が第１のＡＮＤ素子（４）の別の大力に通じており、
   第２の駒素子（５）の出力もまたＯＲ素子（７）に作用
   し、それによって外部コンデンサを充電または放電する
   ように制御することを特徴とする、複数個の保護配線入
   出力を有する耐短絡性出力段のための駆動回路。